JPH0198252A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ピングリッドアレイパッケージ（以下、ＰＧ
＾パッケージという）と称される表面実装型の半導体パ
ッケージ、特にその外部引出し用リード端子の構造に関
するものである。

（従来の技術） 従来、この種の半導体パッケージとしては、特開昭６１
−１７４７５２号公報、及び特開昭６１−１７４７５４
９公報に記載されるものがあった。以下、その構成を図
を用いて説明する。

第２図は、特開昭６１−１７４７５４号公報に記載され
た従来の半導体パッケージの側面図である。

この半導体パッケージはＰＧＡパッケージと称されるも
のであり、導電性の回路パターンが形成されたケース本
体１を有し、そのケース本体１内に設けられた凹部には
前記回路パターンと接続された半導体素子が収納され、
その半導体素子か蓋体２により凹部内に封止されている
。ケース本体１の底面には複数本のピン状のリード端子
３が植設され、そのリード端子３のケース本体１内に位
置する箇所か前記回路パターンを介して半導体素子に接
続され、ざらにそのリード端子３のケース本体１の下面
から突出する箇所にほぼ半円形状のコンタクト部が形成
されている。

このリード端子３のコンタクト部は、そのピン状のリー
ド端子３をケース本体］の底面に植設した後、そのケー
ス本体１の下面から突出したリード端子３の突出箇所を
切断してその切断箇所に半田メッキを施して半田形の該
コンタクト部を形成するようにしている。

この種の半導体パッケージでは、リード端子３のコンタ
クト部が半円形状に形成されているため、そのコンタク
ト部をプリント基板上の電極に半田接続して実装でき、
それによってプリント基板の表面のみならず裏面にも実
装が可能となり、プリント基板の実装密度を向上させる
ことができる。

第３図は第２図に示す半導体パッケージをテストするた
めに用いるソケットの一例を示す側面図である。このソ
ケットはソケット本体４を有し、そのソケット本体４の
表面にはリード端子３のコンタクト部に対向する位置に
凹部５か設けられている。このようなソケットを用いて
例えば第２図の半導体パッケージのファイナルテストを
行う場合、凹部５にリード端子３のコンタクト部か接触
するように半導体パッケージをソケット本体４の表面に
載置し、蓋体２の上かられずかな圧力を加える。すると
半円形のコンタクト部が凹部５と良好に接続するため、
その状態で半導体パッケージのファイナルテストを行え
ば、ピン状のリード端子をソケットに挿入するという煩
雑な作業か不要となり、それによって測定時間が短縮さ
れると共に、自動化も容易になるという利点力場る。

（発明が解決しようとする問題点） しかしながら、上記構成の半導体パッケージでは、パッ
ケージ本体１の下面から突出させたリード端子部分を切
断し、その切断箇所に半田メッキを施して半円形のコン
タクト部を形成するようにしているため、切断箇所に高
さのばらつきか生じ、その後、半田メッキされて形成さ
れたコンタクト部の大きさや高さが不揃になるおそれが
めった。

ざらに、切断箇所にメッキを施すことは、その作業工程
が複雑になるばかりか、メッキの膜厚を精度良く制御す
ることが困難でおるという問題点もめった。

本発明は前記従来技術が持っていた問題点として、リー
ド端子の突出箇所に簡単、かつ精度良くコンタクト部を
形成することが困難であるという点について解決した半
導体パッケージを提供するものである。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、ＰＧＡ型の半導
体パッケージにおいて、半導体素子に接続される導電性
の回路パターンとその回路パターンに接続されたスルー
ホールとを有するパッケージ本体と、メッキ処理された
鍔状のコンタクト部がピン状の端子本体の一端に形成さ
れたリード端子とを備え、前記リード端子の端子本体を
前記スルーホールに嵌入して前記コンタクト部を前記パ
ッケージ本体の下面に密着状態で突出させたものである
。

（作　用） 本発明によれば、以上のように半導体パッケージを構成
したので、リード端子の端子本体をスルーホールに嵌入
するだけで、簡単にリード嫡子を外部に引出すことが可
能となる。ざらにコンタクト部は、パッケージ本体下面
からのリード端子の突出長を一定で、かつ均一化する働
きをする。従って前記問題点を除去できるので必る。

（実施例） 第１図は本発明の実施例を示すＰＧＡ型半導体パンケー
ジの断面図、第４図はその半導体パッケージに用いられ
るリード端子の斜視図である。

この半導体パッケージは、ガラスエポキシ樹脂板等を積
層して形成したパッケージ本体１０を有し、その上面に
は半導体素子収納用の凹部１０ａか形成され、その凹部
１０ａが金属板、セラミック板、樹脂板等で作られた蓋
体１１によって上方から気密封止される構造になってい
る。凹部１０ａ周辺のパッケージ本体１０内には銅箔等
からなる導電性の回路パターン１２が形成されると共に
、その凹部１０ａ周辺のパッケージ本体１０には縦方向
に貫通するスルーホール１３が形成されている。スルー
ホール１３にはその壁面に銅箔等の導電膜１３ａが形成
され、その導電膜１３ａが回路パターン１２と電気的に
接続されている。スルーホール１３には、外部引出し用
のリート端子１４が嵌入され、導電膜１３ａと接触して
いる。

リード端子１４は、第４図にも示されるように、鋼材等
の導電部材で作られたピン状の端子本体１４ａと、この
端子本体１４ａの下端部に一体的に形成され一定の高さ
を有する回頭状のコンタクト部１４ｂとで構成され、そ
の端子本体１４ａがスルーホール１３に嵌入されると共
に、そのコンタクト部１４ｂがパッケージ本体１０の下
面に密着状態で突出している。このコンタクト部１４ｂ
の外部露出箇所には、プリント基板への搭載時における
接続を容易にするために、予め半田、錫、インジウム等
のメッキ１４ｃが施されている。

以上のように構成される半導体パッケージには、その凹
部１０ａの底面に、樹脂ペーストや銀ペースト等の接着
材、必るいはＡｕ−３ｉ共晶法等によって半導体素子２
０が固着され、ざらにその半導体素子２０の主表面に形
成された外部導出電極が、回路パターン１２の内側先端
部１２ａとワイヤ２１によって接続され、半導体装置が
構成される。

次に、輌１図の製造方法例を説明する。

ガラスエポキシ樹脂板等の基板の表面に、半導体素子収
納用の凹部１０ａを穿設すると共に１．その周囲にスル
ーホール用の孔を複数個形成した後、その基板表面の所
定箇所に銅箔等の回路パターン１２を選択的に形成する
と共に、前記孔の壁面にも導電膜１４ａを被着してスル
ーホール１３を形成する。

このような基板上に、半導体素子収納用の開口部及び複
数個の貫通孔を有する伯の基板を接着材等で接着すれば
、パッケージ本体１０か得られる。また、鋼材等の導電
部材を用いてプレス等で、ピン状の端子本体１４ａ及び
一定の高さを有する回頭状のコンタクト部１４ｂを有す
るリード端子１４を作る。

ざらに、コンタクト部１４の頭部表面には、所定の厚み
を有する半田、錫、インジウム等からなるメッキ１４ｃ
を施しておく。そして、このようにして作っておいたリ
ード端子１４を、パッケージ本体１０のスルーホール１
３内に下方向から打込んで、そのリード端子１４の端子
本体１４ａをスルーホール１３内に嵌入すると共に、そ
のコンタクト部１４１）をパッケージ本体１０の下面に
密着させると、ＰＧＡ型の半導体パッケージの製造が終
る。

このような半導体パッケージでは、予めリード端子１４
を形成しておき、それを複数のスルーホール１３内にそ
れぞれ嵌入するだけでＰＧＡ型のパッケージが製造でき
るため、リード端子形成工程が簡単になり、それによっ
て低コスト化が図れる。ざらに、各スルーホール１３に
嵌入された複数のリード端子１４は、そのコンタクト部
１４ｂのみがパッケージ本体１０の下面から突出するこ
とになるが、そのコンタクト部１４ｂの高さは予め精度
良く形成できるため、各リート端子１４のパッケージ本
体下面からの突出長を均一にでき、それによってプリン
ト基板等への実装時の取付は精度を向上させることが可
能となる。

次に第１図の半導体パッケージを用いた半導体装置の実
装例を第５図に示す。第５図は半導体装置の実装断面図
である。

第１図の半導体パッケージを用いて半導体素子２０を例
えばプリント基板３０に実装するには、予め作っておい
た半導体パッケージの凹部１０ａ内に、接着材等を用い
て半導体素子２０を固定する。次いで、その半導体素子
２０の外部導出電極と回路パターン１２の内側先端部１
２ａとをワイヤ２１で接続した後、パッケージ本体１０
の上面に接着材等で蓋体１１を接着して凹部１０ａ内を
気密封止し、半導体装置を作る。

一方、プリント基板３０の表面には銅箔等からなる電極
端子３１が形成され、その電４ｆ！端子３１の表面に、
溶融接続に適した半田、錫、インジウム等のメッキが施
されている。このような電極端子３１上に、予めシルク
印刷等でハンダクリーム等の接合材クリームを被着して
おき、その接合材クリーム上に半導体装置のコンタクト
部１４ｂを搭載して−時的に接着する。次に、コンタク
ト部１４ｂを加熱溶融するために、半導体装置が搭載さ
れたプリント基板３０を、例えばペーパーリフロー炉中
に投入して約２１５°Ｃ程度の加熱蒸気で加熱する。す
ると、コンタクト部１４ｂのメッキ１４Ｃ１接合材クリ
ーム、及び電極端子３１のメッキが溶融し、その溶融金
属３２によってコンタクト部１４ｂと電極端子３１とが
接触した状態で接合され、その後の冷却工程を経て実装
作業が終了する。

以上のような実装工程において、リード端子１４の一端
に半円頭状のコンタクト部１４ｂが形成されているため
、溶融金属３２どの接合面積が大きくなって電極端子３
１との接続強度が大きくなる。なお、コンタクト部１４
ｂを半円頭状にすると、ファイナルテスト時において第
３図に示されるソケット４の凹部５との良好な接触状態
も得られる。コンタクト部１４ｂの接合時において、電
極端子３１からパッケージ本体下面までの接合高さＨは
、はぼコンタクト部１４ｂの高さと一致するため、半導
体装置をプリント基板３０の表面に対してほぼ平行に固
定することができる。また、溶融金属３２の平は、コン
タクト部１４ｂと電極端子３１とを溶融接続し、そのコ
ンタクト部１４ｂを外部環境から保護し得る（６）であ
ればよい。ところが、溶融金属３２はコンタクト部１４
ｂのメッキ１４Ｃ１接合材クリーム、及び電極端子３１
のメッキが溶融したものであるから、コンタクト部１４
ｂに形成されるメッキ１４ｃの厚さは薄くても機能的に
は充分であり、経済的である。

その上、コンタクト部１４ｂの高さに多少のばらつきが
あったとしても、溶融金属３２の量を調整することによ
り、コンタクト部１４ｂの低い箇所の電極端子３１との
間隙は簡単に補正することができる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

（ｉ）　　リード端子１４に形成されるコンタクト部１
４ｂは、第６図（ａ）に示すような円板形あるいは第６
図（ｂ）に示すような角板形をなし、それらの各底面に
メッキ１４ｃが施されたｔＩ４造のものでもよく、それ
らでも第４図のものとほぼ同様の利点が得られる。また
、第４図及び第６図（ａ）　、　（ｂ）のメッキ１４ｃ
は、コンタクト部１４ｂの全面に形成してもよい。その
他、コンタクト部１４ｂを角柱形、円柱形、三角柱形等
の種々の形状に変形したり、あるいは端子本体１４ａの
断面形状を円形以外の他の形状にしたり、さらにその端
子本体１４ａの先端をテーパー状にしてスルーホール１
３への嵌入を容易にさせる構造にしてもよい。

（ｉｉ）　　第１図においてパッケージ本体１０に形成
される回路パターン１２は、そのパッケージ本体１０の
上面に形成してもよい。パッケージ本体１０の凹部１０
ａ内には、樹脂等の充填材を充填して半導体素子２０に
対する気密封止力を向上させるようにしてもよく、ある
いは充填材のみを設けて蓋体１１を省略してもよい。半
導体素子２０はワイヤボンディング以外に、フリップチ
ップ方式やＴＡＢ方式等のワイヤレスボンディング法に
よって回路パターン１２と接続してもよく、それによっ
て半導体装置をより薄形化できる。

（ｉｉｉ　）　　上記実施例の半導体パッケージは、第
５図のようなプリント基板３０以外のものにも実装でき
る。

（発明の効果） 以上詳細に説明したように、本発明によれば、鍔状のコ
ンタクト部を有するリード端子をパッケージ本体のスル
ーホールに嵌入して外部に引出すようにしたので、簡単
に外部引出し端子構造を形成でき、それによって低コス
ト化が可能になる。

ざらに、コンタクト部の高さを予め精度良く形成してお
くことが可能となり、それによってスルーホール嵌人後
にパッケージ本体の下面から突出するリード端子の高さ
、つまりコンタクト部の高さを一定かつ均一化でき、外
部に突出する端子長の高精度化が図れる。

【図面の簡単な説明】 第１図は本発明の実施例を示す半導体パッケージの断面
図、第２図は従来の半導体パッケージの側面図、第３図
は第２図の試験用ソケットの側面図、第４図は第１図の
リード端子の斜視図、第５図は第１図の半導体パッケー
ジの実装断面図、第６図（ａ）　、　（ｂ）は第１図の
他のリード端子の斜視図である。 １０・・・・・・パッケージ本体、１０ａ・・・・・・
凹部、１１・・・・・・蓋体、１２・・・・・・回路パ
ターン、１３・・・・・・スルーホール、１４・・・・
・・リード端子、１４ａ・・・・・・端子本体、１４ｂ
・・・・・・コンタクト部、１４ｃ・・・・・・メッキ
、２０・・・・・・半導体素子。 出願人代理人　　柿　　本　　恭　　成１０ニパッケー
ジ本体　　Ｉ４：リード端子１１：６４本　　　　　　
１４ａ　：　ｆＲ６Ｒ６棒本体１２路パターン　　　　
１４ｂ：コンタクト部ｊ３ニスルーホール　　　　１４
ｃ：メツへ２０：半導体素子 第１図 従来の半導体パッケージ 第２図 第２図の試験用ソケット 第３図 リード端子 第４図 第５図 （α） 第６図

Claims (1)

1. 【特許請求の範囲】 １、半導体素子に接続される導電性の回路パターンとそ
   の回路パターンに接続されたスルーホールとを有するパ
   ッケージ本体と、 メッキ処理された鍔状のコンタクト部がピン状の端子本
   体の一端に形成されたリード端子とを備え、 前記リード端子の端子本体を前記スルーホールに嵌入し
   て前記コンタクト部を前記パッケージ本体の下面に密着
   状態で突出させたことを特徴とする半導体パッケージ。 ２、前記メッキは、半田メッキ、錫メッキまたはインジ
   ウムメッキである特許請求の範囲第１項記載の半導体パ
   ッケージ。