JP2009225220A - 圧電デバイスおよびその製造方法 - Google Patents

圧電デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2009225220A
JP2009225220A JP2008068893A JP2008068893A JP2009225220A JP 2009225220 A JP2009225220 A JP 2009225220A JP 2008068893 A JP2008068893 A JP 2008068893A JP 2008068893 A JP2008068893 A JP 2008068893A JP 2009225220 A JP2009225220 A JP 2009225220A
Authority
JP
Japan
Prior art keywords
package
cavity
substrate
piezoelectric
piezoelectric device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008068893A
Other languages
English (en)
Inventor
Kazuhiro Chokai
和宏 鳥海
Taichi Tsuchiya
太一 土屋
Tomoyuki Nakazawa
智之 中澤
Kazuo Murata
一男 村田
Takashi Maruyama
貴史 丸山
Toshiya Kubo
利哉 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2008068893A priority Critical patent/JP2009225220A/ja
Publication of JP2009225220A publication Critical patent/JP2009225220A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】パッケージ内面に形成する絶縁膜を必要とする部位のみに正確に形成した高精度の圧電デバイスおよびその製造方法を提供する。
【解決手段】パッケージ2の壁部2b上面の内周縁部は、傾斜面部2cを有した構成で、傾斜面部2cは、蓋部材4とは接合されない面になっている。この傾斜面部2cは、パッケージ2の底部2aへ向かって傾斜する傾斜面であり、この傾斜面は平坦な面となっている。パッケージ2は、シリコン材料で構成されているためキャビティ内面とパッケージ2の底部2aの外表面には絶縁膜9が形成されている。キャビティ内面の絶縁膜9は、前記傾斜面部2cの一部から連続してキャビティCの内壁面および内底面にかけて形成された構成である。
【選択図】図1

Description

本発明は、圧電デバイスおよびその製造方法に関するものである。
近年、圧電振動子や圧電発振器等の圧電デバイスは、携帯電話、モバイルコンピュータ、PDA(Personal・Digital・Assistant)等の小型情報端末に広く使用されている。この圧電デバイスの構造は、例えば、箱型のパッケージ内に圧電振動片を収容し、このパッケージに蓋部材を接合してパッケージ内を気密に封止した構成となっている。
図3は、従来技術による圧電デバイスを示す図で、(a)は断面図、(b)は、蓋部材を除いた平面図である。この図に示す圧電デバイス30は、パッケージ31と、このパッケージ31の底部表面にマウント固定された圧電振動片32と、パッケージ31を気密に封止する蓋部材33とを有した圧電振動子の例である。
圧電振動片32は、例えば水晶からなり、矩形状に加工したATカット振動片である。圧電振動片としては他に音叉型振動片等も用いられる。図3(b)に示したように、圧電振動片32には、その表裏面に励振電極32aが形成されており、該励振電極32aからは、引出しパターンが一端部に延長されており、引出し電極32bを構成している。
パッケージ31は平坦な底部31aと、該底部31aの周縁に立設された壁部31bとを有しており、その内側に圧電振動片32の収容空間となるキャビティCが形成されている。パッケージ31は、底部31aと、壁部31bとが一体に形成されている。また、底部31aと、壁部31bとを別体に構成することも可能である。
パッケージ31の内側の底部には電極パッド35が形成されている。電極パッド35は例えば、ニッケルの下地上に金や銀のメッキを施すことにより形成されている。
また、パッケージ31の底面には両端部にそれぞれ外部接続端子34が形成されている。
パッケージ31の内側の底部表面に形成された電極パッド35は、貫通電極36により外部接続端子34と接続されている。貫通電極36は、貫通孔内に導電性部材、例えば、電解メッキ等によってAu(金)メッキを施すことで貫通孔内を充填して構成されている。
そして、電極パッド35の上には導電部材37を介して、圧電振動片32が支持固定されている。ここで、導電部材37は、導電性接着剤を用いることができる。また、金バンプを利用した金属バンプ接合も可能である。
パッケージ31のキャビティC側の上方には、蓋部材33が種々の手段によって接合される。パッケージ31及び蓋部材33は、ガラスや水晶、あるいはシリコンなどによって形成される。尚、パッケージ31を半導体基板であるシリコン基板で形成する場合は、シリコン基板面を電気的に絶縁するための絶縁膜38を被覆する必要がある。したがって、キャビティCの底部31a表面、壁部31b内面にも絶縁膜38を形成した構成となっている。
パッケージ31と蓋部材33の接合方法は、例えば、接合面に金属膜を形成することにより、陽極接合の手法を用いて行うことができる。また、表面活性化接合の手法を用いることもできる。表面活性化接合は、接合面どうしの表面を活性化して、部材どうしを何も介さずに直接接合するものである。
圧電デバイスは前記したように構成されており、圧電振動片32がパッケージ31の底部に搭載されるとともに、パッケージ31が有するキャビティC内に収容されて、蓋部材33により気密に封止されている。
前記圧電デバイスの製造方法は、ガラスやシリコンからなる1枚のパッケージ基板に複数個の収納部品に対応するキャビティを形成する。このキャビティ内には、圧電振動片をマウント固定するための電極パッド等を形成する。また、パッケージ基板材料にシリコンを選択した場合には、キャビティ内面等のシリコン基板面に絶縁膜等を形成する。そして複数個のキャビティの一つ一つに圧電振動片をマウント固定し、前記パッケージ基板サイズに対応する蓋基板を接合する。最後に個々の製品(部品)単位に切断、分離して圧電デバイスが完成する。
図4は、圧電デバイスの製造方法を示す図で、(a)はキャビティが形成されたパッケージ基板に圧電振動片が搭載された状態を示しており、(b)はパッケージ基板に蓋基板を接合した状態を示している。図4(a)に示すように、41はパッケージ基板であり複数のキャビティCがマトリクス状に配列形成されている。パッケージ基板41は、例えば、ガラスやシリコン等からなり、前記キャビティCは、フォトリソグラフィー手法、エッチング手法によって一括形成される。このようにして形成されたキャビティCは、圧電振動片32の収容空間となる。圧電振動片32は、このキャビティC内底部の電極パッド35(図4において図示を省略している)に導電部材37を介して接続固定される。
その後、前記パッケージ基板31に対応するサイズの1枚の蓋基板42を図4(b)に示すように、パッケージ基板41の上方に複数のキャビティCを覆うようにして配置し、パッケージ基板41と蓋基板42の接合面で接合固定する。接合手法は前述したように、金属膜を介した陽極接合や、接合面どうしの表面を活性化して各接合面を直接接触させて接合する表面活性化接合の手法によって行われる。
パッケージ基板41と蓋基板42とを接合した後、個々の製品の大きさに分割するため、ダイシングブレードやレーザーダイサー等を用いて図4(b)中に示す破線で示す切断ラインで切断して分離する。こうすることによって複数個の圧電デバイス30(図3)が同時に製造できる。
特開2007−267101号公報
ところで、前記したように、パッケージ基板材料として半導体であるシリコンを採用する場合には、図3に示すように絶縁膜38の形成が必要となる。この絶縁膜の形成工程においては、必要箇所に絶縁膜を形成するためのレジストパターンの正確なパターニング作業に困難性があり、特に、キャビティ内壁面部への絶縁膜形成が難しく、量産性の低下要因になっている。
以下図面を用いてパッケージの製造工程を参照しながら前記問題点について説明する。
図5は、従来の圧電デバイスパッケージの製造方法を示す図である。尚、実際のパッケージ形成は複数個が一括形成されるものであるが、図5においては1つのパッケージを示すこととする。
まず、図5(a)に示すように、シリコンからなるパッケージ基板41を準備する。次いで、(b)に示すように、蓋基板との接合面となる部位にレジストマスク43を形成する。次いで、(c)に示すように、レジストマスク43の開口部に露出するシリコン基板をエッチングしてキャビティを形成する。エッチング終了後、(d)に示すように、接合面部に残るレジスト43を除去する。
続いて、(e)に示すように、キャビティ側の基板面全面に絶縁膜44を形成する。絶縁膜44は、例えばシリコン酸化膜(SiO2)であり、熱酸化やプラズマCVD(Chemical・Vapor・Deposition)等の手法によって形成する。
その他の絶縁膜としては、シリコン窒化膜(SiN)やアルミナ(Al)等の無機膜や、ポリイミド等の有機膜とする場合もある。
続く工程で、キャビティ内面部にのみ前記絶縁膜44を残すためのレジストマスクを形成する。接合面部は、蓋部材との接合のため絶縁膜44は除去しておく必要がある。接合面上の絶縁膜44のみを選択的に除去するには、キャビティー内壁面をレジスト保護し、且つ接合面をレジスト開口する必要があり、両者の境界に正確にレジストマスクを形成する必要がある。
しかしながら、水平な接合面と垂直なキャビティ内壁面の境界(交差部)は、直交しており、ほぼ直角となっている。ここを境に露光用のマスクを正確な位置に合わせてレジストマスクを形成することは非常に難しく、マスクズレは避けられない。このようにズレが生じた状態でパターニングを実施すると、工程(f)に示すような位置にレジストマスク45が形成されてしまう。このように、一方(図中左側)の接合面上の一部にレジストが被覆され、他方(図中右側)のキャビティ内壁面はレジストが被覆されない状態となる。
前記したズレを生じた状態で絶縁膜44のエッチングを行うと、(g)に示すように、接合面上でレジストにより被覆された部分の絶縁膜44は残り、キャビティ内壁面においてレジストが被覆されない部分の絶縁膜44は除去されてしまう。そして、(h)に示すように、残ったレジスト膜44を除去して完成するパッケージは、前記のとおり、絶縁膜の不要な部分(接合面)に絶縁膜が残り、必要な部分(キャビティ内壁面)に絶縁膜が残らない状態となり、結果、不良品となってしまう。
また、絶縁膜が接合面上に中途半端に乗ってしまうと接合面に段差が生じてしまう。この状態では、表面活性化接合で要求される接合面の平坦度を満たすことができず、接合不良の原因になってしまう。
前記したとおり、接合面とキャビティ内壁面の交差部を境界部としてレジストマスクのパターン形成をしようとした場合、露光工程での誤差は0にできないため、レジストマスクのズレ発生は避けられず、前記した問題が生じてしまう。
そこで、本発明は前記問題点に鑑み、圧電デバイスのパッケージ内面に形成する絶縁膜を必要とする部位のみに正確に形成した高精度の圧電デバイスおよびその製造方法を提供しようとするものである。
本発明の圧電デバイスは、少なくとも、底部とこの底部の周縁部に立設する壁部によって内側にキャビティを形成するパッケージと、当該パッケージ内に収容される圧電振動片と、当該圧電振動片を前記パッケージ内に気密に封止するために前記壁部上面に接合される蓋部材とを有する圧電デバイスであって、前記壁部は、その上面の内周縁部が前記パッケージの底部側に向けて傾斜する傾斜面部を有しており、当該傾斜面部の一部から連続して前記キャビティの内壁面および内底面に絶縁膜が形成されてなることを特徴とする。
前記傾斜面部の一部に形成される絶縁膜は、前記壁部上面位置よりも上方に突出しないように形成するのが好ましい。
本発明の圧電デバイスの製造方法は、少なくとも、複数の圧電振動片を個別に収容するキャビティを形成するためのパッケージ基板を準備する工程と、
前記パッケージ基板の一面に蓋基板との接合面部を除く基板面の一部を結晶異方性ウェットエッチングまたはドライエッチングして内壁が傾斜面部となる第一の凹部を形成する工程と、
前記第一の凹部底部のパッケージ基板をさらにエッチングして第二の凹部を形成し、圧電振動子を収容するためのキャビティを形成する工程と、
前記傾斜面部の一部から連続して前記キャビティの内壁面および内底面に絶縁膜を形成する工程と、
前記キャビティ底部に圧電振動片をマウント固定する工程と、
前記パッケージ基板に対応する大きさの蓋基板を接合する工程と、
個々の大きさに切断して個々の部品に分離する工程と、
を有することを特徴とする。
前記パッケージ基板と前記蓋基板の接合は、表面活性化接合によって行うことができる。
本発明によれば、圧電デバイスのパッケージの壁部上面の内周縁部にキャビティ底部に向かって傾斜する傾斜面部を設け、この傾斜面部の一定の領域を絶縁膜形成時のレジスト境界として利用するので、絶縁膜の形成が正確且つ容易に行えると共に、高精度の圧電デバイスが得られる。
以下、本発明の一実施形態による圧電デバイスについて、図面を用いて説明する。
図1は本実施例による圧電デバイスの断面図である。この図に示す圧電デバイス1は、パッケージ2と、このパッケージ2の底部表面に接合された圧電振動片3と、パッケージ2を気密に封止する蓋部材4とを有するものであり、これらの部材により圧電振動子を構成するものである。尚、パッケージ及び蓋部材としては、ガラスやシリコンを用いることができる。図1は圧電振動子を構成した圧電デバイスを例示しているが、例えばパッケージ材としてシリコン基板を用い、このシリコン基板面に発振回路等を形成すれば、より小型の圧電発振器を構成した圧電デバイスとすることもできる。
圧電振動片3は、例えば水晶からなるもので、矩形状に加工したATカット振動片や音叉型振動片等を用いることができる。図示してないが圧電振動片3には、その表裏面に励振電極が形成されており、該励振電極から引出されたパターンが一端部に延長されており、この引出しパターンが底面に配された電極パッドと接続されている。
パッケージ2は平坦な底部2aと、該底部2aの周縁に立設された壁部2bとを有しており、その内側に圧電振動片3の収容空間となるキャビティCが形成されている。パッケージ2の内側の底部2aには電極パッド5が形成されている。電極パッド5は例えば、ニッケルの下地上に金や銀のメッキを施すことにより形成されている。
また、パッケージ2の底面には両端部にそれぞれ外部接続端子6が形成されている。
パッケージ2の内側の底部表面に形成された電極パッド5は、貫通電極7により外部接続端子6と接続されている。貫通電極7としては貫通孔内に電解メッキ等によってAu(金)などを充填して構成されたものである。そして、電極パッド5の上には導電部材8を介して、圧電振動片3が支持固定されている。ここで、導電部材8は、導電性接着剤を用いることができる。また、金バンプを利用した金属バンプ接合も可能である。
パッケージ2のキャビティC側の上方には、蓋部材4が種々の方法によって接合される。パッケージ2及び蓋部材4は、ガラスや水晶、あるいはシリコンなどによって形成することができる。接合手法としては、接合面に金属膜を形成することにより、陽極接合の手法を用いてパッケージ2を封止することができる。また、表面活性化接合の手法を用いることもできる。表面活性化接合は、接合面どうしの表面を活性化して、部材どうしを何も介さずに直接接合するものである。
本実施例の圧電デバイスは前述のように構成されており、圧電振動片3がパッケージ2の底部2aに接合されるとともに、パッケージ2が有するキャビティC内に収容されて、蓋部材4により気密に封止されている。
蓋部材4の接合は、パッケージ2の壁部2bの上面部位が接合面となるが、このパッケージ2の壁部2b上面の内周縁部は、傾斜面部2cを有した構成で、傾斜面部2cは、蓋部材4とは接合されない面である。この傾斜面部2cは、パッケージ2の底部2aへ向かって傾斜する傾斜面であり、この傾斜面は平坦な面となっている。
パッケージ2は、シリコン材料で構成されているためキャビティ内面とパッケージ2の底部2aの外表面には絶縁膜9が形成されている。キャビティ内面の絶縁膜9は、前記傾斜面部2cの一部から連続してキャビティCの内壁面および内底面にかけて形成された構成である。尚、傾斜面部2c上に形成される絶縁膜9は、パッケージ2の蓋部材4との接合面よりも上方に突出しないように、その形成位置や膜圧を制御することが好ましい。これは、接合時に絶縁膜9と蓋部材4の接触による接合不良を防止するためである。
続いて、本発明の一実施形態による圧電デバイスの製造方法について図面を用いて説明する。図2−1と図2−2は本実施例の圧電デバイスの製造方法を示す図で、特にパッケージ形成、絶縁膜形成に係わる工程を示している。尚、各工程を(a)〜(k)に分けて示すが、工程(a)〜工程(f)を図2−1に示し、続く、工程(g)〜工程(k)を図2−2に示している。また、実際のパッケージ形成は複数個が一括形成されるものであるが、図2−1、図2−2においては1つのパッケージを示すこととする。
まず、工程(a)に示すように、パッケージ基板20を準備する。このパッケージ基板は、例えば、シリコン材料からなる基板である。
続いて、工程(b)に示すように、パッケージ基板20表面にレジストを塗布し、露光・現像してパターニングする。こうして蓋部材との接合面に該当する部位にのみレジストマスク21を形成する。
続いて、工程(c)に示すように、前記工程(b)のレジスト開口部に露出したシリコンをエッチングする。このエッチングは、結晶異方性エッチングまたはドライエッチングを用いることによって、内壁部をテーパー形状部(傾斜面部)とした第一の凹部22を形成する。
続いて、工程(d)に示すように、レジストマスク21を全て除去する。
続いて、工程(e)に示すように、第一の凹部を含む表面部にレジストを塗布し、露光・現像してパターニングすることによって、接合面と工程(c)で形成したテーパー面にレジストマスク23を形成する。
続いて、工程(f)に示すように、前記工程(e)のレジスト開口部のシリコンを垂直エッチングして第二の凹部24を形成し、これによって圧電振動片を収容するためのキャビティが形成される。
このようにして形成されたパッケージの壁部上面の内周縁部は、底部方向に向かって傾斜する傾斜面部を有して形成できる。この傾斜面部は任意の傾斜角に形成しその面を平坦面に形成することができる。これはエッチングの諸条件の設定によって行える。例えば、結晶方位が(1、0、0)であるシリコン基板を用い、水酸化カリウムを用いたアルカリ性のウェットエッチングを行うと、接合面に対して54.7°の傾斜面が形成される。
図2−2の工程(g)に示すように、残ったレジストマスク23を全て除去してパッケージが完成する。
次いで、工程(h)に示すように、接合面とキャビティ面に絶縁膜25を形成する。
絶縁膜25はシリコン酸化膜を熱酸化またはプラズマCVDにより形成する。その他、シリコン窒化膜を熱窒化またはプラズマCVDにより形成する方法や、アルミナをスパッタにより形成する方法を用いても良い。
続いて、工程(i)に示すように、工程(c)で形成したテーパー部(傾斜面部)の一部とキャビティ面にレジストマスク26を形成する。この時、テーパー部の領域、幅を露光工程でのズレ誤差以上に設定しておくことでテーパー部領域内に境界を設けることができる。このようにしてテーパー部領域にレジスト境界を設定することで、キャビティ側面は確実にレジストで被覆されることとなる。
通常、直角形状の角部分はフォトリソ工程を実施する際にレジストが乗りにくい(一般に、カバレッジが悪いという)ものである。このため、従来のパッケージ構成のように、接合面とキャビティ内壁面の交差部が直角形状の場合は、カバレッジ不良となり適正にレジストマスクが形成されない。一方、本実施例の場合は、パッケージ壁部上面の内周縁部に傾斜面部を設け、この傾斜面部領域にレジスト境界を設定しているので、レジストが乗りやすく(カバレッジ良好)、適正にレジストマスクが形成される。
続いて、工程(j)に示すように、接合面上に残る絶縁膜25をフッ酸を用いたウェットエッチングや、エッチングガスにフッ化炭素を用いたドライエッチングによって除去する。接合面上は確実にレジスト開口されているため、露出した絶縁膜25を容易に除去できる。
工程(j)で、接合面上に残る絶縁膜25をエッチングによって除去する場合、エッチングは深さ方向だけでなく横方向にも進むため、レジスト端部の絶縁膜はサイドエッチングされてパターンが後退する。このため、接合面とキャビティ壁部上面の交差部が従来の構成のように直角形状の場合は、キャビティ内壁面の上端には絶縁膜で覆われない部分が生じ、誤って圧電振動片等の内部部品が触れた場合ショートする虞もある。しかしながら、本実施例においては傾斜面部を設けているので、この傾斜面部領域を利用してサイドエッチ分を考慮してレジストマスクをオフセットさせた位置に形成することができるため、サイドエッチを受けても傾斜面部分に絶縁膜が残る。このため、キャビティ壁部の垂直部分は確実に絶縁膜で覆われた構成となる。
最後に、工程(k)に示すように、残ったレジストマスク26を全て除去して、キャビティ壁部上面周縁部の傾斜面部の一部から連続してキャビティ内壁面および底面に絶縁膜25が形成された圧電デバイスのパッケージが完成する。このようにして形成された絶縁膜は、テーパー部領域を利用してレジスト境界としているので、絶縁膜25の形成が確実且つ容易に行える。
パッケージ完成後は、必要に応じてキャビティ内に、配線パターンの引き回し、貫通電極等を設ける。また、裏面あるいは側面に必要な形状・配線等を形成する。
さらに、洗浄等必要な処置をした上、パッケージ基板に形成された複数個のキャビティ内に圧電振動片を一つ一つマウント固定する。そして、必要に応じて、加熱・UV照射・乾燥・高温雰囲気下投入等の処置を行う。また、圧電振動片の周波数調整を実施する。
その後、前記パッケージ基板に対応するサイズの1枚の蓋基板パッケージ基板の上方に複数のキャビティCを覆うようにして配置し、パッケージ基板と蓋基板の接合面で接合固定する。接合手法は、金属膜を介した陽極接合や、接合面どうしの表面を活性化して各接合面を直接接触させて接合する表面活性化接合の手法によって行われる。前記したパッケージ形成の工程においては、接合面部には何も残らずシリコン面が露出しているので、表面活性化接合に好適である。
パッケージ基板と蓋基板とを接合した後、個々の製品の大きさに分割するため、ダイシングブレードやレーザーダイサー等を用いて所望の切断ラインで切断し分離する。こうして複数個の圧電デバイスが同時に完成する。
本実施例による圧電デバイスの断面図。 本実施例の圧電振動子の製造方法を示す図。 本実施例の圧電振動子の製造方法を示す図。 従来技術による圧電デバイスを示す図。 圧電デバイスの製造方法を示す図。 従来の圧電デバイスパッケージの製造方法を示す図。
符号の説明
1 圧電デバイス
2 パッケージ
2a 底部
2b 壁部
2c 傾斜面部
3 圧電振動片
4 蓋部材
5 電極パッド
6 外部接続端子
7 貫通電極
8 導電部材
9 絶縁膜
20 パッケージ基板
21 レジストマスク
22 第一の凹部
23 レジストマスク
24 第二の凹部
25 絶縁膜
26 レジストマスク
30 圧電デバイス
31 パッケージ
31a 底部
31b 壁部
32 圧電振動片
32a 励振電極
32b 引出し電極
33 蓋部材
34 外部接続端子
35 電極パッド
36 貫通電極
37 導電部材
38 絶縁膜
41 パッケージ基板
42 蓋基板
43 レジストマスク
44 絶縁膜
45 レジストマスク

Claims (4)

  1. 少なくとも、底部とこの底部の周縁部に立設する壁部によって内側にキャビティを形成するパッケージと、当該パッケージ内に収容される圧電振動片と、当該圧電振動片を前記パッケージ内に気密に封止するために前記壁部上面に接合される蓋部材とを有する圧電デバイスであって、
    前記壁部は、その上面の内周縁部が前記パッケージの底部側に向けて傾斜する傾斜面部を有しており、当該傾斜面部の一部から連続して前記キャビティの内壁面および内底面に絶縁膜が形成されてなることを特徴とする圧電デバイス。
  2. 前記傾斜面部の一部に形成される絶縁膜は、前記壁部上面位置よりも上方に突出しないように形成されることを特徴とする請求項1に記載の圧電デバイス。
  3. 少なくとも、複数の圧電振動片を個別に収容するキャビティを形成するためのパッケージ基板を準備する工程と、
    前記パッケージ基板の一面に蓋基板との接合面部を除く基板面の一部を結晶異方性ウェットエッチングまたはドライエッチングして内壁が傾斜面部となる第一の凹部を形成する工程と、
    前記第一の凹部底部のパッケージ基板をさらにエッチングして第二の凹部を形成し、圧電振動子を収容するためのキャビティを形成する工程と、
    前記傾斜面部の一部から連続して前記キャビティの内壁面および内底面に絶縁膜を形成する工程と、
    前記キャビティ底部に圧電振動片をマウント固定する工程と、
    前記パッケージ基板に対応する大きさの蓋基板を接合する工程と、
    個々の大きさに切断して個々の部品に分離する工程と、
    を有することを特徴とする圧電デバイスの製造方法。
  4. 前記パッケージ基板と前記蓋基板の接合は、表面活性化接合によって行われることを特徴とする請求項3に記載の圧電デバイスの製造方法。
JP2008068893A 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法 Pending JP2009225220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008068893A JP2009225220A (ja) 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008068893A JP2009225220A (ja) 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2009225220A true JP2009225220A (ja) 2009-10-01

Family

ID=41241517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008068893A Pending JP2009225220A (ja) 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2009225220A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187321A (ja) * 2012-03-07 2013-09-19 Azbil Corp 電子デバイスの製造方法
CN111510102A (zh) * 2019-01-31 2020-08-07 精工爱普生株式会社 振动器件、振动模块、电子设备以及移动体
CN115225057A (zh) * 2022-09-19 2022-10-21 苏州汉天下电子有限公司 一种载体、制造方法及其应用

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187321A (ja) * 2012-03-07 2013-09-19 Azbil Corp 電子デバイスの製造方法
CN111510102A (zh) * 2019-01-31 2020-08-07 精工爱普生株式会社 振动器件、振动模块、电子设备以及移动体
JP2020123927A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 振動デバイス、振動モジュール、電子機器および移動体
US11539346B2 (en) 2019-01-31 2022-12-27 Seiko Epson Corporation Resonator device, resonator module, electronic apparatus, and vehicle
JP7230541B2 (ja) 2019-01-31 2023-03-01 セイコーエプソン株式会社 振動デバイスおよび振動モジュール
CN111510102B (zh) * 2019-01-31 2023-09-26 精工爱普生株式会社 振动器件、振动模块、电子设备以及移动体
CN115225057A (zh) * 2022-09-19 2022-10-21 苏州汉天下电子有限公司 一种载体、制造方法及其应用

Similar Documents

Publication Publication Date Title
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP4930924B2 (ja) 水晶振動子の製造方法
JP2002319838A (ja) 圧電デバイス及びそのパッケージ
JP2010193133A (ja) 屈曲振動片および屈曲振動子
JP2007267101A (ja) 圧電デバイスとその製造方法
JP5213614B2 (ja) 圧電デバイスおよびその製造方法
JP2005094728A (ja) ウェーハレベルパッケージのfbar素子及びその製造方法
JP2013046167A (ja) 振動デバイス、及び振動デバイスの製造方法
JP5129005B2 (ja) 圧電振動子及び圧電素子の製造方法並びに圧電振動子の製造方法
JP2007173915A (ja) 圧電デバイスユニット及びその製造方法
JP5550373B2 (ja) パッケージの製造方法
JP6342643B2 (ja) 電子デバイス
JP2008113238A (ja) 圧電振動子、圧電振動子の製造方法及び電子部品
JP2013207663A (ja) 振動デバイス及び振動デバイスの製造方法
JP6516399B2 (ja) 電子デバイス
JP5498677B2 (ja) 水晶発振子の製造方法
JP2014143289A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2009225220A (ja) 圧電デバイスおよびその製造方法
JP5171210B2 (ja) 圧電振動子の製造方法
JP6383138B2 (ja) 電子デバイス
JP5440148B2 (ja) 圧電デバイスの製造方法
JP2009225219A (ja) 圧電デバイスおよびその製造方法
JP2007019310A (ja) 圧電デバイス、圧電デバイスの製造方法及び電子機器
JP2013046168A (ja) 振動デバイスの製造方法
US9172347B2 (en) Wafer, method of manufacturing package, and piezoelectric oscillator