JP2009225219A - 圧電デバイスおよびその製造方法 - Google Patents

圧電デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2009225219A
JP2009225219A JP2008068892A JP2008068892A JP2009225219A JP 2009225219 A JP2009225219 A JP 2009225219A JP 2008068892 A JP2008068892 A JP 2008068892A JP 2008068892 A JP2008068892 A JP 2008068892A JP 2009225219 A JP2009225219 A JP 2009225219A
Authority
JP
Japan
Prior art keywords
package
substrate
cavity
piezoelectric device
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008068892A
Other languages
English (en)
Inventor
Takashi Maruyama
貴史 丸山
Kazuo Murata
一男 村田
Kazuhiro Chokai
和宏 鳥海
Toshiya Kubo
利哉 久保
Taichi Tsuchiya
太一 土屋
Tomoyuki Nakazawa
智之 中澤
Yuta Kanamori
裕太 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2008068892A priority Critical patent/JP2009225219A/ja
Publication of JP2009225219A publication Critical patent/JP2009225219A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Abstract

【課題】外部応力に対する蓋部材の破損を防止した高信頼性の圧電デバイスと、その製造方法を提供する。
【解決手段】底部2aの周縁部に立設する壁部2bによって内側にキャビティを形成するパッケージ2と、このパッケージ2内に収容される圧電振動片3と、圧電振動片3を前記パッケージ2内に気密に封止するために前記壁部2b上面に接合される蓋部材4と、を有する圧電デバイスの前記壁部2bの上面内周縁部に、前記パッケージの底部2a側に向かって傾斜する傾斜面部2cを設け、蓋部材4が外部応力により撓みを生じても、ある一箇所に集中する応力を分散し、応力緩和して蓋部材の破損を防止する。
【選択図】図1

Description

本発明は、圧電デバイスおよびその製造方法に関するものである。
近年、圧電振動子や圧電発振器等の圧電デバイスは、携帯電話、モバイルコンピュータ、PDA(Personal・Digital・Assistant)等の小型情報端末に広く使用されている。この圧電デバイスの構造は、例えば、箱型のパッケージ内に圧電振動片を収容し、このパッケージに蓋部材を接合してパッケージ内を気密に封止した構成となっている。
図5は、従来技術による圧電デバイスを示す図で、(a)は断面図、(b)は、蓋部材を除いた平面図である。この図に示す圧電デバイス50は、パッケージ51と、このパッケージ51の底部表面に接合された圧電振動片52と、パッケージ51を気密に封止する蓋部材53とを有しており、圧電振動子を構成した例である。
圧電振動片52は、例えば水晶からなり、矩形状に加工したATカット振動片である。圧電振動片としては他に音叉型振動片等も用いられる。図5(b)に示したように、圧電振動片52には、その表裏面に励振電極52aが形成されており、該励振電極52aからは、引出しパターンが一端部に延長されており、引出し電極52bを構成している。
パッケージ51は平坦な底部51aと、該底部51aの周縁に立設された壁部51bとを有しており、その内側に圧電振動片52の収容空間となるキャビティCが形成されている。パッケージ51は、底部51aと、壁部51bとを一体的に形成することもできるし、別体に構成することもできる。
パッケージ51の内側の底部には電極パッド55が形成されている。電極パッド55は例えば、ニッケルの下地上に金や銀のメッキを施すことにより形成されている。
また、パッケージ51の底面には両端部にそれぞれ外部接続端子54が形成されている。
パッケージ51の内側の底部表面に形成された電極パッド55は、貫通電極56により外部接続端子54と接続されている。貫通電極56は、電界メッキ等の手法によって、貫通孔内にAu(金)などを充填して構成されている。
そして、電極パッド55の上には導電部材57を介して、圧電振動片52が支持固定されている。ここで、導電部材57は、導電性接着剤を用いることができる。また、金バンプを利用した金属バンプ接合も可能である。
パッケージ51のキャビティC側の上方には、蓋部材53が種々の手段によって接合される。パッケージ51及び蓋部材53は、ガラスや水晶、あるいはシリコンなどによって形成される。
パッケージ51と蓋部材53の接合方法は、例えば、接合面に金属膜を形成することにより、陽極接合の手法を用いて行うことができる。また、表面活性化接合の手法を用いることもできる。この表面活性化接合は、接合面どうしの表面を活性化して、部材どうしを何も介さずに直接接合するものである。
圧電デバイスは前記のように構成されており、圧電振動片52がパッケージ51の底部に接合されているとともに、パッケージ51が有するキャビティC内に収容されて、蓋部材53により気密に封止されている。
前記圧電デバイスの製造方法は、ガラスやシリコンからなる1枚のパッケージ基板に、複数個の収納部品に対応するキャビティを形成し、その複数個のキャビティの一つ一つに圧電振動片をマウント固定し、前記基板サイズに対応する蓋基板を接合する。そして、最後に個々の製品(部品)単位に分割して圧電デバイスが完成する。
図6は、圧電デバイスの製造方法を示す断面図で、(a)はキャビティが形成されたパッケージ基板に圧電振動片が搭載された状態を示しており、(b)はパッケージ基板に蓋基板を接合した状態を示している。図6(a)に示すように、61はパッケージ基板であり複数のキャビティCがマトリクス状に配列形成されている。パッケージ基板61は、例えば、ガラスやシリコン等からなり、前記キャビティCは、フォトリソグラフィー手法、エッチング手法によって一括形成される。このようにして形成されたキャビティCは、圧電振動片52の収容空間となる。圧電振動片52は、このキャビティC内底部の電極パッドに導電性部材57を介して接続固定される。
その後、前記パッケージ基板61に対応するサイズの1枚の蓋基板62を、図6(b)に示すように、パッケージ基板61の上方に複数のキャビティCを覆うようにして配置し、パッケージ基板61と蓋基板62の接合面で接合固定する。接合手法は前述したように、金属膜を介した陽極接合や、接合面どうしの表面を活性化して各接合面を直接接触させて接合する表面活性化接合の手法によって行われる。
パッケージ基板61と蓋基板62とを接合した後、個々の製品の大きさに分割するため、ダイシングブレードやレーザーダイサー等を用い、図6(b)中に示す破線で示す切断ラインで切断して分離する。こうすることによって複数個の圧電デバイス50(図5)が同時に製造できる。
特開2007−267101号公報
ところで、前記した圧電デバイスのパッケージは、圧電振動片を収容するためのキャビティが形成されるものであるが、このキャビティはウェットエッチングやドライエッチング等のエッチング手法の他、パッケージ材料によっては機械加工あるいは型転写等により形成することもある。
パッケージのキャビティ形成手法は前述の通り種々あるが、ウェットエッチングやドライエッチング等により形成されたキャビティの壁部上面の内周縁部は角張った角部となっている。また、機械加工により形成したキャビティの場合も、壁部上面の内周縁部も意図して加工を加えない限り角部となっている。また、型転写によりキャビティを形成する場合においても型側凸部を一体加工した場合は刃先Rによりキャビティの壁部上面の内周縁部にRが付く場合はあるが、型側凸部を別体加工した場合はキャビティの壁部上面の内周縁部は尖っている。
このようにして形成されたキャビティのあるパッケージに蓋部材を接合し完成体とした圧電デバイスにおいては、例えば、外部応力が蓋部材に加わった場合、キャビティ壁部上面の内周縁部の角部に押しつけ応力がかかり、この部分に応力が集中し、それによって蓋部材を破損してしまう虞があった。
図7は、圧電デバイスの蓋部材に応力が加わった場合の破損状態を示す図である。蓋部材53の上方から外部応力(図7中の矢印)が加わると、蓋部材53は、キャビティ内方向にその応力によって撓むこととなる。前述のごとく蓋部材53には、ガラスやシリコン材が用いられることがあり、このような脆性材料で構成した場合、外部応力が加わった時、蓋部材53は、パッケージ51の壁部51bの上面部の内周縁の角部(エッジ部E)において応力が集中し、過度の応力が加わった場合には蓋部材53に亀裂や割れが生じ圧電デバイスを破損してしまう虞があった。
本発明は、前記問題点に鑑み、外部応力による蓋部材等の破損を防止した高信頼性の圧電デバイスとその製造方法を提供することを目的とする。
前記目的を達成するため、本発明の圧電デバイスは、少なくとも、底部とこの底部の周縁部に立設する壁部によって内側にキャビティを形成するパッケージと、当該パッケージ内に収容される圧電振動片と、当該圧電振動片を前記パッケージ内に気密に封止するために前記壁部上面に接合される蓋部材と、を有する圧電デバイスであって、前記壁部は、その上面の内周縁部が前記パッケージの底部側に向かって傾斜する傾斜面部を有してなることを特徴とする。前記傾斜面部は、平面に形成することができる。また、前記傾斜面部は、凸型の曲面に形成することができる。
さらに、前記パッケージと蓋部材はシリコン材料で構成することができる。
本発明の圧電デバイスの製造方法は、少なくとも、複数の圧電振動片を個別に収容するためのキャビティを形成するためのパッケージ基板を準備する工程と、
前記パッケージ基板の一面に蓋基板との接合面部を除く基板面の一部を結晶異方性ウェットエッチングまたはドライエッチングして内壁が傾斜面をなす第一の凹部を形成する工程と、
前記第一の凹部底部のパッケージ基板をさらにエッチングして第二の凹部を形成し、圧電振動子を収容するためのキャビティを形成する工程と、
前記キャビティ底部に圧電振動片をマウント固定する工程と、
前記パッケージ基板に対応する大きさの蓋基板を接合する工程と、
個々の大きさに切断して個々の部品に分離する工程と、
を有することを特徴とする。
また、本発明の圧電デバイスの製造方法は、少なくとも、複数の圧電振動片を個別に収容するキャビティを形成するためのパッケージ基板を準備する工程と、
前記パッケージ基板の一面に蓋基板との接合面部を除く基板面の一部をエッチングしてキャビティを形成する工程と、
前記接合面部を研磨部材により研磨して異物除去並びに平滑化処理すると共に、前記研磨部材を押圧することによって、前記接合面部のキャビティ側縁部からキャビティ底部に向かって傾斜する傾斜面部を形成する工程と、
前記キャビティ底部に圧電振動片をマウント固定する工程と、
前記パッケージ基板に対応する大きさの蓋基板を接合する工程と、
個々の大きさに切断して個々の部品に分離する工程と、
を有することを特徴とする。尚、前記蓋基板の接合は、表面活性化接合によって行うことができる。
さらに、前記パッケージ基板と前記蓋基板は、シリコン材料で構成することができる。
本発明によれば、圧電デバイスのパッケージの壁部上面の内周縁部にキャビティ底部に向かって傾斜する傾斜面部を設けたので、蓋部材が外部応力により撓みを生じてもパッケージ壁部の周縁のエッジ部に応力を集中させることがなく、前記傾斜面部で応力を受けられるようになり、応力緩和させることができるので、蓋部材の亀裂や割れを防止した構造が得られる。よって高信頼性の圧電デバイスが提供できる。
底部とこの底部の周縁部に立設する壁部によって内側にキャビティを形成するパッケージと、このパッケージ内に収容される圧電振動片と、当該圧電振動片を前記パッケージ内に気密に封止するために前記壁部上面に接合される蓋部材と、を有する圧電デバイスの前記壁部の上面内周縁部に、前記パッケージの底部側に向かって傾斜する傾斜面部を設けることにより、蓋部材が外部応力により撓みを生じても壁部の周縁のエッジ部に応力を集中させず、応力緩和となる構造を実現する。
以下本発明の一実施形態について図面を用いて説明する。
図1は本実施例による圧電デバイスの断面図である。この図に示す圧電デバイス1は、パッケージ2と、このパッケージ2の底部表面に接合された圧電振動片3と、パッケージ2を気密に封止する蓋部材4とを有するものであり、これらの部材により圧電振動子を構成するものである。尚、パッケージ及び蓋部材としては、ガラスやシリコンを用いることができる。図1は圧電振動子を構成した圧電デバイスとして例示しているが、例えばパッケージ材にシリコン基板を用い、このシリコン基板面に発振回路等を形成すれば、より小型の発振器を構成することもできる。
圧電振動片3は、例えば水晶からなるもので、矩形状に加工したATカット振動片や音叉型振動片等を用いることができる。図示してないが圧電振動片3には、その表裏面に励振電極が形成されており、該励振電極から引出されたパターンが一端部に延長されており、この引出しパターンが底面に搭載されている。
パッケージ2は平坦な底部2aと、該底部2aの周縁に立設された壁部2bとを有しており、その内側に圧電振動片3の収容空間となるキャビティCが形成されている。パッケージ2の内側の底部2aには電極パッド5が形成されている。電極パッド5は例えば、ニッケルの下地上に金や銀のメッキを施すことにより形成されている。
また、パッケージ2の底面には両端部にそれぞれ外部接続端子6が形成されている。
パッケージ2の内側の底部表面に形成された電極パッド5は、貫通電極7により外部接続端子6と接続されている。貫通電極7としては貫通孔内にAu(金)などを充填して構成されたものである。充填方法としては電解メッキ手法を用いることができる。
そして、電極パッド5の上には導電部材8を介して、圧電振動片3が支持固定されている。ここで、導電部材8としては、導電性接着剤を用いることができる。また、金バンプを利用した金属バンプ接合も可能である。
パッケージ2のキャビティC側の上方には、蓋部材4が種々の方法によって接合される。パッケージ2及び蓋部材4は、ガラスや水晶、あるいはシリコンなどによって形成することができ、それぞれを同一部材とすることも可能であるし、異なる部材を組み合わせて構成することもできる。
接合手法としては、例えば、接合面に金属膜を形成することにより、陽極接合の手法を用いてパッケージ2を封止することができる。
また、表面活性化接合の手法を用いることもできる。表面活性化接合は、接合面どうしの表面を活性化して、部材どうしを何も介さずに直接接合するものである。
圧電デバイスは前記のように構成されており、圧電振動片3がパッケージ2の底部2aに接合されているとともに、パッケージ2が有するキャビティC内に収容されて、蓋部材4により気密に封止されている。
蓋部材4の接合は、パッケージ2の壁部2bの上面部位が接合面となるが、このパッケージ2の壁部2b上面の内周縁部は、傾斜面部2cを有した構成である。この傾斜面部2cは、パッケージ2の底部2bへ向かって傾斜する傾斜面とされており、この傾斜面は平坦な面となっている。このような構成とすれば、蓋部材4が外部応力により撓みを生じても、パッケージ2の壁部2bの周縁のエッジ部に応力を集中させることがなくなり、蓋部材4の撓みは、前記傾斜面部2cの傾斜面全体で受けることができ、その応力を分散できるので、応力を緩和させることができる。したがって、蓋部材4の亀裂や割れを防止した構造が得られ、高信頼性の圧電デバイスが提供できる。
続いて、前記した図1に示す圧電デバイス1の製造方法について説明する。
図3は一実施例による圧電デバイスの製造方法を示す図である。図3は、特にパッケージのキャビティ形成工程を示すものである。尚、実際のパッケージ形成は複数個が一括形成されるものであるが、図3においては1つのパッケージを示すこととする。
まず、図3(a)に示すように、パッケージ基板30を準備する。このパッケージ基板は、例えば、シリコン材料からなる基板である。
続いて、図3(b)に示すように、パッケージ基板30表面にレジストを塗布し、露光・現像してパターニングする。こうして蓋部材との接合面に該当する部位にのみレジストマスク31を形成する。
続いて、図3(c)に示すように、前記工程(b)のレジスト開口部に露出したシリコンをエッチングする。このエッチングは、結晶異方性エッチングまたはドライエッチングを用いることによって、内壁部をテーパー形状とした第一の凹部32を形成する。
続いて、図3(d)に示すように、レジストマスク31を全て除去する。
続いて、図3(e)に示すように、第一の凹部を含む表面部にレジストを塗布し、露光・現像してパターニングすることによって、接合面と工程(c)で形成したテーパー面にレジストマスク33を形成する。
そして、図3(f)に示すように、前記工程(e)のレジスト開口部のシリコンを垂直エッチングして第二の凹部34を形成し、これによって圧電振動片を収容するためのキャビティが形成される。
最後に、図3(g)に示すように、残ったレジストマスク33を全て除去してパッケージが完成する。
このようにして形成されたパッケージの壁部上面の内周縁部は、底部方向に向かって傾斜する傾斜面部を有した状態に形成できる。この傾斜面部は任意の傾斜角に形成し、その面を平坦面に形成することができる。これはエッチングの諸条件の設定によって行うことができる。
パッケージ基板30にキャビティを形成した後、必要に応じてキャビティ内に、配線パターンの形成、貫通電極形成を行う。また、裏面あるいは側面に必要な形状・配線等を形成する。
さらに、前記パッケージ基板30を、洗浄等必要な処置をした上、パッケージ基板30に形成された複数個のキャビティ内に圧電振動片を一つ一つマウントして固定する。そして、圧電振動片のマウント固定に導電性接着剤を用いた場合には、必要に応じて、加熱・UV照射・乾燥・高温雰囲気下投入等の接着剤硬化処置を行う。また、圧電振動片の周波数調整等を実施する。
その後、前記パッケージ基板に対応するサイズの1枚の蓋基板をパッケージ基板の上方に複数のキャビティを覆うようにして配置し、パッケージ基板と蓋基板の接合面で接合固定する。接合手法は、金属膜を介した陽極接合や、接合面どうしの表面を活性化して各接合面を直接接触させて接合する表面活性化接合の手法によって行うことができる。
パッケージ基板と蓋基板とを接合した後、個々の製品の大きさに分割するため、ダイシングブレードやレーザーダイサー等を用いて切断し分離する。こうして複数個の圧電デバイスが同時に完成する。
図2は他の実施例による圧電デバイスの断面図である。図1に示した実施例と共通する部材については共通の符号を用いることとする。図2に示す圧電デバイス10も、パッケージ2と、このパッケージ2の底部表面に接合された圧電振動片3と、パッケージ2を気密に封止する蓋部材4とを有した圧電振動子を構成すものである。尚、パッケージ及び蓋部材としては、ガラスやシリコンを用いることができる点についても前記実施例と同様である。
パッケージ2は平坦な底部2aと、該底部2aの周縁に立設された壁部2bとを有しており、その内側に圧電振動片3の収容空間となるキャビティCが形成されている。パッケージ2の内側の底部2aには必要とされる電極パッド5が形成されている。電極パッド5は例えば、ニッケルの下地上に金や銀のメッキを施すことにより形成されている。
また、パッケージ2の底面には両端部にそれぞれ外部接続端子6が形成されている。
パッケージ2の内側の底部表面に形成された電極パッド5は、貫通電極7により外部接続端子6と接続されている。貫通電極7としては貫通孔内にAu(金)などを充填して構成されたものである。そして、電極パッド5の上には導電部材8を介して、圧電振動片3が支持固定されている。ここで、導電部材8は、導電性接着剤を用いることができる。また、金バンプを利用した金属バンプ接合も可能である。
パッケージ2のキャビティC側の上方には、蓋部材4が種々の方法によって接合される。パッケージ2及び蓋部材4は、ガラスや水晶、あるいはシリコンなどによって形成することができ、それぞれを同一部材とすることも可能であるし、異なる部材を組み合わせて構成することもできる。
接合手法としては、例えば、接合面に金属膜を形成することにより、陽極接合の手法を用いてパッケージ51を封止することができる。また、表面活性化接合の手法を用いることもできる。表面活性化接合は、接合面どうしの表面を活性化して、部材どうしを何も介さずに直接接合するものである。
圧電デバイスは前記のように構成されており、圧電振動片3がパッケージ2の底部2aに接合されているとともに、パッケージ2が有するキャビティC内に収容されて、蓋部材4により気密に封止されている。
蓋部材4の接合は、パッケージ2の壁部2bの上面部位が接合面となるが、このパッケージ2の壁部2b上面の内周縁部は、傾斜面部2dを有した構成である。この傾斜面部2dは、パッケージ2の底部2bへ向かって傾斜する傾斜面となっており、この傾斜面は凸型の曲面(R面)となっている。このような構成とすれば、蓋部材4が外部応力により撓みを生じても、パッケージ2の壁部2bの周縁のエッジ部に応力を集中させることがなくなり、蓋部材4の撓みは、前記傾斜面部2cの傾斜面全体で受けることができ、その応力を分散できるので、応力を緩和させることができる。したがって、蓋部材の亀裂・割れ防止構造が得られ、高信頼性の圧電デバイスが提供できる。
続いて、前記した図2に示す圧電デバイス10の製造方法について説明する。
図4は一実施例による圧電デバイスの製造方法を示す図である。図4においては、パッケージの壁部上面の研磨と、内周縁部に傾斜面部を形成する工程を示している。
40は、パッケージ基板で、例えば、シリコン材料からなる基板である。このパッケージ基板40には、複数のキャビティCがエッチング手法等によって形成される。
パッケージ基板40表面にレジストを塗布し、露光・現像してパターニングする。蓋部材との接合面に該当する部位にレジストマスクを形成する。その後、レジスト開口部に露出したシリコン基板面をエッチングして凹部を形成する。これによって圧電振動片を収容するためのキャビティCが形成される。
パッケージ基板40にキャビティを形成した後、必要に応じてキャビティC内に、配線パターンや、貫通電極等を設ける。また、裏面あるいは側面に必要な形状・配線等を形成する。
続いて、図4に示す研磨パッド41を用いてパッケージ基板40の蓋基板との接合面の異物を除去し、平滑化するために接合面を研磨する。この研磨工程は、例えば、CMP(Chemical・Mechanical・Polishing)で行えば、高速かつ平滑な研磨面を得ることができる。
この研磨工程では、研磨パッド41をパッケージ基板40の蓋基板との接合面(壁部上面)に押し付け、回転させることで研磨が行われる。この時、図4に示す如くキャビティC内に研磨パッド40の一部が入り込むことで、キャビティの壁部上面の内周縁部はR形状に面取りされる。この研磨工程は、パッケージ基板40と蓋基板を表面活性化接合する場合において、その接合精度を向上するために重要な工程でもある。
このようにして形成されたパッケージの壁部上面の内周縁部は、底部方向に向かって傾斜する傾斜面部を有して形成できる。この傾斜面部は尖ったエッジ部がなく丸みを帯びた曲面(R面)となる。
その後、前記パッケージ基板41に対し洗浄等必要な処置をした上、パッケージ基板41に形成された複数個のキャビティC内に圧電振動片を一つ一つマウントして固定する。さらに、必要に応じて、加熱・UV照射・乾燥・高温雰囲気下投入等の処置を行う。また、圧電振動片の周波数調整等を行うこともできる。
続いて、前記パッケージ基板に対応するサイズの1枚の蓋基板パッケージ基板の上方に複数のキャビティCを覆うようにして配置し、パッケージ基板と蓋基板の接合面で接合固定する。接合手法は、前述の研磨工程を経た後、接合面どうしの表面を活性化して各接合面を直接接触させて接合する表面活性化接合の手法によって行うと良い。
表面活性化接合は、接合面にプラズマを照射して表面が活性化された各接合面を合わせて、アライメントし、各接合面を直接接触させて接合させるもので、必要に応じて加熱したり、加圧しながら接合することができる。これにより、パッケージと蓋部材側が同じ材料であっても接合することができる。また、別々の部材どうしの接合ももちろん可能である。
表面活性化接合においては、不要なガス等の発生がない点で、陽極接合よりも有利である。また、この接合手法においては、接合表面の汚染を除去する物理処理が重要になるが、前記した通りプラズマを生成して、接合面に照射することで処理しているが、この工程の前に研磨工程を入れることでより確実な接合を行える。さらに、この研磨工程において、パッケージ壁部の上面内周縁部に傾斜面部を形成できるので、傾斜面部を得るための特別な工程を設ける必要はない。
パッケージ基板と蓋基板とを接合した後、個々の製品の大きさに分割するため、ダイシングブレードやレーザーダイサー等を用いて切断し分離する。こうして複数個の圧電デバイスが同時に完成する。
本実施例において説明したパッケージ壁部上面ない周縁部の傾斜面部形状の形成においては、パッケージ材料としてプラスチックや金属を用いることができるのであれば、射出成形・鋳造加工・鍛造加工・ロストワックス等の型加工を用いて形成することも可能である。
また、パッケージ壁部上面の内周縁部の傾斜面部形状を得るために、機械的加工によって面取りし、同形状を得ることも可能である。
前述の通り本発明の一実施形態を説明したが、本発明は前述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で各実施形態の各構成を適宜組み合わせたり、図示しない他の構成と組み合わせることも可能である。
また、圧電デバイス以外の電子部品であっても、箱型のパッケージと、このパッケージ上に接合する蓋部材を有する構成の電子部品であれば、本発明を有効に利用することができる。
本実施例による圧電デバイスの断面図。 他の実施例による圧電デバイスの断面図。 一実施例による圧電デバイスの製造方法を示す図。 他の実施例による圧電デバイスの製造方法を示す図。 従来技術による圧電デバイスを示す図で、(a)は断面図、(b)は、蓋部材を除いた平面図。 圧電デバイスの製造方法を示す図。 圧電デバイスの蓋部材に応力が加わった場合の破損状態を示す図。
符号の説明
1 圧電デバイス
2 パッケージ
2a 底部
2b 壁部
2c 傾斜面部
2d 傾斜面部
3 圧電振動片
4 蓋部材
5 電極パッド
6 外部端子
7 貫通電極
8 導電部材
10 圧電デバイス
30 パッケージ基板
31 レジストマスク
32 第一の凹部
33 レジストマスク
34 第二の凹部
40 パッケージ基板
41 研磨パッド
50 圧電デバイス
51 パッケージ
51a 底部
51b 壁部
52 圧電振動片
52a 励振電極
52b 引出し電極
53 蓋部材
54 外部端子
55 電極パッド
56 貫通電極
61 パッケージ基板
62 蓋基板

Claims (8)

  1. 少なくとも、底部とこの底部の周縁部に立設する壁部によって内側にキャビティを形成するパッケージと、当該パッケージ内に収容される圧電振動片と、当該圧電振動片を前記パッケージ内に気密に封止するために前記壁部上面に接合される蓋部材と、を有する圧電デバイスであって、
    前記壁部は、その上面の内周縁部が前記パッケージの底部側に向かって傾斜する傾斜面部を有してなることを特徴とする圧電デバイス。
  2. 前記傾斜面部は、平面に形成されてなることを特徴とする請求項1に記載の圧電デバイス。
  3. 前記傾斜面部は、凸型の曲面に形成されてなることを特徴とする請求項1に記載の圧電デバイス。
  4. 前記パッケージと蓋部材はシリコン材料からなることを特徴とする請求項1〜3の何れか1つに記載の圧電デバイス。
  5. 少なくとも、複数の圧電振動片を個別に収容するキャビティを形成するためのパッケージ基板を準備する工程と、
    前記パッケージ基板の一面に蓋基板との接合面部を除く基板面の一部を結晶異方性ウェットエッチングまたはドライエッチングして内壁が傾斜面となる第一の凹部を形成する工程と、
    前記第一の凹部底部のパッケージ基板をさらにエッチングして第二の凹部を形成し、圧電振動子を収容するためのキャビティを形成する工程と、
    前記キャビティ底部に圧電振動片をマウント固定する工程と、
    前記パッケージ基板に対応する大きさの蓋基板を接合する工程と、
    個々の大きさに切断して個々の部品に分離する工程と、
    を有することを特徴とする圧電デバイスの製造方法。
  6. 少なくとも、複数の圧電振動片を個別に収容するキャビティを形成するためのパッケージ基板を準備する工程と、
    前記パッケージ基板の一面に蓋基板との接合面部を除く基板面の一部をエッチングしてキャビティを形成する工程と、
    前記接合面部を研磨部材により研磨して異物除去並びに平滑化処理すると共に、前記研磨部材を押圧することによって、前記接合面部のキャビティ側縁部からキャビティ底部に向かって傾斜する傾斜面部を形成する工程と、
    前記キャビティ底部に圧電振動片をマウント固定する工程と、
    前記パッケージ基板に対応する大きさの蓋基板を接合する工程と、
    個々の大きさに切断して個々の部品に分離する工程と、
    を有することを特徴とする圧電デバイスの製造方法。
  7. 前記蓋基板の接合は、表面活性化接合によって行われることを特徴とする請求項6に記載の圧電デバイスの製造方法。
  8. 前記パッケージ基板と蓋基板は、シリコン材料からなることを特徴とする請求項5〜7の何れか1つに記載の圧電デバイスの製造方法。
JP2008068892A 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法 Pending JP2009225219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008068892A JP2009225219A (ja) 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008068892A JP2009225219A (ja) 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2009225219A true JP2009225219A (ja) 2009-10-01

Family

ID=41241516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008068892A Pending JP2009225219A (ja) 2008-03-18 2008-03-18 圧電デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2009225219A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250225A (ja) * 2010-05-28 2011-12-08 Nippon Dempa Kogyo Co Ltd 圧電デバイス、および圧電デバイスの周波数調整方法
JP2014053854A (ja) * 2012-09-10 2014-03-20 Kyocera Corp 水晶振動子搭載用パッケージおよび水晶デバイス
JP2018085631A (ja) * 2016-11-24 2018-05-31 日本電波工業株式会社 圧電デバイス及びベース

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250225A (ja) * 2010-05-28 2011-12-08 Nippon Dempa Kogyo Co Ltd 圧電デバイス、および圧電デバイスの周波数調整方法
US8604677B2 (en) 2010-05-28 2013-12-10 Nihon Dempa Kogyo Co., Ltd. Piezoelectric devices including frequency-adjustment units
JP2014053854A (ja) * 2012-09-10 2014-03-20 Kyocera Corp 水晶振動子搭載用パッケージおよび水晶デバイス
JP2018085631A (ja) * 2016-11-24 2018-05-31 日本電波工業株式会社 圧電デバイス及びベース

Similar Documents

Publication Publication Date Title
JP2007267101A (ja) 圧電デバイスとその製造方法
JP5213614B2 (ja) 圧電デバイスおよびその製造方法
JP2004214787A (ja) 圧電発振器およびその製造方法
JP5146222B2 (ja) 圧電振動デバイス
JP3539315B2 (ja) 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP2009225219A (ja) 圧電デバイスおよびその製造方法
JP2009060452A (ja) 電子デバイス、圧電デバイスおよび電子デバイスの製造方法
JP4825952B2 (ja) 圧電ウエハのエッチング加工方法および圧電デバイス
JP2009130665A (ja) 圧電発振器
JP2008109636A (ja) 半導体ic及びその製造方法
JP2009111930A (ja) 圧電振動子の製造方法
US11824509B2 (en) Tuning fork-type vibrating reed, tuning fork-type vibrator and manufacturing method therefor
JP2009225220A (ja) 圧電デバイスおよびその製造方法
JP6888635B2 (ja) 水晶振動板ウエハとその水晶振動板
JP5599057B2 (ja) パッケージおよび圧電振動子
JP2009088699A (ja) 圧電デバイスの製造方法、及び圧電デバイス
JP4900489B2 (ja) 音叉型圧電振動子
JP2009124587A (ja) 圧電振動片、圧電振動デバイス、および圧電振動片の製造方法
JP2007184810A (ja) 圧電振動子の製造方法
JP2013081022A (ja) 水晶振動子及びその製造方法
JP2008011309A (ja) 圧電発振器
JP2017228825A (ja) 圧電デバイス及びベース
JP6375838B2 (ja) 圧電素子の製造方法および当該圧電素子を用いた圧電デバイス
JP2016058898A (ja) 圧電振動子およびその製造方法
JP2007181072A (ja) 圧電デバイスの製造方法および圧電デバイス