JP3539315B2 - 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 - Google Patents

電子デバイス素子の実装方法、および弾性表面波装置の製造方法 Download PDF

Info

Publication number
JP3539315B2
JP3539315B2 JP31250599A JP31250599A JP3539315B2 JP 3539315 B2 JP3539315 B2 JP 3539315B2 JP 31250599 A JP31250599 A JP 31250599A JP 31250599 A JP31250599 A JP 31250599A JP 3539315 B2 JP3539315 B2 JP 3539315B2
Authority
JP
Japan
Prior art keywords
electronic device
bonding tool
device element
acoustic wave
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31250599A
Other languages
English (en)
Other versions
JP2001068511A (ja
Inventor
重人 田賀
一伸 下江
良一 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP31250599A priority Critical patent/JP3539315B2/ja
Priority to US09/596,355 priority patent/US6718604B1/en
Priority to DE10030546A priority patent/DE10030546B4/de
Priority to KR1020000034469A priority patent/KR100542504B1/ko
Publication of JP2001068511A publication Critical patent/JP2001068511A/ja
Application granted granted Critical
Publication of JP3539315B2 publication Critical patent/JP3539315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Description

【０００１】
【発明の属する技術分野】
本発明は、電子デバイス素子の実装方法に関し、特に弾性表面波素子に超音波を印加しながら押圧し、実装基板上に実装する弾性表面波素子の実装方法に関するものである。
【０００２】
【従来の技術】
近年の電子部品の小型化、低背化に伴い、電子デバイス素子の実装方法としてフリップチップ工法が開発されている。フリップチップ工法とは、電子デバイス素子の機能面を実装基板に対向させた状態で押圧し、実装する工法であり、電子デバイス素子の電極上に形成された金属バンプと基板上の電極パターン、または、基板上の電極パターンの上に形成された金属バンプと電子デバイス素子の電極を電気的機械的に接続する。フリップチップ工法においては、金属バンプと実装基板上の電極パターンとの接続強度を上げるため、接続時に超音波を印加する工法や超音波と熱を同時に印加する工法がしばしば用いられる。
【０００３】
このような超音波を利用したフリップチップ工法において、金属バンプと実装基板上の電極パターンとの接続強度をさらに向上させるためには、印加する超音波のパワーを大きくすることが有効である。しかし、超音波のパワーをあまり大きくすると、素子上の電極や素子を構成する基板自体に大きな応力が加わり、該電極や基板にクラックが発生するという問題があった。
【０００４】
特開平８−３３０８８０号公報では、上述の問題が発生する原理として図１４に示すような原理が推定されている。すなわち、図１４（ａ）に示すように、ボンディングツール６７から加わる荷重の方向は電子デバイス素子６１の電極形成面に対し垂直な方向であるのに対し、超音波振動の方向は水平な方向である。したがって、瞬時的には図１４（ｂ）に示すような荷重と超音波の合力が電子デバイス素子６１に作用し、電子デバイス素子の外周部が中心部より大きく沈み込む。したがって、電子デバイス素子の外周部に位置する金属バンプ６４にエネルギーが集中し、中心部に位置する金属バンプ６５よりも大きくつぶれ、外周部に位置する金属バンプ６４や電極パッド６２においてクラックが多く発生する。
【０００５】
そこで、特開平８−３３０８８０号公報では、上述の問題を解決する手段として、電子デバイス素子上にダミーバンプを設ける方法を提案している。すなわち、図１５に示すように、電子デバイス素子７１上に形成された電極パッド７２および金属バンプ７５よりも超音波振動方向について外側にダミーパッド７３およびダミーバンプ７４を設けることによって、該ダミーパッド７３およびダミーバンプ７４に応力を集中させる。その結果、素子７１上に形成された実装基板との電気的導通に必要な電極パッド７２および金属バンプ７５のクラックの発生率が低減されるものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述のクラック発生防止のためにダミーバンプを設ける方法には次のような問題があった。すなわち、上述の方法では、素子基板上にダミーパッドおよびダミーバンプを新たに設ける必要があるため、電子デバイス素子の基板面積をそれだけ大きくしなければならない。したがって、電子部品全体も大きくなってしまうという問題が生じていた。また、ダミーパッドにクラックが発生した場合、ダミーパッドからその材料片が遊離する可能性がある。このような材料片が電子デバイス素子の表面に付着した場合、電子部品の電気的特性の劣化や信頼性の低下といった問題が発生する可能性がある。
【０００７】
本発明の電子デバイス素子の実装方法は、上述の問題を鑑みてなされたものであり、これらの問題を解決し、小型でかつ電子デバイス素子とパッケージ容器との接合信頼性が高く、電気的特性が良好な電子部品を形成するための電子デバイス素子の実装方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため本発明の請求項１は、表面に金属バンプの形成された電子デバイス素子と、押圧面を有するボンディングツールと、実装基板とを用意する工程と、電子デバイス素子の裏面にボンディングツールの押圧面を接触させながら、ボンディングツールに超音波を印加して電子デバイス素子を実装基板上に実装する工程とを有する電子デバイス素子の実装方法において、ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さの０．５倍よりも長くするとともに、前記ボンディングツールの押圧面には、電子デバイス素子を吸着するための真空吸引用の穴が設けられ、かつ、前記真空吸引用の穴は電子デバイス素子を吸引する際に電子デバイス素子の金属バンプが形成されていない部分の裏面に位置するように設けられているボンディングツールを用いて、電子デバイス素子を吸引しながら実装基板上に実装することを特徴とする。
【０００９】
このように、ボンディングツールの押圧面の超音波振動方向の長さを十分大きくすることで、振動方向について電子デバイス素子がボンディングツールによって支持される長さが長くなる。したがって、実装時に荷重と超音波の合力が瞬時的に斜め下方向に加わっても、電子デバイス素子は実装基板の水平面方向に対して傾きにくくなり、電子デバイス素子の特定位置の金属バンプに応力が集中することもなく、クラックの発生が抑制され、安定した接合を得ることができる。また、真空吸引用の穴を設けることによって、電子デバイス素子のピックアップや実装基板への位置合わせ等の機能を付加したボンディングツールを用いた場合では、電子デバイス素子のなかで、真空吸引用の穴の直下に位置する部分に加わる荷重や超音波のパワーは、押圧面が接している部分に加わるパワーに比べて弱くなる。したがって、真空吸引用の穴を電子デバイス素子の金属バンプが形成されていない部分の裏面に位置するように設けることによって、各金属バンプに加わる荷重や超音波のパワーを一様にすると、特定位置の金属バンプに応力が集中することもなく、クラックの発生が抑制され、安定した接合を得ることができる。
【００１０】
本発明の請求項２は、請求項１に記載の電子デバイス素子の実装方法において、ボンディングツールの押圧面の外形が、電子デバイス素子の裏面の外形とほぼ相似形であることを特徴とする。このように、ボンディングツールの押圧面の外形を電子デバイス素子の裏面の外形とほぼ相似形とすることにより、超音波振動方向以外についても、電子デバイス素子がボンディングツールによって支持される長さが長くなる。すなわち、素子がボンディングツールによって支持される面積が広く、安定して支持されることになり、素子の特定位置の金属バンプに応力が集中することがない。その結果、クラックの発生が抑制され、より安定した接合を得ることができる。
【００１１】
本発明の請求項３は、請求項１または２に記載の電子デバイス素子の実装方法において、ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さと同一またはそれより短いことを特徴とする。
【００１２】
このように、ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さと同一またはそれより短ければ、例えば電子デバイス素子をパッケージ容器内に実装する場合、パッケージ容器の大きさを電子デバイス素子の大きさに比べてあまり大きくしなくても、超音波印加時のボンディングツールのパッケージ容器の側壁との干渉を避けることができる。したがって、電子部品の小型化を図ることができる。
【００１３】
また、ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さよりも少し短ければ、ボンディングツールの押圧面が電子デバイス素子の裏面からずれた場合でも、ボンディングツールの外周から素子裏面の外周までの間には少し距離があるため、超音波印加時のボンディングツールのパッケージ容器との干渉を避けることができる。
【００１４】
本発明の請求項４は、請求項１ないし３に記載の電子デバイス素子の実装方法において、ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さの約０．８倍であることを特徴とする。
【００１５】
ボンディングツールの押圧面の超音波振動方向の長さは、電子デバイス素子が実装基板の水平面方向に対して傾きにくくなるほど十分に長く、かつ、ボンディングツールの押圧面が電子デバイス素子の裏面からずれた場合でもボンディングツールのパッケージ容器側壁との干渉を避けることができる程度に短い必要がある。このような条件を満たすためには、ボンディングツールの押圧面の超音波振動方向の最大長さを、電子デバイス素子の裏面の超音波振動方向の最大長さの約０．８倍程度とするのが好ましい。
【００１８】
本発明の請求項５は、請求項１ないし４に記載の電子デバイス素子の実装方法において、電子デバイス素子が弾性表面波素子であることを特徴とする。弾性表面波素子は、表面波が励振するための空間を素子の機能面側に設けなければないため、素子とパッケージ容器との間に接着剤を充填し素子を固定することができない。したがって、金属バンプが素子とパッケージ容器の電気的接合だけでなく機械的接合の役割をも担う必要があり、特に高い接合強度と信頼性が要求されるためである。
【００１９】
本発明の請求項６は、請求項５に記載の実装方法を用いて、弾性表面波素子をパッケージ容器内に実装する工程と、パッケージ容器をキャップにより封止する工程とを有する弾性表面波素子の製造方法を提供する。請求項３、４に示したように、本発明の電子デバイス素子の実装方法は、弾性表面波素子をパッケージ容器内に実装する場合、すなわち、弾性表面波装置の製造方法に適用することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施例である電子デバイス素子の実装方法を、図１〜１２に基づいて説明する。
以下の実施例では、弾性表面波素子をパッケージ容器内に実装する場合について説明する。図１、３、５、７、１１は、本発明を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図を示し、図９は請求項５に係る本発明と比較するための方法を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図を示す。また、図２は図１のＡ−Ａ’線における断面図、図４は図３のＢ−Ｂ’線における断面図、図６は図５のＣ−Ｃ’線における断面図、図８は図７のＤ−Ｄ’線における断面図、図１０は図９のＥ−Ｅ’線における断面図、図１２は図１１のＦ−Ｆ’線における断面図を示す。
【００２１】
例えば、図１、２に示すように、弾性表面波素子１は、タンタル酸リチウムやニオブ酸リチウム、水晶等の圧電基板２とその表面（図２において、基板２の下面側）に形成されたＡｌからなる厚さ０．１〜０．２μｍ程度の薄膜からなる櫛型電極（図示せず）、および櫛型電極に電気的に接続された電極パッド３等から構成されている。電極パッド３上にはＡｕまたはＡｕを含む合金からなる金属バンプ４が設けられている。パッケージ容器５はＡｌ2Ｏ3等のセラミック材料からなり、素子実装面にパッケージ容器５と素子１を電気的に接続するための電極パターン６が形成されている。また、ボンディングツール７はその底部に、弾性表面波素子１の裏面（図２において、基板２の上面側）に接触させ押圧するための押圧面（図２におけるボンディングツール７の素子１との接触部分）を有する。
【００２２】
このような弾性表面波素子１を、パッケージ容器５内の電極パターン６に金属バンプ４を介して対向させた状態に配置する。次いで、弾性表面波素子１の裏面にボンディングツール７の押圧面を接触させながら、ボンディングツール７に超音波を印加、押圧し、金属バンプ４と電極パターン６を電気的機械的に接続する。この際、超音波と同時に熱を印加してもよい。このように、弾性表面波素子１の実装されたパッケージ容器５をキャップ（図示せず）で気密封止することにより、弾性表面波装置が完成する。
【００２３】
（実施例１）本発明の第１の実施例を図１、２を用いて説明する。弾性表面波素子１裏面の超音波振動方向の最大長さをＬchip、ボンディングツール７の押圧面の超音波振動方向の最大長さをＬtooｌとすると、本実施例では、Ｌtool＞０．５×Ｌchipとする。このように、ボンディングツール７の押圧面の超音波振動方向の長さを十分大きくすることで、振動方向についての弾性表面波素子１がボンディングツール７によって支持される長さが長くなる。したがって、実装時に荷重と超音波の合力が瞬時的に斜め下方向に加わっても、弾性表面波素子１は実装基板の水平面方向に対して傾きにくくなり、電子デバイス素子の特定位置の金属バンプに応力が集中することもない。よって、金属バンプ４や電極パッド３におけるクラックの発生が抑制され、パッケージ容器５と弾性表面波素子１の安定した接合を得ることができる。
【００２４】
図１３にボンディングツールの超音波振動方向の最大長さと弾性表面波素子の超音波振動方向の最大長さの比に対する弾性表面波素子のクラック発生率の関係を示す。本実施例では、圧電基板材料としてタンタル酸リチウムを用い、ボンディングツール裏面の形状は円形とした。図１３より、Ｌtool＞０．５×Ｌchipを満たすボンディングツールを用いた場合に弾性表面波素子のクラック発生率を低減できることがわかる。なお、本実施例の場合、ボンディングツールの大きさはパッケージ容器の内壁に干渉しない大きさとした。
【００２５】
また、上記図１、２ではボンディングツール７の押圧面が円形の場合について示したが、ボンディングツールの押圧面は四角形や二股に分かれているような場合でもよい。例えば押圧面が超音波振動方向と直角方向のスリットによって二股に分かれている場合には、中央のスリット部分にも押圧面が存在すると仮定した場合の押圧面の超音波振動方向の最大長を、ボンディングツールの押圧面の超音波振動方向の最大長さをＬtooｌと考えるものとする。
【００２６】
（実施例２）本発明の第２の実施例を図３、４を用いて説明する。本実施例では、ボンディングツール１７の押圧面の外形を弾性表面波素子１の裏面の外形とほぼ同じ形状とする。
このように、ボンディングツール１７の押圧面の外形を弾性表面波素子１の裏面の外形とほぼ相似形とすることにより、超音波振動方向以外についても、弾性表面波素子１がボンディングツール１７によって支持される長さが長くなる。すなわち、素子がボンディングツールによって支持される面積が広く、安定して支持されることになり、素子の特定位置の金属バンプに応力が集中することがない。その結果、金属バンプ４や電極パッド３におけるクラックの発生が抑制され、より安定した接合を得ることができる。
【００２７】
また、このように、ボンディングツール１７の押圧面の外形が、弾性表面波素子１の裏面の外形とほぼ一致していれば、弾性表面波素子１がボンディングツール１７によって支持される長さが、超音波振動方向についても超音波振動方向以外の方向についても十分長くなり、弾性表面波素子１とパッケージ容器５の安定した接合を得ることができる。さらに、図４のように、パッケージ容器５の深さが弾性表面波素子１の高さよりも深い場合、ボンディングツール１７の押圧面の外形が弾性表面波素子１の裏面の外形よりも大きければ、超音波印加時にボンディングツールと１７がパッケージ容器５の内壁と干渉しやすくなるため、パッケージ容器５の大きさを弾性表面波素子１の大きさに比べて十分大きくする必要がある。ところが、本実施例のように、ボンディングツール１７の押圧面の外形が、弾性表面波素子１の裏面の外形とほぼ同じであれば、パッケージ容器５の大きさをあまり大きくしなくてもボンディングツール１７の干渉を避けることができ、弾性表面波装置の小型化を図ることができる。
【００２８】
（実施例３）本発明の第３の実施例を図５、６を用いて説明する。本実施例では、ボンディングツール２７の押圧面の超音波振動方向の最大長さを、弾性表面波素子１の裏面の超音波振動方向の最大長さの約０．８倍とする。
このように、ボンディングツール２７の押圧面の超音波振動方向の長さを弾性表面波素子１の裏面の超音波振動方向の長さよりも少し短くすることで、パッケージ容器の深さが弾性表面波素子１の高さよりも深い場合に、ボンディングツール２７の押圧面が弾性表面波素子１の裏面からずれた場合でも、ボンディングツール２７押圧面の外周から素子１裏面の外周までの間には少し距離があるため、ボンディングツール２７のパッケージ容器５との干渉を避けることができる。したがって、パッケージ容器５をあまり大きくする必要がなく、弾性表面波装置の小型化を図ることができる。
【００２９】
また、本実施例のようにボンディングツール２７の押圧面の超音波振動方向の最大長さを、弾性表面波素子１の裏面の超音波振動方向の最大長さの約０．８倍程度とした場合、ボンディングツール２７の押圧面の超音波振動方向の長さは、弾性表面波素子１が実装基板の水平面方向に対して傾きにくくなるほど十分に長く、かつ、ボンディングツール２７の押圧面が弾性表面波素子１の裏面からずれた場合でもパッケージ容器５側壁とボンディングツール２７との干渉を避けることができる程度に短くなり、適当である。
【００３０】
（実施例４）本発明の第４の実施例を図７、８を用いて説明する。本実施例では、ボンディングツール３７の押圧面に、弾性表面波素子３１を吸着するための真空吸引用の穴３８が設けられている。真空吸引用の穴３８は弾性表面波素子３１を吸引する際に素子の金属バンプ３４が形成されていない部分の裏面に位置するように設けられており、ボンディングツール３７を用いて、弾性表面波素３１を吸引しながらパッケージ容器３５内に実装する。
【００３１】
このように、真空吸引用の穴３８を設けることによって、ボンディングツール３７には弾性表面波素子３１のピックアップや搬送、パッケージ容器３５内の対応する電極パターン３６への位置合わせ等の機能が付加されている。また、素子３１のなかで、真空吸引用の穴３８の直下に位置する部分に加わる荷重や超音波のパワーは、押圧面が接している部分に加わるパワーに比べて弱くなる。そこで、本実施例のように、真空吸引用の穴３８を弾性表面波素子３１の金属バンプ３４が形成されていない部分の裏面に位置するように設けることによって、各金属バンプ３４に加わる荷重や超音波のパワーを一様にすると、特定位置の金属バンプ３４に応力が集中することもなく、金属バンプ３４や電極パッド３３におけるクラックの発生が抑制され、安定した接合を得ることができる。
【００３２】
表１に、本実施例のボンディングツールを用いた場合（図７、８）と、図９、１０に示すような真空吸引用の穴４８が弾性表面波素子４１の金属バンプ４４が形成されている部分の裏面に位置するように設けられたボンディングツール４７を用いた場合（比較例）のクラック発生率を示す。表１より本実施例のボンディングツール３７の構造（図８）がクラックの発生率の抑制に効果的であることがわかる。
【００３３】
【表１】
Figure 0003539315
【００３４】
（実施例５）本発明の第５の実施例を図１１、１２を用いて説明する。本実施例では、実施例４の場合と同様に、ボンディングツール５７の押圧面に真空吸引用の穴５８が設けられており、該真空吸引用の穴５８は弾性表面波素子５１を吸引する際に素子の金属バンプ５４が形成されていない部分の裏面に位置する。このように、金属バンプ５４間の距離が短く、金属バンプ５４が形成されていない部分の面積が狭い弾性表面波素子５１では、本実施例のように、ボンディングツール５７にやや小さな真空吸引用の穴５８を複数個設けることによって真空吸着力を確保することができる。
【００３５】
以上の実施例では、電子デバイス素子として弾性表面波素子を用いる場合について説明したが、これは弾性表面波素子の実装について本発明が特に有利に適用できるためである。すなわち、弾性表面波素子は、表面波が励振するための空間を素子の機能面側に設けなければないため、素子とパッケージ容器との間に接着剤を充填し素子を固定することができず、金属バンプが素子とパッケージ容器の電気的接合だけでなく機械的接合の役割をも担う必要があり、特に高い接合強度と信頼性が要求されるためである。
【００３６】
また、以上の実施例では、弾性表面波素子の電極上に形成された金属バンプとパッケージ容器上の電極パターンを接続する場合について示したが、パッケージ容器上の電極パターンの上に形成された金属バンプと弾性表面波素子の電極を接続する場合についても、本発明は同様に適用できる。
【００３７】
【発明の効果】
以上のように本発明によれば、ボンディングツールの押圧面の超音波振動方向の長さを十分大きくすることで、振動方向について、電子デバイス素子がボンディングツールによって支持される長さが広くなる。したがって、実装時に荷重と超音波の合力が瞬時的に斜め下方向に加わっても、電子デバイス素子は実装基板の水平面方向に対して傾きにくくなり、電子デバイス素子の特定位置の金属バンプに応力が集中することもない。よって、金属バンプや電極パッドにおけるクラックの発生が抑制され、電子デバイス素子と実装基板の間の電気的特性の良好な安定した接合を得ることができる。
【００３８】
また、ボンディングツールの押圧面を電子デバイス素子の裏面と同じ大きさ、またはそれより小さくすることで、超音波印加時にパッケージ容器内壁とボンディングツールとの干渉を避けることができる。よって、パッケージ容器をあまり大きくする必要がなく、弾性表面波装置の小型化を図ることができる。
【００３９】
さらに、真空吸引用の穴を設けることによって、電子デバイス素子のピックアップや実装基板への位置合わせ等の機能を付加したボンディングツールでは、真空吸引用の穴を電子デバイス素子の金属バンプが形成されていない部分の裏面に位置するように設けることによって、各金属バンプに加わる荷重や超音波のパワーを一様にする。その結果、特定位置の金属バンプに応力が集中することもなく、金属バンプや電極パッドにおけるクラックの発生が抑制され、安定した接合を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図である。
【図２】図１のＡ−Ａ’線における断面図である。
【図３】本発明の実施例２を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図である。
【図４】図３のＢ−Ｂ’線における断面図である。
【図５】本発明の実施例３を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図である。
【図６】図５のＣ−Ｃ’線における断面図である。
【図７】本発明の実施例４を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図である。
【図８】図７のＤ−Ｄ’線における断面図である。
【図９】請求項５にかかる本発明と異なる方法（比較例）を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図である。
【図１０】図９のＥ−Ｅ’線における断面図である。
【図１１】本発明の実施例５を用いて弾性表面波素子をパッケージ容器内に実装する際の上面図である。
【図１２】図１１のＦ−Ｆ’線における断面図である。
【図１３】ボンディングツールの超音波振動方向の最大長さと弾性表面波素子の超音波振動方向の最大長さの比に対する弾性表面波素子のクラック発生率の関係を示す図である。
【図１４】（ａ）、（ｂ）は、従来の方法を用いて電子デバイス素子を基板上に実装する際の断面図である。
【図１５】従来の実装方法の、ダミーバンプを設けた電子デバイス素子の上面図を示す。
【符号の説明】
１、３１、４１、５１ 弾性表面波素子
２、３２、４２、５２ 圧電基板
３、３３、４３、５３ 電極パッド
４、３４、４４、５４ 金属バンプ
５、３５、４５、５５ パッケージ容器
６、３６、４６、５６ 電極パターン
７、１７、２７、３７、４７、５７、６７ ボンディングツール
３８、４８、５８ 真空吸引用の穴
６１、７１ 電子デバイス素子
６４、６５ 金属バンプ
７２ 電極パッド
７３ ダミーパッド
７４ ダミーバンプ
７５ 金属バンプ

Claims (6)

  1. 表面に金属バンプの形成された電子デバイス素子と、押圧面を有するボンディングツールと、実装基板とを用意する工程と、
    電子デバイス素子の裏面にボンディングツールの押圧面を接触させながら、ボンディングツールに超音波を印加して電子デバイス素子を実装基板上に実装する工程とを有する電子デバイス素子の実装方法において、
    ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さの０．５倍よりも長くするとともに、前記ボンディングツールの押圧面には、電子デバイス素子を吸着するための真空吸引用の穴が設けられ、かつ、前記真空吸引用の穴は電子デバイス素子を吸引する際に電子デバイス素子の金属バンプが形成されていない部分の裏面に位置するように設けられているボンディングツールを用いて、電子デバイス素子を吸引しながら実装基板上に実装することを特徴とする電子デバイス素子の実装方法。
  2. ボンディングツールの押圧面の外形が、電子デバイス素子の裏面の外形とほぼ相似形であることを特徴とする、請求項１に記載の電子デバイス素子の実装方法。
  3. ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さと同一またはそれより短いことを特徴とする、請求項１または２に記載の電子デバイス素子の実装方法。
  4. ボンディングツールの押圧面の超音波振動方向の最大長さが、電子デバイス素子の裏面の超音波振動方向の最大長さの約０．８倍であることを特徴とする、請求項１ないし３に記載の電子デバイス素子の実装方法。
  5. 前記電子デバイス素子は弾性表面波素子であることを特徴とする、請求項１ないし４に記載の電子デバイス素子の実装方法。
  6. 請求項５に記載の実装方法を用いて、弾性表面波素子をパッケージ容器に実装する工程と、パッケージ容器内をキャップにより封止する工程とを有する弾性表面波装置の製造方法。
JP31250599A 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 Expired - Lifetime JP3539315B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31250599A JP3539315B2 (ja) 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
US09/596,355 US6718604B1 (en) 1999-06-22 2000-06-17 Mounting method for electronic device elements
DE10030546A DE10030546B4 (de) 1999-06-22 2000-06-21 Befestigungsverfahren für elektronische Bauelemente
KR1020000034469A KR100542504B1 (ko) 1999-06-22 2000-06-22 전자 장치 소자의 탑재 방법 및 탄성 표면파 장치의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-175718 1999-06-22
JP17571899 1999-06-22
JP31250599A JP3539315B2 (ja) 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001068511A JP2001068511A (ja) 2001-03-16
JP3539315B2 true JP3539315B2 (ja) 2004-07-07

Family

ID=26496898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31250599A Expired - Lifetime JP3539315B2 (ja) 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法

Country Status (4)

Country Link
US (1) US6718604B1 (ja)
JP (1) JP3539315B2 (ja)
KR (1) KR100542504B1 (ja)
DE (1) DE10030546B4 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230102B (en) * 2002-03-27 2005-04-01 Matsushita Electric Ind Co Ltd Component mounting method, component mounting apparatus, and ultrasonic bonding head
JP2009147068A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
US8858744B2 (en) 2011-11-18 2014-10-14 Nike, Inc. Multi-functional manufacturing tool
US10552551B2 (en) 2011-11-18 2020-02-04 Nike, Inc. Generation of tool paths for shore assembly
US8696043B2 (en) 2011-11-18 2014-04-15 Nike, Inc. Hybrid pickup tool
US8958901B2 (en) 2011-11-18 2015-02-17 Nike, Inc. Automated manufacturing of shoe parts
US9451810B2 (en) 2011-11-18 2016-09-27 Nike, Inc. Automated identification of shoe parts
US8960745B2 (en) 2011-11-18 2015-02-24 Nike, Inc Zoned activation manufacturing vacuum tool
US8849620B2 (en) 2011-11-18 2014-09-30 Nike, Inc. Automated 3-D modeling of shoe parts
US9010827B2 (en) 2011-11-18 2015-04-21 Nike, Inc. Switchable plate manufacturing vacuum tool
US8755925B2 (en) 2011-11-18 2014-06-17 Nike, Inc. Automated identification and assembly of shoe parts
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
US9629587B2 (en) 2014-07-10 2017-04-25 General Electric Company Systems and methods for coronary imaging

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
JPS6325939A (ja) 1986-07-18 1988-02-03 Ricoh Co Ltd 電子部品実装方法
JPH0286135A (ja) 1988-09-22 1990-03-27 Sony Corp 半導体装置の製造方法
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JP3415845B2 (ja) * 1993-07-27 2003-06-09 シチズン時計株式会社 電気的接続構造及びその電気的接続方法
JPH08139138A (ja) 1994-11-09 1996-05-31 Ricoh Co Ltd 電子部品の接続方法
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
JP3194849B2 (ja) 1995-05-30 2001-08-06 日本無線株式会社 弾性表面波デバイス製造方法
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JPH10107078A (ja) * 1996-09-30 1998-04-24 Toshiba Electron Eng Corp 電子部品の製造方法及び電子部品
JPH11122072A (ja) 1997-10-14 1999-04-30 Fujitsu Ltd 弾性表面波装置
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique

Also Published As

Publication number Publication date
US6718604B1 (en) 2004-04-13
KR20010021017A (ko) 2001-03-15
DE10030546B4 (de) 2009-12-31
DE10030546A1 (de) 2001-01-18
KR100542504B1 (ko) 2006-01-11
JP2001068511A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP3826875B2 (ja) 圧電デバイスおよびその製造方法
US6762537B1 (en) Piezoelectric device and method for manufacture thereof
JP3539315B2 (ja) 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP5059478B2 (ja) 表面実装用の圧電発振器及び圧電振動子
EP1041715B1 (en) Electronic component
JP2001102891A (ja) 圧電デバイス
JP2009130665A (ja) 圧電発振器
JP2013031133A (ja) 圧電振動デバイス
JP2009165102A (ja) 圧電発振器および圧電発振器の製造方法
JP5101093B2 (ja) 圧電発振器及びその製造方法
JP4765673B2 (ja) 電子デバイスの製造方法および電子デバイス
JP5672928B2 (ja) 電子部品装置及びその製造方法
JP2010130123A (ja) 圧電振動デバイス
JP4085549B2 (ja) 圧電デバイス及びその製造方法
JP2001257236A (ja) 電子デバイスの製造方法
CN213846630U (zh) 一种滤波器晶圆级封装结构
JP2001127576A (ja) 圧電振動子用パッケージの構造及び製造方法
JP5716594B2 (ja) 圧電振動デバイス
JP2008003011A (ja) 圧電デバイスおよびその製造方法
JP3678106B2 (ja) 圧電デバイス及びその製造方法
TW201234544A (en) Sealing member for electronic component package, electronic component package, and method for manufacturing the sealing member for electronic component package
JP2018074124A (ja) 電子デバイス
JP2009141641A (ja) 圧電デバイス
JP2008011309A (ja) 圧電発振器
JP2003174107A (ja) 密閉型電子部品組立方法及び密閉済ｓａｗフィルタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Ref document number: 3539315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

EXPY Cancellation because of completion of term