JP3194849B2 - 弾性表面波デバイス製造方法 - Google Patents

弾性表面波デバイス製造方法

Info

Publication number
JP3194849B2
JP3194849B2 JP13228195A JP13228195A JP3194849B2 JP 3194849 B2 JP3194849 B2 JP 3194849B2 JP 13228195 A JP13228195 A JP 13228195A JP 13228195 A JP13228195 A JP 13228195A JP 3194849 B2 JP3194849 B2 JP 3194849B2
Authority
JP
Japan
Prior art keywords
electrodes
electrode
idt
acoustic wave
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13228195A
Other languages
English (en)
Other versions
JPH08330880A (ja
Inventor
博美 谷津田
猛 永村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15077621&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3194849(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP13228195A priority Critical patent/JP3194849B2/ja
Publication of JPH08330880A publication Critical patent/JPH08330880A/ja
Application granted granted Critical
Publication of JP3194849B2 publication Critical patent/JP3194849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、弾性表面波（surface
acoustic wave:ＳＡＷ）デバイスを製造する方法に関
し、更には、この方法を実施するための装置、この方法
により製造されたデバイス及び当該デバイスを使用した
通信装置に関する。
【０００２】
【従来の技術】ＳＡＷデバイスは、水晶、タンタル酸リ
チウム、ニオブ酸リチウムその他の基板の表面にてＳＡ
Ｗを伝搬させることにより、共振、遅延、瀘波等を実現
するデバイスである。ＳＡＷデバイスは、一般的には、
ちょうど指が交叉したのと同じような構造及び配置を有
するトランスデューサ（interdigital transducer:ＩＤ
Ｔ）を用いて電気信号により基板表面を励振し（電気か
ら機械への変換）、基板表面又はその直下を伝搬してい
るＳＡＷを他のＩＤＴにより受信して電気信号に変換す
る（機械から電気への変換）、という原理を採用してい
る。その際に、ＩＤＴを構成し上述の“指”に相当する
電極、すなわち電極指の間隔等を適宜設定しておけば、
所定の周波数にて共振する共振器を実現できる。また、
ＩＤＴ間のＳＡＷ伝搬遅延を利用することにより遅延線
を実現できる。そして、電気機械変換、伝搬遅延及び機
械電気変換の特性を重み付け等により適宜設定すること
により、フィルタを実現できる。
【０００３】このようなＳＡＷデバイスは、高周波回路
を有する通信装置等において広く使用されている。例え
ば図４に示されるように、アンテナ共用器１０により単
一のアンテナ１２を共用している送信側ＲＦ段１４及び
受信側ＲＦ段１６には、通常、パワーアンプやローノイ
ズアンプ等と共に帯域制限用のＢＰＦ１８及び２０が用
いられる。使用するＲＦがＶＨＦやＵＨＦ等の帯域に属
している場合、この種のＢＰＦ１８及び２０としては、
ＳＡＷフィルタを用いることができる。特に、近年で
は、移動無線等の普及・拡大に伴い、このようなＳＡＷ
フィルタの小形安価化及び高信頼化を達成することが重
要になっている。
【０００４】ＳＡＷデバイスを小形かつ安価に製造可能
な方法としては、本願発明の発明者らが既に提案してい
るフリップチップ実装技術がある。その内容に関しては
下記論文［１］〜［３］等を参照されたい。図５には、
その概要が示されている。
【０００５】［１］「超小型（３．２＊２．５＊０．９
ｍｍ３）表面実装ＳＡＷフィルタ」、谷津田他、１９９
４年電子情報通信学会春季大会 ［２］「フリップチップ実装技術を用いたＳＡＷフィル
タ」、谷津田他、１９９４年電子情報通信学会秋季大会 ［３］“Miniaturized SAW Filters Using a Flip-Chip
Technique”，Ystsuda et al ，Proceedings of 1994
IEEE Ultrasonic Symposium ，1-4 November 1994 図５に示される製造工程を実施するに際しては、まず、
例えば３インチのウエハ２２を準備する（図５
（ａ））。このウエハ２２のＳＡＷ伝搬面２４上には、
フォトリソグラフィ等の技術にて、ＩＤＴ等の電極が一
般に複数チップ分パターニングされる。このパターニン
グにより形成すべき電極としては、前述のＩＤＴの他、
ＩＤＴに電気信号を供給するための入力電極、ＩＤＴか
ら電気信号を取り出すための出力電極、及びＩＤＴを介
し入力電極又は出力電極と対を成し接地されるアース電
極がある。電極の材質としてはアルミニウム等が用いら
れる。
【０００６】次に、パターニングにより得られる電極の
うち入力電極、出力電極及びアース電極の上に、図５
（ｂ）に示されるようにキャピラリ２６を介しボールボ
ンダ等によりバンプ２８が載置される。その際には、ウ
エハ２２がヒートステージ３０にて加熱される。バンプ
２８の材質としては、ＳＡＷ伝搬面（以下、ＩＤＴ形成
面ともいう）２４の状態を維持すべく半田等ではなく金
が使用される。バンプ２８を形成した後は、ウエハ２２
から、ＳＡＷデバイスのチップ３２が個別にダイシング
される。
【０００７】図６には、この状態におけるチップ３２、
特にＩＤＴ形成面２４の外観が示されている。この図に
おいては、ＩＤＴ３４が７個用いられている。そのうち
３個は入力電極３６から供給される電気信号にてＩＤＴ
形成面２４を励振するためのＩＤＴであり、この３個の
ＩＤＴ３４の両脇に位置している残りの４個のＩＤＴ３
４は受信したＳＡＷを電気信号に変換し出力電極３８に
供給するためのＩＤＴである。一般に、このように多数
の（３個以上の）ＩＤＴ３４を使用すると、特性上のメ
リットが生じる反面で、入力電極３６や出力電極３８、
アース電極４０の配置が若干錯綜するというデメリット
も生じる。このデメリットは、後述するパッドとの位置
決めに当たって作業精度上の問題を発生させることがあ
る。そこで、この図においては、ＩＤＴ３４の並びから
みて図中下側及び上側各１か所に集中するよう入力電極
３６又は出力電極３８を設けると共に、後述するような
パッド配置を利用することにより、このデメリットを防
ぎ却って作業精度を緩和している。
【０００８】切り出されたチップ３２は、図５（ｃ）に
示されるように表面実装用のパッケージ４２に収納され
る。パッケージ４２は、チップ３２を収納するためのチ
ップ収納孔４４を有しており、その底面はチップ搭載面
４６として使用される。チップ３２をパッケージ４２に
収納する際には、ＩＤＴ形成面２４がチップ搭載面４６
を向くよう、図５（ｂ）の状態からチップ３２の上下を
反転する。また、収納作業に当たっては、チップ収納孔
４４の内壁面を利用して、チップ３２上の電極をチップ
搭載面４６上の対応するパッドに位置決めする。
【０００９】チップ３２上の電極配置が図６のような多
電極配置である場合には、チップ搭載面４６上に図７に
示されるようなパターンで金属のパッドを形成してお
く。図７においては、チップ収納孔４４のチップ搭載面
４６上に、入力パッド４８、出力パッド５０及びアース
パッド５２が形成されている。これらのうち入力パッド
４８及び出力パッド５０はそれぞれ入力電極３６又は出
力電極３８と接続されるべきパッドであり、入力電極３
６又は出力電極３８と対応して各１個ずつ設けられてい
る。また、アースパッド５２はアース電極４０と接続さ
れるべきパッドであり、入力パッド４８及び出力パッド
５０との間に所定の間隙を保ちながら、入力パッド４８
及び出力パッド５０を取り囲むように形成されている。
【００１０】前述のように、チップ３２の各電極上にバ
ンプ２８を載置する工程はボールボンディング等により
高精度で行われている。従って、図７のようなパッド配
置を用いることにより、チップ収納孔４４の内壁面に沿
ってチップ３２をチップ収納孔４４内に落とし込む、と
いった手軽な作業にて、各電極を対応するパッドに対し
正確に位置決めすることができる。各パッドは、図８に
示されるようにパッケージ４２の外部にある引出し電極
５４に接続されているから、上述の位置決めの後各電極
と各パッドとを電気的に接続することにより、チップ３
２上の各電極に外部から信号を与えまた各電極から外部
に信号を引き出すことが可能になる。
【００１１】各電極と各パッドを接続する際には、図５
（ｄ）に示されるようなフェースダウンボンディングを
実行する。すなわち、パッケージ４２に収納されたチッ
プ３２をヒートステージ３０上で加熱しながら、ツール
５６にてＩＤＴ形成面の裏側の面から荷重を加えると、
各電極と各パッドがバンプ２８にて電気的かつ機械的に
接続される。その際、ヒートステージ３０による加熱と
ツール５６による荷重のみでは、例えば３５０℃といっ
た高い温度を加えねばならない。このような高温を避け
るためには、図９に示されるように、ＩＤＴ形成面と平
行な方向の超音波振動をツール５６によってチップ３２
に印加すればよい。このようにすると、ヒートステージ
３０にて例えば２００℃まで加熱するのみで十分な接続
を得ることができる。
【００１２】このようにして各電極と各パッドを接続し
た後、チップ３２はパッケージ４２ごと上下反転され、
ヒートステージ３０上に載置される。その際、パッケー
ジ４２の下には金／錫離半田６０を介し金属のカバー５
８を敷く（図５（ｅ））。この状態でヒートステージ３
０により加熱すると、金／錫半田６０によりカバー５８
がパッケージ４２と一体化する。これにより、図５
（ｆ）に示されるような断面構造を有する表面実装型の
ＳＡＷデバイスが得られる。
【００１３】
【発明が解決しようとする課題】所望の特性を有するＳ
ＡＷデバイスを実現するという面でバンプ接続に要求さ
れる条件としては、電気的な接続が良好であること、Ｓ
ＡＷの伝搬等に影響を与えるような表面状態の変化を発
生させないこと、機械的な接続の強度が高いこと等があ
る。上述の構成のようにバンプとして金バンプを使用す
る等すれば、これらのうち良好な電気的接続や表面状態
変化防止等の条件を満たすことができる。一方、十分な
機械的接続強度を確保するという条件を満たすには、ど
の程度の荷重を加えればよいのか、どの程度の超音波振
動を加えればよいのか、といった検討が必要になる。
【００１４】図１０には、印加する超音波振動のパワー
を変化させた場合にバンプによる機械的な接続の強度
（ここではバンプ１個当たりシェア強度）がどの様に変
化するのかが示されている。この図から明らかなよう
に、シェア強度は超音波振動のパワーを大きくすると高
くなる。これは、大パワーの超音波振動を印加するとバ
ンプのつぶれかたが大きくなり、その結果バンプと電極
及びパッドとの機械的な接続強度が高まることを意味し
ている。つまり、機械的接続強度を向上させるには超音
波振動のパワーを大きくすればよい。しかし、超音波振
動のパワーを大きくすると同時にクラック発生率も高く
なる。すなわち、大パワーの超音波振動を印加するとチ
ップ上の電極に大きな力が加わり、その結果電極が破壊
する。
【００１５】このように、従来の製造方法には、シェア
強度を高めようとするとクラック発生率が高まってしま
い、またクラック発生率を低くしようとするとシェア強
度が低くなる、という問題点があった。すなわち、十分
な機械的接続強度を得ようとすると歩留まりが悪くな
り、逆に十分な歩留まりを得ようとする機械的接続強度
が悪くなるという問題が生じていた。従って、超音波振
動のパワーをどの程度にすればよいのかの決定も困難で
あった。
【００１６】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、チップ構造の改良
及び超音波振動方向の設定により、十分な接続強度を維
持しながらクラックの発生率を低減し、また特性への影
響を阻止することを目的とする。
【００１７】
【課題を解決するための手段】本願発明の発明者は、上
述のクラック発生がどのような傾向で発生しているのか
を実験的に追及し、その結果、クラックが外周部よりの
部位に発生しやすい、との知見を得るに至った。発明者
は、この傾向がどの様な原理にて発生しているのかを検
討し、その結果、図１１に示される原理によるものと推
定した。
【００１８】すなわち、図１１（ａ）に示されるように
荷重の方向がＩＤＴ形成面２４に対して垂直な方向であ
り超音波振動の方向は平行な方向であることからみて、
瞬時的には図１１（ｂ）に示されるような荷重と超音波
振動の合力がチップ３２に作用していると考えられる。
このような斜め方向の合力が作用すると、チップ３２の
外周部よりの部分は中心部よりの部分に比べ大きく沈み
込む。すなわち、チップ３２の外周部よりに位置するバ
ンプ２８は中心部よりのそれよりも大きくつぶれる。そ
の結果、外周部よりでクラックが多数発生する、という
現象が発生する。
【００１９】発明者は、このような知見に基づき、かつ
実験的な検証を経て、次のような発明に想到した。すな
わち、本発明の第１の構成は、入力電極と出力電極を結
ぶ直線のほぼ直上で、入力電極及び出力電極からみてＩ
ＤＴ形成面の外周部よりにあり、かつその間に少なくと
も入力電極及び出力電極を挟んでいる複数の箇所に、加
重及び超音波振動の作用に起因する破壊から入力電極及
び出力電極を保護するためのダミー電極をそれぞれ形成
し、超音波振動を上記直線の方向とほぼ平行な方向に沿
い印加することを特徴とする。
【００２０】本発明の第２の構成は、入力電極と出力電
極を結ぶ直線と直交する直線のほぼ直上で、他の電極か
らみてＩＤＴ形成面の外周部よりにあり、かつその間に
他の電極を挟んでいる複数の箇所に、加重及び超音波振
動の作用に起因する破壊から他の電極を保護するための
ダミー電極をそれぞれ形成し、超音波振動を上記直交す
る直線の方向とほぼ平行な方向に沿い印加することを特
徴とする。
【００２１】本発明の第３の構成は、アース電極相互間
を短絡するアース間短絡電極がＩＤＴ形成面上に形成さ
れており、上記超音波振動を入力電極と出力電極を結ぶ
直線と直交する直線の方向とほぼ平行な方向に沿い印加
することを特徴とする。
【００２２】
【作用】本発明の第１の構成においては、入力電極と出
力電極を結ぶ直線のほぼ直上で、入力電極及び出力電極
からみてＩＤＴ形成面の外周部よりにあり、かつその間
に少なくとも入力電極及び出力電極を挟んでいる複数の
箇所に、ダミー電極がそれぞれ形成される。荷重及び超
音波振動は、入力電極、出力電極及びアース電極に加え
ダミー電極上にもバンプを配置した上で、チップに印加
される。その際の超音波振動印加方向は、入力電極と出
力電極を結ぶ直線とほぼ平行な方向とする。このように
すると、入力電極及び出力電極に先行してダミー電極に
大きな合力が加わる結果、バンプ接続工程における入力
電極及び出力電極の破壊が生じにくくなる。従って、本
構成においては、ダミー電極を犠牲にしているため、超
音波振動のパワーを従来より大きめに設定することが可
能になり、ひいては十分な機械的接続強度と十分な歩留
まりとを同時に達成できる。
【００２３】本発明の第２の構成においては、入力電極
と出力電極を結ぶ直線と直交する直線のほぼ直上で、他
の電極からみてＩＤＴ形成面の外周部よりにあり、かつ
その間に他の電極を挟んでいる複数の箇所に、ダミー電
極がそれぞれ形成される。荷重及び超音波振動は、入力
電極、出力電極及びアース電極に加えダミー電極上にも
バンプを配置した上で、チップに印加される。その際の
超音波振動印加方向は、当該直交する直線の方向とほぼ
平行な方向とする。このようにすると、入力電極、出力
電極及びアース電極に先行してダミー電極に大きな合力
が加わる結果、バンプ接続工程におけるこれらの電極の
破壊が生じにくくなる。従って、本構成においては、ダ
ミー電極を犠牲にしているため、超音波振動のパワーを
従来より大きめに設定することが可能になり、ひいては
十分な機械的接続強度と十分な歩留まりとを同時に達成
できる。
【００２４】本発明の第３の構成においては、アース電
極相互間を短絡するアース間短絡電極がＩＤＴ形成面上
に形成される。超音波振動は、入力電極と出力電極を結
ぶ直線と直交する直線の方向とほぼ平行な方向に沿い印
加される。このようにすると、超音波振動の方向が入力
電極と出力電極を結ぶ直線とほぼ直交する方向であるた
め、入力電極及び出力電極の破壊が生じにくくなる。ま
た、仮にいずれかのアース電極に関しバンプ接続が良好
でなかったとしても、他のアース電極を介し接地が確保
される結果、クラックが発生しても特性変化は生じな
い。なお、この構成は、第２の構成と組み合わせること
が可能であり、その場合電極破壊防止の作用がより顕著
になる。
【００２５】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図４〜図１１に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
【００２６】図１には、本発明の第１実施例におけるチ
ップ３２の構造、特にそのＩＤＴ形成面２４上における
電極配置が示されている。この図に示されるように、本
実施例においては、入力電極３６と出力電極３８を結ぶ
直線上ＩＤＴ形成面２４の外周部寄りに、２個のダミー
電極６６が設けられている。従って、これらのダミー電
極６６は、その際に入力電極３６及び出力電極３８を挟
み込むような位置にある。本実施例の場合、図５（ａ）
に示されるパターニング工程において、ＩＤＴ３４、入
力電極３６、出力電極３８及びアース電極４０と共に、
これらのダミー電極６６が形成される。
【００２７】さらに、本実施例においては、図５（ｂ）
に示されているボールボンディング工程において各ダミ
ー電極６６上にダミーバンプ６２が配置される。バンプ
２８及びダミーバンプ６２が配置されたチップ３２は、
図５（ｃ）に示される位置決め工程を経た上で、図５
（ｄ）に示されるフェースダウンボンディングに供され
る。本実施例の場合、図５（ｄ）における超音波振動の
印加方向は、図１中矢印で示されるように入力電極３６
と出力電極３８を結ぶ直線とほぼ平行な方向である。フ
ェースダウンボンディングが行われた後、図５（ｅ）に
示されるカバー５８の取り付け工程が実行され、図５
（ｆ）に示されるようなＳＡＷデバイスが得られる。
【００２８】従って、本実施例によれば、入力電極３６
及び出力電極３８を挟み込むような位置にダミー電極６
６を配置し、さらに入力電極３６と出力電極３８を結ぶ
直線とほぼ平行な方向に沿って超音波振動を印加するよ
うにしているため、チップ３２の背面からツール５６に
より加える加重と超音波振動の合力が図１１に示される
ような原理にてクラックを発生させるとしても、このク
ラックはダミー電極６６にて発生するのに止まり、入力
電極３６や出力電極３８が破壊されることはほとんどな
くなる。従って、本実施例によれば、超音波振動のパワ
ーを高めることができ、従ってシェア強度をさらに高め
ながらクラック発生率を抑制することができる。具体的
には、超音波振動のパワーを３３％程度増大させこれに
ともないシェア強度を７５％程度改善することができ
る。
【００２９】図２には、本発明の第２実施例におけるチ
ップ３２の構造、特にそのＩＤＴ形成面２４上の電極配
置が示されている。この実施例においては、ＩＤＴ形成
面２４の４個の隅部にダミー電極６６が配置されてお
り、また、ボールボンディング工程においてこのダミー
電極６６上にそれぞれダミーバンプ６２が配置される。
さらに、フェースダウンボンディングの際の超音波振動
の印加方向は、図中矢印で示されるように、入力電極３
６と出力電極３８を結ぶ直線とほぼ直交する方向であ
る。
【００３０】従って、本実施例によれば、フェースダウ
ンボンディングの際、最も外側にあるダミー電極６６に
てクラックが先行して発生し、その結果他の電極、すな
わち入力電極３６、出力電極３８及びアース電極４０に
関してはクラックが発生しにくくなる。その結果、第１
実施例と同様、高いシェア強度及び低いクラック発生率
をともに実現可能になる。
【００３１】図３には、本発明の第３実施例におけるチ
ップ３２、特にそのＩＤＴ形成面２４上における電極配
置が示されている。この図においては、ＩＤＴ形成面２
４のうちＩＤＴ３４周辺の構造が拡大して示されてい
る。この図に示されるように、本実施例においては、相
隣接するＩＤＴ３４に係るアース電極４０の間がアース
間短絡電極６４によって短絡されている。従って、例え
ば図示されている２個のアース間短絡電極４０のいずれ
かにおいてクラックが発生し対応するパッドとの接続が
良好とならなかった場合であっても、アース間短絡電極
６４を介して接続されている他のアース電極４０にてパ
ッドとの接続を確保することができるため、アース電極
４０におけるクラック発生の如何にかかわらず、所望の
特性を得ることができる。なお、この実施例は、アース
電極４０におけるクラック発生への対策であるから、特
に入力電極３６及び出力電極３８におけるクラック発生
防止を目的としている第１実施例の構成と組み合わせる
ことにより、大きな効果を得ることができる。従って、
第３実施例における超音波信号の印加方向は、入力電極
３６と出力電極３８とを結ぶ直線とほぼ平行な方向とす
るのが好ましい。
【００３２】さらに、以上の実施例においては、入力電
極３６及び出力電極３８がＩＤＴ形成面２４の上側の辺
又は下側の辺のほぼ中央に位置しているが、本発明は、
このような配置に限定されるものではない。例えば、入
力電極３６を右寄りに、出力電極３８を左寄りに設ける
ような配置にも、本発明は適用することが可能である。
但し、入力電極３６及び出力電極３８をできるだけＩＤ
Ｔ形成面２４の中央に近付けたほうが、パンブ２８を接
続する際や実使用時における熱膨張の影響を確実に避け
ることができるという点で、好ましい。また、第１実施
例においては、ダミー電極６６が入力電極３６及び出力
電極３８とは別体に形成されているが、これは一体とし
ても構わない。さらに、フェースダウンボンディングに
よってダミーバンプ６２を介しダミー電極６６が接続さ
れるパッドは、入力パッド４８、出力パッド５０及びア
ースパッド５２のいずれとしてもよく、またダミーバン
プ６２との接続専用のパッドを設けるようにしても構わ
ない。
【００３３】
【発明の効果】以上説明したように、本発明の第１の構
成によれば、入力電極と出力電極を結ぶ直線のほぼ直上
で、入力電極及び出力電極からみてＩＤＴ形成面の外周
部よりにあり、かつその間に少なくとも入力電極及び出
力電極を挟んでいる複数の箇所に、ダミー電極をそれぞ
れ形成しておき、フェースダウンボンディングの際入力
電極と出力電極を結ぶ直線とほぼ平行な方向に沿って超
音波振動を印加するようにしたため、入力電極及び出力
電極の破壊が生じにくくなる。従って、超音波振動のパ
ワーを従来より大きめに設定することが可能になり、ひ
いては十分な機械的接続強度と十分な歩留まりとを同時
に達成できる。
【００３４】本発明の第２の構成によれば、入力電極と
出力電極を結ぶ直線と直交する直線のほぼ直上で、他の
電極からみてＩＤＴ形成面の外周部よりにあり、かつそ
の間に他の電極を挟んでいる複数の箇所に、ダミー電極
をそれぞれ形成しておき、フェースダウンボンディング
の際当該直交する直線の方向とほぼ平行な方向に沿って
超音波振動を印加するようにしたため、入力電極、出力
電極及びアース電極の電極の破壊が生じにくくなる。特
に、超音波振動の方向が入力電極と出力電極を結ぶ直線
とほぼ直交する方向であるため、入力電極及び出力電極
の破壊は特に生じにくい。従って、本構成によれば、超
音波振動のパワーを従来より大きめに設定することが可
能になり、ひいては十分な機械的接続強度と十分な歩留
まりとを同時に達成できる。
【００３５】本発明の第３の構成によれば、アース電極
相互間を短絡するアース間短絡電極をＩＤＴ形成面上に
形成しておき、フェースダウンボンディングの際入力電
極と出力電極を結ぶ直線と直交する直線の方向とほぼ平
行な方向に沿って超音波振動を印加するようにしたた
め、超音波振動の方向が入力電極と出力電極を結ぶ直線
とほぼ直交する方向である結果入力電極及び出力電極の
破壊が生じにくくなる。また、仮にいずれかのアース電
極に関しバンプ接続が良好でなかったとしても、他のア
ース電極を介し接地が確保される結果、クラックが発生
しても特性変化は生じない。なお、この構成は、第２の
構成と組み合わせることが可能であり、その場合電極破
壊防止の効果がより顕著になる。
【図面の簡単な説明】
【図１】 本発明の第１実施例に係るＳＡＷデバイスの
チップ構造を示す平面図である。
【図２】 本発明の第２実施例に係るＳＡＷデバイスの
チップ構造を示す平面図である。
【図３】 本発明の第３実施例に係るＳＡＷデバイスの
チップ構造を示す平面図である。
【図４】 ＳＡＷデバイスの使用環境の一例を示すブロ
ック図である。
【図５】 フリップチップ技術を用いてＳＡＷデバイス
を製造する際の工程の流れを示す図である。
【図６】 従来例における電極配置の一例を示す平面図
である。
【図７】 従来例におけるパッド配置の一例を示す平面
図である。
【図８】 パッケージの外観を示す分解斜視図である。
【図９】 従来例に係るフェースダウンボンディング方
法の概略を示す図である。
【図１０】 超音波振動のパワーを変化させた場合にバ
ンプ１個当りシェア強度やクラック発生率がどのように
変化するかを示す図である。
【図１１】 チップの外周部寄りに比較的多数のクラッ
クが発生する原理を説明する図である。
【符号の説明】 １８，２０ ＢＰＦ、２２ ウエハ、２４ ＩＤＴ形成
面、２６ キャピラリ、２８ バンプ、３０ ヒートス
テージ、３２ チップ、３４ ＩＤＴ、３６入力電極、
３８ 出力電極、４０ アース電極、４２ パッケー
ジ、４６ チップ搭載面、４８ 入力パッド、５０ 出
力パッド、５２ アースパッド、５６ツール、６２ ダ
ミーバンプ、６４ アース間短絡電極、６６ ダミー電
極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 3/08 H03H 9/145 H03H 9/25

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 そのＩＤＴ形成面上に複数の電極が形成
    されている弾性表面波チップ及びそのチップ搭載面上に
    複数のパッドが形成されている表面実装用パッケージを
    準備しておき、上記複数の電極の上にバンプをそれぞれ
    配置し、上記複数のパッドが上記複数の電極に対向する
    よう弾性表面波チップを表面実装用パッケージに対し位
    置決めした上で、電極とパッドがバンプにて電気的及び
    機械的に接続されるよう、弾性表面波チップに対しその
    ＩＤＴ形成面の裏面から加重を加えると同時にＩＤＴ形
    成面と平行な方向に沿って超音波振動を印加することに
    より、弾性表面波チップを表面実装用パッケージにフェ
    ースダウンボンディングする弾性表面波デバイス製造方
    法において、 上記複数の電極が、ＩＤＴへの信号入力のための入力電
    極、ＩＤＴからの信号出力のための出力電極、ＩＤＴを
    介して入力電極又は出力電極と対をなす接地のための複
    数のアース電極、並びに加重及び超音波振動の作用に起
    因する破壊から入力電極及び出力電極を保護するための
    複数のダミー電極を含み、 入力電極と出力電極を結ぶ直線のほぼ直上で、入力電極
    及び出力電極からみてＩＤＴ形成面の外周部よりにあ
    り、かつその間に少なくとも入力電極及び出力電極を挟
    んでいる複数の箇所に、上記ダミー電極が形成されてお
    り、 上記超音波振動を、上記直線の方向とほぼ平行な方向に
    沿い印加することを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、アース電
    極相互間を短絡するアース間短絡電極がＩＤＴ形成面上
    に形成されていることを特徴とする方法。
  3. 【請求項３】 そのＩＤＴ形成面上に複数の電極が形成
    されている弾性表面波チップ及びそのチップ搭載面上に
    複数のパッドが形成されている表面実装用パッケージを
    準備しておき、上記複数の電極の上にバンプをそれぞれ
    配置し、上記複数のパッドが上記複数の電極に対向する
    よう弾性表面波チップを表面実装用パッケージに対し位
    置決めした上で、電極とパッドがバンプにて電気的及び
    機械的に接続されるよう、弾性表面波チップに対しその
    ＩＤＴ形成面の裏面から加重を加えると同時にＩＤＴ形
    成面と平行な方向に沿って超音波振動を印加することに
    より、弾性表面波チップを表面実装用パッケージにフェ
    ースダウンボンディングする弾性表面波デバイス製造方
    法において、 上記複数の電極が、ＩＤＴへの信号入力のための入力電
    極、ＩＤＴからの信号出力のための出力電極、ＩＤＴを
    介して入力電極又は出力電極と対をなす接地のための複
    数のアース電極、並びに加重及び超音波振動の作用に起
    因する破壊から他の電極を保護するための複数のダミー
    電極を含み、 入力電極と出力電極を結ぶ直線と直交する直線のほぼ直
    上で、他の電極からみてＩＤＴ形成面の外周部よりにあ
    り、かつその間に他の電極を挟んでいる複数の箇所に、
    上記ダミー電極が形成されており、 上記超音波振動を、上記直交する直線の方向とほぼ平行
    な方向に沿い印加することを特徴とする方法。
  4. 【請求項４】 そのＩＤＴ形成面上に複数の電極が形成
    されている弾性表面波チップ及びそのチップ搭載面上に
    複数のパッドが形成されている表面実装用パッケージを
    準備しておき、上記複数の電極の上にバンプをそれぞれ
    配置し、上記複数のパッドが上記複数の電極に対向する
    よう弾性表面波チップを表面実装用パッケージに対し位
    置決めした上で、電極とパッドがバンプにて電気的及び
    機械的に接続されるよう、弾性表面波チップに対しその
    ＩＤＴ形成面の裏面から加重を加えると同時にＩＤＴ形
    成面と平行な方向に沿って超音波振動を印加することに
    より、弾性表面波チップを表面実装用パッケージにフェ
    ースダウンボンディングする弾性表面波デバイス製造方
    法において、 上記複数の電極が、ＩＤＴへの信号入力のための入力電
    極、ＩＤＴからの信号出力のための出力電極、及びＩＤ
    Ｔを介して入力電極又は出力電極と対をなす接地のため
    の複数のアース電極を含み、 アース電極相互間を短絡するアース間短絡電極がＩＤＴ
    形成面上に形成されており、 上記超音波振動を、入力電極と出力電極を結ぶ直線と直
    交する直線の方向とほぼ平行な方向に沿い印加すること
    を特徴とする方法。
  5. 【請求項５】 弾性表面波チップのＩＤＴ形成面上に形
    成されている複数の電極の上にバンプを配置する手段
    と、表面実装用パッケージのチップ搭載面に形成されて
    いる複数のパッドのうち対応するパッドと対向するよう
    上記複数の電極が位置決めした後、電極とパッドがバン
    プにて電気的及び機械的に接続されるよう、弾性表面波
    チップに対しそのＩＤＴ形成面の裏面から加重を加える
    と同時にＩＤＴ形成面と平行な方向に沿って超音波振動
    を印加する手段と、を備え、弾性表面波チップを表面実
    装用パッケージにフェースダウンボンディングする弾性
    表面波デバイス製造装置において、 請求項１乃至４記載の方法を実施する手段を備えること
    を特徴とする装置。
  6. 【請求項６】 所定個数のＩＤＴ、ＩＤＴへの信号入力
    のための入力電極、ＩＤＴからの信号出力のための出力
    電極、及びＩＤＴを介して入力電極又は出力電極と対を
    なす接地のための複数のアース電極を有する弾性表面波
    チップと、そのチップ搭載面上に弾性表面波チップがフ
    ェースダウンボンディングされる表面実装用パッケージ
    と、を備える弾性表面波デバイスにおいて、 請求項１乃至４記載の方法により製造されることを特徴
    とするデバイス。
  7. 【請求項７】 請求項６記載の弾性表面波デバイスを備
    えることを特徴とする通信装置。
JP13228195A 1995-05-30 1995-05-30 弾性表面波デバイス製造方法 Expired - Lifetime JP3194849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13228195A JP3194849B2 (ja) 1995-05-30 1995-05-30 弾性表面波デバイス製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13228195A JP3194849B2 (ja) 1995-05-30 1995-05-30 弾性表面波デバイス製造方法

Publications (2)

Publication Number Publication Date
JPH08330880A JPH08330880A (ja) 1996-12-13
JP3194849B2 true JP3194849B2 (ja) 2001-08-06

Family

ID=15077621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13228195A Expired - Lifetime JP3194849B2 (ja) 1995-05-30 1995-05-30 弾性表面波デバイス製造方法

Country Status (1)

Country Link
JP (1) JP3194849B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483230B1 (en) 1999-05-28 2002-11-19 Matsushita Electric Industrial Co., Ltd. High pressure metallic vapor discharge lamp

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150341A (ja) * 1996-09-19 1998-06-02 Murata Mfg Co Ltd １ポート型弾性表面波装置
JP3726998B2 (ja) 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
JP3539315B2 (ja) * 1999-06-22 2004-07-07 株式会社村田製作所 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
CN1219355C (zh) 2000-05-11 2005-09-14 株式会社东芝 弹性表面波装置的制造方法以及弹性表面波装置
JP2002009569A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 弾性表面波装置の製造方法
JP2006054390A (ja) 2004-08-16 2006-02-23 Toshiba Corp ウェハの製造方法および半導体装置の製造方法
KR101232242B1 (ko) 2008-11-04 2013-02-12 가부시키가이샤 무라타 세이사쿠쇼 탄성파 필터장치 및 그것을 포함하는 모듈
JP6472945B2 (ja) * 2013-06-13 2019-02-20 太陽誘電株式会社 弾性波デバイス
JP6574955B2 (ja) * 2015-07-02 2019-09-18 多摩川精機株式会社 弾性表面波共振器間の相互干渉抑制構造、および加速度センサ
JP6653647B2 (ja) * 2016-12-21 2020-02-26 太陽誘電株式会社 弾性波デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483230B1 (en) 1999-05-28 2002-11-19 Matsushita Electric Industrial Co., Ltd. High pressure metallic vapor discharge lamp

Also Published As

Publication number Publication date
JPH08330880A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
US10250222B2 (en) Electronic device
US7176599B2 (en) Surface acoustic wave device and method of producing the same
US6339365B1 (en) Surface acoustic wave device comprising first and second chips face down bonded to a common package ground
JP2018207144A (ja) 弾性波デバイス
JP3194849B2 (ja) 弾性表面波デバイス製造方法
JP2001267881A (ja) 弾性表面波デバイス及びこれを用いた通信装置、並びにアンテナデュプレクサ
US7274129B2 (en) Surface acoustic wave device and method of fabricating the same
JP7551407B2 (ja) 弾性波デバイス
JP2002016468A (ja) 弾性表面波装置
JP3520414B2 (ja) 弾性表面波装置およびその製造方法、通信装置
JP3869919B2 (ja) 弾性表面波装置
JP2001189639A (ja) 弾性表面波装置
JP2020156059A (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
JP2006101550A (ja) 弾性表面波デバイス及びこれを用いた通信装置、並びにアンテナデュプレクサ
JP2003204243A (ja) 弾性表面波フィルタ素子、弾性表面波フィルタ、及びそれを用いた通信機器
JP4093021B2 (ja) 表面実装型ｓａｗフィルタ
JP2022118669A (ja) 弾性波デバイス
JP2022113172A (ja) 弾性波デバイス
JPH09162691A (ja) 弾性表面波素子を有する半導体装置およびその製造方法
JP2000224000A (ja) 弾性表面波デバイスの構造
JPH05160664A (ja) 弾性表面波素子及びその製造方法及び弾性表面波デバイス
JP7465515B1 (ja) 弾性波デバイス
JP2003087093A (ja) 弾性表面波フィルタ
JPH10327039A (ja) 弾性表面波装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 12

EXPY Cancellation because of completion of term