JP2006054390A - ウェハの製造方法および半導体装置の製造方法 - Google Patents

ウェハの製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006054390A
JP2006054390A JP2004236548A JP2004236548A JP2006054390A JP 2006054390 A JP2006054390 A JP 2006054390A JP 2004236548 A JP2004236548 A JP 2004236548A JP 2004236548 A JP2004236548 A JP 2004236548A JP 2006054390 A JP2006054390 A JP 2006054390A
Authority
JP
Japan
Prior art keywords
wafer
chip
manufacturing
semiconductor device
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004236548A
Other languages
English (en)
Inventor
Tomohiro Iguchi
知洋 井口
Kentaro Suga
謙太郎 菅
Taizo Tomioka
泰造 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004236548A priority Critical patent/JP2006054390A/ja
Priority to US11/203,097 priority patent/US7205239B2/en
Priority to CNB200510092145XA priority patent/CN100452309C/zh
Publication of JP2006054390A publication Critical patent/JP2006054390A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 超音波併用熱圧着にて安定した良好な接合を行うことができる半導体装置の製造方法を提供する。
【解決手段】 ウェハの裏面を研削した後、ウエットエッチングを行って、チップを超音波を用いた被接合体へ接合するときに超音波の振動方向に沿った表面粗さがチップ間で実質的に同一となるようにした後、超音波併用熱圧着を行ってリードフレームにチップを金ボールバンプを介して接合する。
【選択図】 図５

Description

本発明はウェハの製造方法および半導体装置の製造方法に関し、さらに詳しくは、超音波併用熱圧着により実装されるチップを形成するウェハの製造方法およびそのチップを用いた半導体装置の製造方法に関する。
電子部品の電極と配線基板の電極とをバンプを介して接合するフリップチップボンディングは、実装面積が小さく、回路の配線長が短くなるという特徴がある。このため、フリップチップボンディングは、高密度実装や高周波デバイスの実装に適している。このフリップチップボンディング技術の一つに、バンプと電子部品の電極との接合に、超音波併用熱圧着により直接接合する方法がある（例えば、特許文献１および非特許文献１参照。）。この接合方法は、中間材が不要であり、しかも工程数が少なく、接合時間も短いため、実装コストを低減できるという利点がある。
特開平８−３３０８８０号公報（第１頁、図１） Flip-Chip Assembly Techique for SAW Device（Proc.ISHM'95）
一般に、電子部品としてのチップ（ベアチップ、ＣＳＰなどを含む）は、ウェハにデバイスを作り込み、ウェハが所定の厚み、例えば２５０μｍ程度になるまでデバイス形成面と反対側のウェハ裏面をスピンドルを用いて研削した後に、ダイシングを行って各チップに個片化されている。
しかし、上述したスピンドルを用いた研削により、図１５に示すように、ウェハ１００の裏面には例えば渦巻き状もしくは放射状の模様の微細な傷１０１が形成される。そして、図１６に示すように、このウェハ１００を碁盤目状のダイシングストリート１０２、１０３に沿ってダイシングを行うと、ダイシングを行う前にウェハ１００内のどの位置にあったかによって、チップ１０４の裏面に形成されている傷１０１の方向が異なる。例えば、図１６に円ａで囲む領域に位置していた部分のチップ１０４は、図１７（ａ）に示すように、チップ１０４の基準方向Ａ（図中矢印で示す。）に傷１０１がストライプ状に形成されている。これに対して、図１６に円ｂで囲む領域（円ａで囲む領域と９０°回転移動した領域）に位置していた部分のチップ１０４では、図１７（ｂ）に示すように、チップ１０４の基準方向Ａに対して直角をなす方向に沿って傷１０１がストライプ状に形成されている。このように、個片化されたチップ１０４がウェハ１００のどの領域に位置していたかによって、研削方向が異なるため、傷１０１の向きや状態も異なったものになる。
したがって、上述した超音波併用熱圧着により電子部品としてのチップ１０４をデバイス形成面を下にした状態で配線基板の電極の上に、バンプを介して接合させる方法では、以下に説明するような問題がある。すなわち、チップ１０４により研削方向（傷１０１の向き）が異なるため、ボンディングツールで発生させる超音波の振動方向と研削方向との関係によりチップ１０４とボンディングツールとの間で発生する摩擦力がチップ１０４毎に異なる。そのため、チップ１０４間で配線基板の電極との接合強度にばらつきが発生して、チップ１０４の実装を安定化することが困難であった。
そこで、本発明の目的は、超音波併用熱圧着にて安定した良好な接合を行うことができる半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、超音波併用熱圧着にて良好な接合が行えるチップの製造を可能にする半導体ウェハの製造方法を提供することにある。
本発明の第１の特徴は、ウェハの製造方法であって、一方の主面に回路が形成されたウェハの他方の主面を研削した後、このウェハから形成されるチップが受ける超音波振動の方向と対応する特定方向の表面粗さが均一となるように表面処理を施すことを要旨とする。
また、本発明の第２の特徴は、半導体装置の製造方法であって、一方の主面に回路が形成されたウェハの、他方の主面を研削する工程と、チップを超音波を用いて被接合体への実装するときに超音波の振動方向に沿った表面粗さがチップ間で実質的に同一となるように、ウェハの他方の主面に、振動方向と対応する特定方向の表面粗さが均一となるように表面処理を施す工程と、表面処理が施されたウェハを切断、分離してチップを形成する工程と、チップ一方の主面側を、被接合体にバンプを介して重ね合わせ、超音波印加機能を備えたボンディングツールを超音波の振動方向が特定方向と合致するように配置して、加熱した状態で加圧および超音波印加を行う工程と、を備えることを要旨としている。
本発明によれば、ウェハを個片化して形成したチップを、超音波振動を利用して被接合体に接合させる場合に、チップ間で安定した接合状態を得ることができるウェハを作製することができる。
本発明によれば、チップ間で接合状態が安定した信頼性の高い半導体装置を歩留まりよく製造することができる。
以下、本発明の実施の形態に係るウェハの製造方法および半導体装置の製造方法の詳細を図面に基づいて説明する。
（ウェハの製造方法）
本発明の実施の形態に係るウェハの製造方法について説明する。なお、本実施の形態に係るウェハの製造方法は、表面（一方の主面）にダイシングストリートで区画された多数のチップ形成領域内に回路が作り込まれたウェハを用いる。
まず、図１に示すように、各チップ形成領域毎に回路が形成されたウェハ１の表面に、樹脂フィルム２を貼り付けて回路を保護する。そして、樹脂フィルム２を貼り付けた表面側を回転ステージ３の上に真空吸着する。ここで、ウェハ１は、回転ステージ３に対して同軸的に配置する。なお、回転ステージ３は、図示しない回転駆動手段と真空吸着手段を備えている。
また、回転ステージ３の上方には、スピンドル４が配置されている。このスピンドル４は、円板状の回転盤５の一方の面の中央に、図示しない駆動手段にて駆動される駆動軸６が一体に形成されている。また、回転盤５の他方の面には、周縁に沿って周回して突堤部５Ａが形成されている。この突堤部５Ａの端面には、この突堤部５Ａに沿って周回する環状の砥石７が一体的に設けられている。なお、スピンドル４の砥石７は、ウェハ１の回転中心、すなわち回転ステージ３の回転中心を通るように設定されている。
このように回転ステージ３の上に載置、固定されたウェハ１の裏面（他方の主面）１Ａは、回転ステージ３およびスピンドル４を自転させることにより、全面が砥石７によって研削されるようになっている。本実施の形態では、ウェハの厚さが、例えば２６０μｍ程度の厚さになるまで回転ステージ３およびスピンドル４を用いて研削する。この結果、図３に模式的に示すように、ウェハ１の裏面１Ａには、中心からほぼ放射状に研削痕（傷）８が形成される。この研削痕８は、ウェハ１の裏面１Ａにおける位置によって傷が形成される方向が異なっている。
次に、本実施の形態では、表面処理として、ウェハ１の裏面１Ａ全域をウエットエッチングおよび洗浄を行う。このウエットエッチングでは、例えば、酸化剤とフッ化水素水溶液からなるエッチング液を用いる。本実施の形態では、このウエットエッチングにより、ウェハ１の厚さを例えば２５０μｍ程度にする。この工程により、ウェハ１の裏面１Ａは、図４（ａ）に示すような平坦かつ平滑な面、もしくは図４（ｂ）に示すような平坦かつ無数のディンプルが形成された面にすることができる。この結果、図３に示すような方向性を有する研削痕８は、ウェハ１の裏面１Ａ上から無くなる。
このようなウェハの製造方法によれば、研削工程においてウェハ１の裏面１Ａに形成された研削痕８をウエットエッチングにより無くして、表面粗さの均一化を図ることができるため、次工程でウェハを個片化して形成したチップを、超音波振動を利用して、リードフレームや、配線基板の接合用配線などの上に接合させる場合に、超音波の振動方向におけるチップとツールとの間の摩擦抵抗が、チップ間で同程度となるため、安定した接合状態を確保することが可能となる
なお、後述するように、チップ１０の基準方向（超音波の振動方向）Ａに沿って算術平均粗さＲａを測定したときに、ウェハ１において研削痕８が直角となる位置にあった位置をウェハ１における０°の位置として規定し、ウェハ１において研削痕８が基準方向Ａとなる位置を９０°の位置として規定した場合、０°の位置にあるチップ形成領域の裏面側の算術平均粗さが、９０°の位置にあるチップ形成領域の裏面側の算術平均粗さの１．３倍以下にあることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態に係る半導体装置の製造方法を説明する。この半導体装置の製造方法では、上述したウェハの製造方法を含むものであり、説明の便宜から上述した部材と同一の部材は同一の符号を付して説明する。なお、本実施の形態は、被接合体としてリードフレーム１１にチップ１０を接合する例である。
本実施の形態では、図５に示すような各種の工程を経て半導体装置を製造する。まず、図５および図６に示すように、ウェハ１の表面（一方の主面）１Ｂのチップ形成領域９のそれぞれに回路および電極などを周知の半導体製造技術を用いて形成する（ステップＳ１）。
次に、ウェハ１の裏面（他方の主面）１Ａの全体を上述した条件で研削する（ステップＳ２）。
その後、表面処理として、上述した条件で、ウェハ１の裏面１Ａ全域をウエットエッチングおよび洗浄を行う（ステップＳ３）。
次に、図６に示すように、上述したウェハの製造方法で作製されたウェハ１におけるチップ形成領域９を区画するダイシングストリート９Ａに沿ってダイシングを行い、チップ形成領域同士を分離させて個片化したチップ１０を用意する（ステップＳ４）。
なお、図７（ａ）はウェハ１の裏面１Ａが平坦な面の場合のチップ１０の裏面側を示し、図７（ｂ）はウェハ１の裏面１Ａがディンプル状の面の場合のチップ１０の裏面側を示している。ウェハ１の裏面１Ａが平坦な面であるかディンプル状の面であるかのいずれの場合であっても、ウェハ１の裏面１Ａの表面粗さは均一化されているため、個片化されたチップ１０のそれぞれの裏面側の表面粗さも均一化されている。
次に、図８に示すような、リードフレーム１１にボールバンプを形成する（ステップＳ５）。リードフレーム１１は、互いに平行をなすフレーム部１１Ａ、１１Ｂを備えている。これらフレーム部１１Ａ、１１Ｂの対向する位置には、それぞれ２本のリード部１１Ｃとリード部１１Ｄとが互いに対峙するように形成されている。図８に示すように、リードフレーム１１に対して、金ワイヤ１２を挿通させたキャピラリ１３を用いて、リード部１１Ｃ、１１Ｄの所定位置に金ボールバンプ１２Ａを形成する。具体的には、キャピラリ１３の先端から導出した金ワイヤ１２を超音波併用熱圧着でリード部１１Ｃ、１１Ｄに接合した後、キャピラリ１３をリード部１１Ｃ、１１Ｄから遠ざけて金ワイヤ１２を引きちぎることにより、リード部１１Ｃ、１１Ｄの上に金ボールバンプ１２Ａを残すように形成する。
その後、図９に示すように、リードフレーム１１を超音波併用熱圧着装置のワークステージ１４上に載置する。そして、ボンディングツール１５を用いてチップ１０をリード部１１Ｃ、１１Ｄにボンディングする（ステップＳ６）。なお、ワークステージ１４は、図示しない加熱手段を備えており、約２００℃に加熱する。また、ボンディングツール１５は、チップ１０を吸着、固定するための図示しない真空吸着手段を備えている。さらに、ボンディングツール１５には、超音波を印加する超音波ホーン１６が装着されている。
ここで、図９に示すように、このようなボンディングツール１５に対してチップ１０を、チップ１０の基準方向Ａが、超音波ホーン１６から印加される超音波の振動方向Ｂと平行をなすように裏面側を吸着、保持する。このとき、チップ１０の表面に形成された接合用電極１０Ａは下向きになる。そして、ボンディングツール１５を操作して、リードフレーム１１のリード部１１Ｃ、１１Ｄの金ボールバンプ１２Ａと接合用電極１０Ａとが対向するようにする。そして、ボンディングツール１５を下降させて超音波ホーン１６で超音波を印加しつつ熱圧着を行う。因みに、このときのボンディング荷重は、例えば１２．５（Ｎ）とする。また、超音波振動は、出力１Ｗで２００ｍ秒印加する。このようにして、リード部１１Ｃ、１１Ｄの所定位置に、チップ１０を接合することができる。
本実施の形態では、上述したウェハの製造方法により作製したウェハ１を用いてチップ１０を製造しているため、チップ１０の裏面における基準方向Ａの表面粗さがチップ１０間で同等であるため、いずれのチップ１０を用いても、超音波ホーン１６を備えたボンディングツール１５とチップ１０の裏面との摩擦力を同等にできる。この結果、リードフレーム１１に複数のチップ１０を接合させる場合に、チップ１０の接合不良の発生を抑制することができる。なお、本実施の形態では、リードフレーム１１にチップ１０を接合した後は、モールド（トランスファーモールド）工程（ステップＳ７）、ホーニング工程（ステップＳ８）、リードメッキ工程（ステップＳ９）、リードカット工程（ステップＳ１０）などを経て半導体装置の製造を完了することができる。
上述した半導体装置の製造方法によれば、製造された多数のチップ１０間で裏面の表面粗さが画一化されるため、超音波の印加に伴って発生する、ボンディングツール１５とチップ１０裏面との間の摩擦力を、多数のチップ１０間で同等とすることができる。このため、リードフレーム１１に複数のチップ１０を確実に接合させることができ、歩留まりを向上することができる。
ここで、ウェハ１から製造されるチップ１０間における表面粗さのばらつきの許容範囲について説明する。
ウェハ１の裏面１Ａを研削しただけでダイシングを行ってチップを作製した場合、チップの基準方向Ａに沿って算術平均粗さＲａを測定したときに、図３に示すウェハ１における０°の位置のチップ形成領域にあったチップの研削痕８が基準方向Ａに対して直角となり、ウェハ１における９０°の位置のチップ形成領域にあったチップの研削痕８が基準方向Ａに対して平行となる。
ここで、ウェハ１における０°〜９０°の各位置にあったチップを金ボールバンプを介してリードフレーム上に接合させた場合の接合強度を測定した結果を、図１０に示す。図１０に示すように、９０°の位置にあったチップの接合強度が１．８Ｎであり、０°の位置にあったチップの接合強度が２．０Ｎであった。
また、ウェハ１における０°〜９０°の位置にあったチップの算術平均粗さＲａを求めると、図１１に示すようなグラフとなる。なお、図１０および図１１に示した結果は、ウェハ１における１８０°〜２７０°の位置においても同様の結果となる。また、９０°〜１８０°の位置、および２７０°〜３６０°の位置においても、０°〜９０°の位置と実質的に同様な結果となる。
ところで、ウェハ１の裏面１Ａを研削した後に、ウエットエッチングを行って、ウェハ１における０°の位置にあったチップ１０の裏面側の表面粗さＲａが０．０６５以下にすることにより、ウェハ１における０°〜９０°の間にあったチップ１０の超音波併用熱圧着による接合強度をほぼ均一化することが可能となる。また、ウェハ１における０°の位置にあったチップ１０の裏面側の表面粗さが０．０６５より大きいと、１枚のウェハ１から作製されたチップ１０同士の接合強度がばらついてしまうという問題があった。
この結果、ウェハ１における０°位置にあったチップ１０のウエットエッチングを行った後の表面粗さが、裏面研削後のウェハ１における９０°の位置にあったチップ１０の裏面側の表面粗さＲａの１．３倍以下の表面粗さとなるように、ウエットエッチングを制御することにより、チップ１０間の接合強度のばらつきを抑えることができる。なお、上述したウェハ１の研削に用いたものと異なるスピンドルを用いたとしても、ウェハ１における０°〜９０°の範囲にあったチップ１０の裏面側の表面粗さを示す曲線の傾向は変わらない。
このため、ウェハの裏面側をスピンドルを用いて研削すると共に、基準方向Ａ（特定方向）に対して実質的に直角をなす方向に沿って切削痕が形成されたチップ形成領域の裏面側の算術平均粗さが、基準方向Ａに対して実質的に平行をなす方向に沿って切削痕が形成されたチップ形成領域の裏面側の算術平均粗さの１．３倍以下となるようにウエットエッチングなどの表面処理を施すことが有効となる。
上述のように、本実施の形態に係る半導体装置の製造方法では、チップ１０をリードフレーム１１に超音波併用熱圧着により接合した場合に、チップ１０の裏面側の基準方向Ａに沿った表面粗さ（算術平均粗さＲａ）が均一化されているため、超音波ホーン１６から印加される超音波の振動方向とチップ１０の基準方向Ａとを平行にすることにより、異なるチップ１０間での接合強度を均一化することができる。このため、本実施の形態に係る半導体装置の製造方法によれば、半導体装置を歩留まりよく製造することができる。
（その他の実施の形態）
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
なお、上述の実施の形態では、リードフレーム１１のリード部１１Ｃ、１１Ｄの上に金ボールバンプ１２Ａを形成したが、チップ１０の接合用電極１０Ａの上にバンプを形成してもよい。なお、上述の実施の形態では、チップ１０を被接合体に金ボールバンプ１２Ａを介して接合させたが、勿論、バンプとしては金ボールバンプ１２Ａに限定されるものではなく、各種の導電材料でなるバンプを適用することができる。
また、上述の実施の形態では、被接合体としてリードフレーム１１にチップ１０を接合したが、配線基板の電極パターン（接続用パッド部）にチップを接合する場合にも本発明が適用できることは云うまでもない。
さらに、上述の実施の形態では、ウェハ１の裏面１Ａを研削した後に、ウエットエッチングを施したが、図１２（ａ）および（ｂ）に示すような平坦化エッチバック法を用いてウェハ１の裏面１Ａの表面処理を行ってもよい。すなわち、この方法は、図１２（ａ）に示すように、ウェハ１の裏面１Ａを研削した後、ウェハ１の裏面１Ａにウェハ１とエッチング速度が同等のレジスト１７を平坦に塗布し、レジスト１７の表面からエッチバックを行って、ウェハ１の裏面１Ａに形成された研削痕８を無くして平坦な表面処理面１Ｃを形成すればよい。
また、上述した実施の形態では、ウェハ１をチップ１０に個片化する際に、ダイシングを行ったが、スクライブを行っても勿論よい。
特に、上述の実施の形態に係る半導体装置の製造方法は、例えば、図１３および図１４に示すような、携帯電話の電池パックに適用することができる。図１３は電池パック２０の等価回路図、図１４は電池パック２０における配線基板の要部を示す断面図である。この電池パック２０は、リチウム電池２１と、このリチウム電池２１に並列に接続されたコントロールＩＣ２２と、リチウム電池２１に直列に接続されると共に第１ＭＯＳ型トランジスタＱ１および第２ＭＯＳ型トランジスタＱ２を備えてコントロールＩＣ２２からの信号電圧に基づきリチウム電池２１の充放電制御を行う保護回路チップ２３と、を備えて概ね構成されている。
上述のコントロールＩＣ２２や保護回路チップ２３は、図１４に示すように、配線基板２４に実装されている。コントロールＩＣ２２は、周知のようにはんだ２５で接続保持されている。また、保護回路チップ２３は、上述の実施の形態に係る半導体装置の製造方法によりリード部２６、２７に複数のバンプ２８を介して図示しないチップ側電極部とが超音波併用熱圧着により形成されている。そして、リード部２６、２７を除いて封止材２９で封止されたパッケージとなっている。なお、リード部２６、２７はリードフレームの一部であり、リードフレームから切断された状態で、配線基板２４上にはんだ２５で接続されている。
本発明の実施の形態に係るウェハの製造方法における研削工程を示す部分破裁側面図である。 本発明の実施の形態に係るウェハの製造方法におけるウェハとスピンドルとを示す平面説明図である。 本発明の実施の形態に係るウェハの製造方法における研削工程で研削されたウェハの裏面を示す平面図である。 （ａ）および（ｂ）は、本発明の実施の形態に係るウェハの製造方法におけるウエットエッチングされたウェハの裏面を示す平面図である。 本発明の実施の形態に係るウェハの製造方法および半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態に係る半導体装置の製造方法におけるウェハの裏面を示す平面図である。 （ａ）および（ｂ）は、ダイシングにより個片化されたチップの裏面を示す平面図である。 本発明の実施の形態に係る半導体装置の製造方法におけるバンプ形成工程を示す斜視図である。 本発明の実施の形態に係る半導体装置の製造方法におけるフリップチップボンディング工程を示す部分破裁側面図である。 チップのダイシング前のウェハにおける位置と、チップの被接合体への接合強度との関係を示す図である。 チップのダイシング前のウェハにおける位置と、チップの裏面の表面粗さとの関係を示す図である。 （ａ）および（ｂ）は、本発明の他の実施の形態に係るウェハの製造方法におけるエッチバック工程を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を適用する電池パックの等価回路図である。 本発明の実施の形態に係る半導体装置の製造方法を適用する電池パックの配線基板を示す断面図である。 ウェハ裏面の研削痕を示す平面図である。 ウェハの裏面のダイシングストリートとチップ形成領域を示す平面図である。 （ａ）は基準方向Ａに沿って研削痕が形成されたチップの裏面を示す平面図、（ｂ）は基準方向Ａに対して直角をなす方向に研削痕が形成されたチップの裏面を示す平面図である。
符号の説明
１…ウェハ、１Ａ…裏面、１Ｃ…表面処理面、３…回転ステージ、４…スピンドル、５…回転盤、７…砥石、８…研削痕、９…チップ形成領域、１０…チップ、１０Ａ…接合用電極、１１…リードフレーム、１１Ｃ，１１Ｄ…リード部、１２Ａ…金ボールバンプ、１５…ボンディングツール、１６…超音波ホーン。

Claims (6)

  1. 一方の主面に区画される複数のチップ形成領域のそれぞれに回路が形成されたウェハの他方の主面を研削した後、
    該ウェハから切断、分離されるチップを超音波を用いて被接合体へ接合するときに超音波の振動方向に沿った表面粗さがチップ間で実質的に同一となるように、前記他方の主面に、前記振動方向と対応する特定方向の表面粗さが均一となるように表面処理を施すことを特徴とするウェハの製造方法。
  2. 請求項１記載のウェハの製造方法であって、
    前記他の主面を、前記特定方向に対して実質的に直角をなす方向に沿って切削痕が形成された前記チップ形成領域の算術平均粗さが、前記特定方向に対して実質的に平行をなす方向に沿って切削痕が形成された前記チップ形成領域の算術平均粗さの１．３倍以下となるように前記表面処理を施すことを特徴とするウェハの製造方法。
  3. 請求項１又は請求項２に記載されたウェハの製造方法であって、
    前記表面処理は、ウェットエッチングであることを特徴とするウェハの製造方法。
  4. 請求項１又は請求項２に記載されたウェハの製造方法であって、
    前記表面処理は、ドライエッチングを用いた平坦化エッチバックであることを特徴とするウェハの製造方法。
  5. 請求項１乃至請求項４のいずれか一項に記載されたウェハの製造方法により形成された前記ウェハを切断、分離してチップを形成する工程と、
    前記チップの回路が形成された前記一方の主面側を、前記被接合体にバンプを介して重ね合わせ、超音波印加機能を備えたボンディングツールの超音波の振動方向が前記特定方向と合致するように前記チップに対して、加圧および超音波印加を行う工程と、
    を備えることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法であって、
    前記被接合体は、リードフレームまたは配線基板であることを特徴とする半導体装置の製造方法。
JP2004236548A 2004-08-16 2004-08-16 ウェハの製造方法および半導体装置の製造方法 Pending JP2006054390A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004236548A JP2006054390A (ja) 2004-08-16 2004-08-16 ウェハの製造方法および半導体装置の製造方法
US11/203,097 US7205239B2 (en) 2004-08-16 2005-08-15 Method of manufacturing semiconductor wafer and method of manufacturing semiconductor device
CNB200510092145XA CN100452309C (zh) 2004-08-16 2005-08-16 晶片的制造方法及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236548A JP2006054390A (ja) 2004-08-16 2004-08-16 ウェハの製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006054390A true JP2006054390A (ja) 2006-02-23

Family

ID=35799002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236548A Pending JP2006054390A (ja) 2004-08-16 2004-08-16 ウェハの製造方法および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7205239B2 (ja)
JP (1) JP2006054390A (ja)
CN (1) CN100452309C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4921016B2 (ja) * 2006-03-31 2012-04-18 ルネサスエレクトロニクス株式会社 リードカット装置および半導体装置の製造方法
US7405139B2 (en) 2006-08-03 2008-07-29 International Business Machines Corporation Prevention of backside cracks in semiconductor chips or wafers using backside film or backside wet etch
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
JP3194849B2 (ja) 1995-05-30 2001-08-06 日本無線株式会社 弾性表面波デバイス製造方法
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
WO2001022476A2 (en) * 1999-07-28 2001-03-29 Haq, Noor Backside chemical etching and polishing
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Ｓｏｉ基板の加工方法

Also Published As

Publication number Publication date
US7205239B2 (en) 2007-04-17
CN1738004A (zh) 2006-02-22
CN100452309C (zh) 2009-01-14
US20060032834A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
TWI284960B (en) Manufacturing method of semiconductor device
US8546244B2 (en) Method of manufacturing semiconductor device
KR100481658B1 (ko) 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법
JP2008235401A (ja) 半導体装置及びその製造方法
JP2007266557A (ja) 半導体装置の製造方法
JP2009010178A (ja) ウェーハの加工方法
JP2004282035A (ja) 半導体装置の製造方法
JP2005005380A (ja) 半導体装置の製造方法
JP2000299354A (ja) 半導体装置およびその製造方法
JP5995616B2 (ja) ウエーハの加工方法
JP2002222899A (ja) 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP2001135598A (ja) ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006054390A (ja) ウェハの製造方法および半導体装置の製造方法
JP2014165388A (ja) 半導体装置の製造方法
JP2003163313A (ja) 半導体装置及びその製造方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP2014053357A (ja) ウエーハの加工方法
JP2003264258A (ja) 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP2014053353A (ja) ウエーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
JP2014053348A (ja) ウエーハの加工方法
JP2014053350A (ja) ウエーハの加工方法
JP2014053355A (ja) ウエーハの加工方法
JP2002120132A (ja) 個片化された半導体チップ厚みの均一化方法
JP3964515B2 (ja) 半導体装置の切断分離方法