JP2001068511A - 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 - Google Patents

電子デバイス素子の実装方法、および弾性表面波装置の製造方法

Info

Publication number
JP2001068511A
JP2001068511A JP31250599A JP31250599A JP2001068511A JP 2001068511 A JP2001068511 A JP 2001068511A JP 31250599 A JP31250599 A JP 31250599A JP 31250599 A JP31250599 A JP 31250599A JP 2001068511 A JP2001068511 A JP 2001068511A
Authority
JP
Japan
Prior art keywords
electronic device
bonding tool
device element
acoustic wave
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31250599A
Other languages
English (en)
Other versions
JP3539315B2 (ja
Inventor
Shigeto Taga
重人 田賀
Kazunobu Shimoe
一伸 下江
Ryoichi Kita
良一 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP31250599A priority Critical patent/JP3539315B2/ja
Priority to US09/596,355 priority patent/US6718604B1/en
Priority to DE10030546A priority patent/DE10030546B4/de
Priority to KR1020000034469A priority patent/KR100542504B1/ko
Publication of JP2001068511A publication Critical patent/JP2001068511A/ja
Application granted granted Critical
Publication of JP3539315B2 publication Critical patent/JP3539315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53191Means to apply vacuum directly to position or hold work part

Abstract

(57)【要約】 【課題】小型でかつ電子デバイス素子とパッケージ容器
との接合信頼性が高く、電気的特性が良好な電子部品を
形成するための電子デバイス素子の実装方法を提供す
る。 【解決手段】表面に金属バンプ34の形成された電子デ
バイス素子の裏面にボンディングツール37の押圧面を
接触させながら、超音波を印加して電子デバイス素子を
パッケージ容器35内に実装する電子デバイス素子の実
装方法において、ボンディングツールの押圧面の超音波
振動方向の最大長さが、電子デバイス素子の裏面の超音
波振動方向の最大長さの0.5倍よりも長いことを特徴
とする。またこの際、ボンディングツールの押圧面に
は、電子デバイス素子を吸着するための真空吸引用の穴
38が設けられており、真空吸引用の穴は電子デバイス
素子を吸引する際に素子の金属バンプが形成されていな
い部分の裏面に位置する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子デバイス素子
の実装方法に関し、特に弾性表面波素子に超音波を印加
しながら押圧し、実装基板上に実装する弾性表面波素子
の実装方法に関するものである。
【0002】
【従来の技術】近年の電子部品の小型化、低背化に伴
い、電子デバイス素子の実装方法としてフリップチップ
工法が開発されている。フリップチップ工法とは、電子
デバイス素子の機能面を実装基板に対向させた状態で押
圧し、実装する工法であり、電子デバイス素子の電極上
に形成された金属バンプと基板上の電極パターン、また
は、基板上の電極パターンの上に形成された金属バンプ
と電子デバイス素子の電極を電気的機械的に接続する。
フリップチップ工法においては、金属バンプと実装基板
上の電極パターンとの接続強度を上げるため、接続時に
超音波を印加する工法や超音波と熱を同時に印加する工
法がしばしば用いられる。
【0003】このような超音波を利用したフリップチッ
プ工法において、金属バンプと実装基板上の電極パター
ンとの接続強度をさらに向上させるためには、印加する
超音波のパワーを大きくすることが有効である。しか
し、超音波のパワーをあまり大きくすると、素子上の電
極や素子を構成する基板自体に大きな応力が加わり、該
電極や基板にクラックが発生するという問題があった。
【0004】特開平8−330880号公報では、上述
の問題が発生する原理として図14に示すような原理が
推定されている。すなわち、図14(a)に示すよう
に、ボンディングツール67から加わる荷重の方向は電
子デバイス素子61の電極形成面に対し垂直な方向であ
るのに対し、超音波振動の方向は水平な方向である。し
たがって、瞬時的には図14(b)に示すような荷重と
超音波の合力が電子デバイス素子61に作用し、電子デ
バイス素子の外周部が中心部より大きく沈み込む。した
がって、電子デバイス素子の外周部に位置する金属バン
プ64にエネルギーが集中し、中心部に位置する金属バ
ンプ65よりも大きくつぶれ、外周部に位置する金属バ
ンプ64や電極パッド62においてクラックが多く発生
する。
【0005】そこで、特開平8−330880号公報で
は、上述の問題を解決する手段として、電子デバイス素
子上にダミーバンプを設ける方法を提案している。すな
わち、図15に示すように、電子デバイス素子71上に
形成された電極パッド72および金属バンプ75よりも
超音波振動方向について外側にダミーパッド73および
ダミーバンプ74を設けることによって、該ダミーパッ
ド73およびダミーバンプ74に応力を集中させる。そ
の結果、素子71上に形成された実装基板との電気的導
通に必要な電極パッド72および金属バンプ75のクラ
ックの発生率が低減されるものである。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
クラック発生防止のためにダミーバンプを設ける方法に
は次のような問題があった。すなわち、上述の方法で
は、素子基板上にダミーパッドおよびダミーバンプを新
たに設ける必要があるため、電子デバイス素子の基板面
積をそれだけ大きくしなければならない。したがって、
電子部品全体も大きくなってしまうという問題が生じて
いた。また、ダミーパッドにクラックが発生した場合、
ダミーパッドからその材料片が遊離する可能性がある。
このような材料片が電子デバイス素子の表面に付着した
場合、電子部品の電気的特性の劣化や信頼性の低下とい
った問題が発生する可能性がある。
【0007】本発明の電子デバイス素子の実装方法は、
上述の問題を鑑みてなされたものであり、これらの問題
を解決し、小型でかつ電子デバイス素子とパッケージ容
器との接合信頼性が高く、電気的特性が良好な電子部品
を形成するための電子デバイス素子の実装方法を提供す
ることを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
本発明の請求項1は、表面に金属バンプの形成された電
子デバイス素子と、押圧面を有するボンディングツール
と、実装基板とを用意する工程と、電子デバイス素子の
裏面にボンディングツールの押圧面を接触させながら、
ボンディングツールに超音波を印加して電子デバイス素
子を実装基板上に実装する工程とを有する電子デバイス
素子の実装方法において、ボンディングツールの押圧面
の超音波振動方向の最大長さが、電子デバイス素子の裏
面の超音波振動方向の最大長さの0.5倍よりも長いこ
とを特徴とする。
【0009】このように、ボンディングツールの押圧面
の超音波振動方向の長さを十分大きくすることで、振動
方向について電子デバイス素子がボンディングツールに
よって支持される長さが長くなる。したがって、実装時
に荷重と超音波の合力が瞬時的に斜め下方向に加わって
も、電子デバイス素子は実装基板の水平面方向に対して
傾きにくくなり、電子デバイス素子の特定位置の金属バ
ンプに応力が集中することもなく、クラックの発生が抑
制され、安定した接合を得ることができる。
【0010】本発明の請求項2は、請求項1に記載の電
子デバイス素子の実装方法において、ボンディングツー
ルの押圧面の外形が、電子デバイス素子の裏面の外形と
ほぼ相似形であることを特徴とする。このように、ボン
ディングツールの押圧面の外形を電子デバイス素子の裏
面の外形とほぼ相似形とすることにより、超音波振動方
向以外についても、電子デバイス素子がボンディングツ
ールによって支持される長さが長くなる。すなわち、素
子がボンディングツールによって支持される面積が広
く、安定して支持されることになり、素子の特定位置の
金属バンプに応力が集中することがない。その結果、ク
ラックの発生が抑制され、より安定した接合を得ること
ができる。
【0011】本発明の請求項3は、請求項1または2に
記載の電子デバイス素子の実装方法において、ボンディ
ングツールの押圧面の超音波振動方向の最大長さが、電
子デバイス素子の裏面の超音波振動方向の最大長さと同
一またはそれより短いことを特徴とする。
【0012】このように、ボンディングツールの押圧面
の超音波振動方向の最大長さが、電子デバイス素子の裏
面の超音波振動方向の最大長さと同一またはそれより短
ければ、例えば電子デバイス素子をパッケージ容器内に
実装する場合、パッケージ容器の大きさを電子デバイス
素子の大きさに比べてあまり大きくしなくても、超音波
印加時のボンディングツールのパッケージ容器の側壁と
の干渉を避けることができる。したがって、電子部品の
小型化を図ることができる。
【0013】また、ボンディングツールの押圧面の超音
波振動方向の最大長さが、電子デバイス素子の裏面の超
音波振動方向の最大長さよりも少し短ければ、ボンディ
ングツールの押圧面が電子デバイス素子の裏面からずれ
た場合でも、ボンディングツールの外周から素子裏面の
外周までの間には少し距離があるため、超音波印加時の
ボンディングツールのパッケージ容器との干渉を避ける
ことができる。
【0014】本発明の請求項4は、請求項1ないし3に
記載の電子デバイス素子の実装方法において、ボンディ
ングツールの押圧面の超音波振動方向の最大長さが、電
子デバイス素子の裏面の超音波振動方向の最大長さの約
0.8倍であることを特徴とする。
【0015】ボンディングツールの押圧面の超音波振動
方向の長さは、電子デバイス素子が実装基板の水平面方
向に対して傾きにくくなるほど十分に長く、かつ、ボン
ディングツールの押圧面が電子デバイス素子の裏面から
ずれた場合でもボンディングツールのパッケージ容器側
壁との干渉を避けることができる程度に短い必要があ
る。このような条件を満たすためには、ボンディングツ
ールの押圧面の超音波振動方向の最大長さを、電子デバ
イス素子の裏面の超音波振動方向の最大長さの約0.8
倍程度とするのが好ましい。
【0016】本発明の請求項5は、請求項1ないし4に
記載の電子デバイス素子の実装方法において、ボンディ
ングツールの押圧面に、電子デバイス素子を吸着するた
めの真空吸引用の穴が設けられ、かつ、前記真空吸引用
の穴は電子デバイス素子を吸引する際に素子の金属バン
プが形成されていない部分の裏面に位置するように設け
られているボンディングツールを用いて、電子デバイス
素子を吸引しながら実装基板上に実装することを特徴と
する。
【0017】このように、真空吸引用の穴を設けること
によって、電子デバイス素子のピックアップや実装基板
への位置合わせ等の機能を付加したボンディングツール
を用いた場合では、電子デバイス素子のなかで、真空吸
引用の穴の直下に位置する部分に加わる荷重や超音波の
パワーは、押圧面が接している部分に加わるパワーに比
べて弱くなる。したがって、真空吸引用の穴を電子デバ
イス素子の金属バンプが形成されていない部分の裏面に
位置するように設けることによって、各金属バンプに加
わる荷重や超音波のパワーを一様にすると、特定位置の
金属バンプに応力が集中することもなく、クラックの発
生が抑制され、安定した接合を得ることができる。
【0018】本発明の請求項6は、請求項1ないし5に
記載の電子デバイス素子の実装方法において、電子デバ
イス素子が弾性表面波素子であることを特徴とする。弾
性表面波素子は、表面波が励振するための空間を素子の
機能面側に設けなければないため、素子とパッケージ容
器との間に接着剤を充填し素子を固定することができな
い。したがって、金属バンプが素子とパッケージ容器の
電気的接合だけでなく機械的接合の役割をも担う必要が
あり、特に高い接合強度と信頼性が要求されるためであ
る。
【0019】本発明の請求項7は、請求項6に記載の実
装方法を用いて、弾性表面波素子をパッケージ容器内に
実装する工程と、パッケージ容器をキャップにより封止
する工程とを有する弾性表面波素子の製造方法を提供す
る。請求項3、4に示したように、本発明の電子デバイ
ス素子の実装方法は、弾性表面波素子をパッケージ容器
内に実装する場合、すなわち、弾性表面波装置の製造方
法に適用することができる。
【0020】
【発明の実施の形態】以下、本発明の実施例である電子
デバイス素子の実装方法を、図1〜12に基づいて説明
する。以下の実施例では、弾性表面波素子をパッケージ
容器内に実装する場合について説明する。図1、3、
5、7、11は、本発明を用いて弾性表面波素子をパッ
ケージ容器内に実装する際の上面図を示し、図9は請求
項5に係る本発明と比較するための方法を用いて弾性表
面波素子をパッケージ容器内に実装する際の上面図を示
す。また、図2は図1のA−A’線における断面図、図
4は図3のB−B’線における断面図、図6は図5のC
−C’線における断面図、図8は図7のD−D’線にお
ける断面図、図10は図9のE−E’線における断面
図、図12は図11のF−F’線における断面図を示
す。
【0021】例えば、図1、2に示すように、弾性表面
波素子1は、タンタル酸リチウムやニオブ酸リチウム、
水晶等の圧電基板2とその表面(図2において、基板2
の下面側)に形成されたAlからなる厚さ0.1〜0.
2μm程度の薄膜からなる櫛型電極(図示せず)、およ
び櫛型電極に電気的に接続された電極パッド3等から構
成されている。電極パッド3上にはAuまたはAuを含
む合金からなる金属バンプ4が設けられている。パッケ
ージ容器5はAl23等のセラミック材料からなり、素
子実装面にパッケージ容器5と素子1を電気的に接続す
るための電極パターン6が形成されている。また、ボン
ディングツール7はその底部に、弾性表面波素子1の裏
面(図2において、基板2の上面側)に接触させ押圧す
るための押圧面(図2におけるボンディングツール7の
素子1との接触部分)を有する。
【0022】このような弾性表面波素子1を、パッケー
ジ容器5内の電極パターン6に金属バンプ4を介して対
向させた状態に配置する。次いで、弾性表面波素子1の
裏面にボンディングツール7の押圧面を接触させなが
ら、ボンディングツール7に超音波を印加、押圧し、金
属バンプ4と電極パターン6を電気的機械的に接続す
る。この際、超音波と同時に熱を印加してもよい。この
ように、弾性表面波素子1の実装されたパッケージ容器
5をキャップ(図示せず)で気密封止することにより、
弾性表面波装置が完成する。
【0023】(実施例1)本発明の第1の実施例を図
1、2を用いて説明する。弾性表面波素子1裏面の超音
波振動方向の最大長さをLchip、ボンディングツール7
の押圧面の超音波振動方向の最大長さをLtoolとする
と、本実施例では、Ltool>0.5×Lchipとする。こ
のように、ボンディングツール7の押圧面の超音波振動
方向の長さを十分大きくすることで、振動方向について
の弾性表面波素子1がボンディングツール7によって支
持される長さが長くなる。したがって、実装時に荷重と
超音波の合力が瞬時的に斜め下方向に加わっても、弾性
表面波素子1は実装基板の水平面方向に対して傾きにく
くなり、電子デバイス素子の特定位置の金属バンプに応
力が集中することもない。よって、金属バンプ4や電極
パッド3におけるクラックの発生が抑制され、パッケー
ジ容器5と弾性表面波素子1の安定した接合を得ること
ができる。
【0024】図13にボンディングツールの超音波振動
方向の最大長さと弾性表面波素子の超音波振動方向の最
大長さの比に対する弾性表面波素子のクラック発生率の
関係を示す。本実施例では、圧電基板材料としてタンタ
ル酸リチウムを用い、ボンディングツール裏面の形状は
円形とした。図13より、Ltool>0.5×Lchipを満
たすボンディングツールを用いた場合に弾性表面波素子
のクラック発生率を低減できることがわかる。なお、本
実施例の場合、ボンディングツールの大きさはパッケー
ジ容器の内壁に干渉しない大きさとした。
【0025】また、上記図1、2ではボンディングツー
ル7の押圧面が円形の場合について示したが、ボンディ
ングツールの押圧面は四角形や二股に分かれているよう
な場合でもよい。例えば押圧面が超音波振動方向と直角
方向のスリットによって二股に分かれている場合には、
中央のスリット部分にも押圧面が存在すると仮定した場
合の押圧面の超音波振動方向の最大長を、ボンディング
ツールの押圧面の超音波振動方向の最大長さをLtoo
と考えるものとする。
【0026】(実施例2)本発明の第2の実施例を図
3、4を用いて説明する。本実施例では、ボンディング
ツール17の押圧面の外形を弾性表面波素子1の裏面の
外形とほぼ同じ形状とする。このように、ボンディング
ツール17の押圧面の外形を弾性表面波素子1の裏面の
外形とほぼ相似形とすることにより、超音波振動方向以
外についても、弾性表面波素子1がボンディングツール
17によって支持される長さが長くなる。すなわち、素
子がボンディングツールによって支持される面積が広
く、安定して支持されることになり、素子の特定位置の
金属バンプに応力が集中することがない。その結果、金
属バンプ4や電極パッド3におけるクラックの発生が抑
制され、より安定した接合を得ることができる。
【0027】また、このように、ボンディングツール1
7の押圧面の外形が、弾性表面波素子1の裏面の外形と
ほぼ一致していれば、弾性表面波素子1がボンディング
ツール17によって支持される長さが、超音波振動方向
についても超音波振動方向以外の方向についても十分長
くなり、弾性表面波素子1とパッケージ容器5の安定し
た接合を得ることができる。さらに、図4のように、パ
ッケージ容器5の深さが弾性表面波素子1の高さよりも
深い場合、ボンディングツール17の押圧面の外形が弾
性表面波素子1の裏面の外形よりも大きければ、超音波
印加時にボンディングツールと17がパッケージ容器5
の内壁と干渉しやすくなるため、パッケージ容器5の大
きさを弾性表面波素子1の大きさに比べて十分大きくす
る必要がある。ところが、本実施例のように、ボンディ
ングツール17の押圧面の外形が、弾性表面波素子1の
裏面の外形とほぼ同じであれば、パッケージ容器5の大
きさをあまり大きくしなくてもボンディングツール17
の干渉を避けることができ、弾性表面波装置の小型化を
図ることができる。
【0028】(実施例3)本発明の第3の実施例を図
5、6を用いて説明する。本実施例では、ボンディング
ツール27の押圧面の超音波振動方向の最大長さを、弾
性表面波素子1の裏面の超音波振動方向の最大長さの約
0.8倍とする。このように、ボンディングツール27
の押圧面の超音波振動方向の長さを弾性表面波素子1の
裏面の超音波振動方向の長さよりも少し短くすること
で、パッケージ容器の深さが弾性表面波素子1の高さよ
りも深い場合に、ボンディングツール27の押圧面が弾
性表面波素子1の裏面からずれた場合でも、ボンディン
グツール27押圧面の外周から素子1裏面の外周までの
間には少し距離があるため、ボンディングツール27の
パッケージ容器5との干渉を避けることができる。した
がって、パッケージ容器5をあまり大きくする必要がな
く、弾性表面波装置の小型化を図ることができる。
【0029】また、本実施例のようにボンディングツー
ル27の押圧面の超音波振動方向の最大長さを、弾性表
面波素子1の裏面の超音波振動方向の最大長さの約0.
8倍程度とした場合、ボンディングツール27の押圧面
の超音波振動方向の長さは、弾性表面波素子1が実装基
板の水平面方向に対して傾きにくくなるほど十分に長
く、かつ、ボンディングツール27の押圧面が弾性表面
波素子1の裏面からずれた場合でもパッケージ容器5側
壁とボンディングツール27との干渉を避けることがで
きる程度に短くなり、適当である。
【0030】(実施例4)本発明の第4の実施例を図
7、8を用いて説明する。本実施例では、ボンディング
ツール37の押圧面に、弾性表面波素子31を吸着する
ための真空吸引用の穴38が設けられている。真空吸引
用の穴38は弾性表面波素子31を吸引する際に素子の
金属バンプ34が形成されていない部分の裏面に位置す
るように設けられており、ボンディングツール37を用
いて、弾性表面波素31を吸引しながらパッケージ容器
35内に実装する。
【0031】このように、真空吸引用の穴38を設ける
ことによって、ボンディングツール37には弾性表面波
素子31のピックアップや搬送、パッケージ容器35内
の対応する電極パターン36への位置合わせ等の機能が
付加されている。また、素子31のなかで、真空吸引用
の穴38の直下に位置する部分に加わる荷重や超音波の
パワーは、押圧面が接している部分に加わるパワーに比
べて弱くなる。そこで、本実施例のように、真空吸引用
の穴38を弾性表面波素子31の金属バンプ34が形成
されていない部分の裏面に位置するように設けることに
よって、各金属バンプ34に加わる荷重や超音波のパワ
ーを一様にすると、特定位置の金属バンプ34に応力が
集中することもなく、金属バンプ34や電極パッド33
におけるクラックの発生が抑制され、安定した接合を得
ることができる。
【0032】表1に、本実施例のボンディングツールを
用いた場合(図7、8)と、図9、10に示すような真
空吸引用の穴48が弾性表面波素子41の金属バンプ4
4が形成されている部分の裏面に位置するように設けら
れたボンディングツール47を用いた場合(比較例)の
クラック発生率を示す。表1より本実施例のボンディン
グツール37の構造(図8)がクラックの発生率の抑制
に効果的であることがわかる。
【0033】
【表1】
【0034】(実施例5)本発明の第5の実施例を図1
1、12を用いて説明する。本実施例では、実施例4の
場合と同様に、ボンディングツール57の押圧面に真空
吸引用の穴58が設けられており、該真空吸引用の穴5
8は弾性表面波素子51を吸引する際に素子の金属バン
プ54が形成されていない部分の裏面に位置する。この
ように、金属バンプ54間の距離が短く、金属バンプ5
4が形成されていない部分の面積が狭い弾性表面波素子
51では、本実施例のように、ボンディングツール57
にやや小さな真空吸引用の穴58を複数個設けることに
よって真空吸着力を確保することができる。
【0035】以上の実施例では、電子デバイス素子とし
て弾性表面波素子を用いる場合について説明したが、こ
れは弾性表面波素子の実装について本発明が特に有利に
適用できるためである。すなわち、弾性表面波素子は、
表面波が励振するための空間を素子の機能面側に設けな
ければないため、素子とパッケージ容器との間に接着剤
を充填し素子を固定することができず、金属バンプが素
子とパッケージ容器の電気的接合だけでなく機械的接合
の役割をも担う必要があり、特に高い接合強度と信頼性
が要求されるためである。
【0036】また、以上の実施例では、弾性表面波素子
の電極上に形成された金属バンプとパッケージ容器上の
電極パターンを接続する場合について示したが、パッケ
ージ容器上の電極パターンの上に形成された金属バンプ
と弾性表面波素子の電極を接続する場合についても、本
発明は同様に適用できる。
【0037】
【発明の効果】以上のように本発明によれば、ボンディ
ングツールの押圧面の超音波振動方向の長さを十分大き
くすることで、振動方向について、電子デバイス素子が
ボンディングツールによって支持される長さが広くな
る。したがって、実装時に荷重と超音波の合力が瞬時的
に斜め下方向に加わっても、電子デバイス素子は実装基
板の水平面方向に対して傾きにくくなり、電子デバイス
素子の特定位置の金属バンプに応力が集中することもな
い。よって、金属バンプや電極パッドにおけるクラック
の発生が抑制され、電子デバイス素子と実装基板の間の
電気的特性の良好な安定した接合を得ることができる。
【0038】また、ボンディングツールの押圧面を電子
デバイス素子の裏面と同じ大きさ、またはそれより小さ
くすることで、超音波印加時にパッケージ容器内壁とボ
ンディングツールとの干渉を避けることができる。よっ
て、パッケージ容器をあまり大きくする必要がなく、弾
性表面波装置の小型化を図ることができる。
【0039】さらに、真空吸引用の穴を設けることによ
って、電子デバイス素子のピックアップや実装基板への
位置合わせ等の機能を付加したボンディングツールで
は、真空吸引用の穴を電子デバイス素子の金属バンプが
形成されていない部分の裏面に位置するように設けるこ
とによって、各金属バンプに加わる荷重や超音波のパワ
ーを一様にする。その結果、特定位置の金属バンプに応
力が集中することもなく、金属バンプや電極パッドにお
けるクラックの発生が抑制され、安定した接合を得るこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施例1を用いて弾性表面波素子をパ
ッケージ容器内に実装する際の上面図である。
【図2】図1のA−A’線における断面図である。
【図3】本発明の実施例2を用いて弾性表面波素子をパ
ッケージ容器内に実装する際の上面図である。
【図4】図3のB−B’線における断面図である。
【図5】本発明の実施例3を用いて弾性表面波素子をパ
ッケージ容器内に実装する際の上面図である。
【図6】図5のC−C’線における断面図である。
【図7】本発明の実施例4を用いて弾性表面波素子をパ
ッケージ容器内に実装する際の上面図である。
【図8】図7のD−D’線における断面図である。
【図9】請求項5にかかる本発明と異なる方法(比較
例)を用いて弾性表面波素子をパッケージ容器内に実装
する際の上面図である。
【図10】図9のE−E’線における断面図である。
【図11】本発明の実施例5を用いて弾性表面波素子を
パッケージ容器内に実装する際の上面図である。
【図12】図11のF−F’線における断面図である。
【図13】ボンディングツールの超音波振動方向の最大
長さと弾性表面波素子の超音波振動方向の最大長さの比
に対する弾性表面波素子のクラック発生率の関係を示す
図である。
【図14】(a)、(b)は、従来の方法を用いて電子
デバイス素子を基板上に実装する際の断面図である。
【図15】従来の実装方法の、ダミーバンプを設けた電
子デバイス素子の上面図を示す。
【符号の説明】
1、31、41、51 弾性表面波素子 2、32、42、52 圧電基板 3、33、43、53 電極パッド 4、34、44、54 金属バンプ 5、35、45、55 パッケージ容器 6、36、46、56 電極パターン 7、17、27、37、47、57、67 ボンディン
グツール 38、48、58 真空吸引用の穴 61、71 電子デバイス素子 64、65 金属バンプ 72 電極パッド 73 ダミーパッド 74 ダミーバンプ 75 金属バンプ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F044 PP16 5J097 AA24 AA29 HA04 HA09 HA10 JJ09 KK10

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】表面に金属バンプの形成された電子デバイ
    ス素子と、押圧面を有するボンディングツールと、実装
    基板とを用意する工程と、 電子デバイス素子の裏面にボンディングツールの押圧面
    を接触させながら、ボンディングツールに超音波を印加
    して電子デバイス素子を実装基板上に実装する工程とを
    有する電子デバイス素子の実装方法において、 ボンディングツールの押圧面の超音波振動方向の最大長
    さが、電子デバイス素子の裏面の超音波振動方向の最大
    長さの0.5倍よりも長いことを特徴とする電子デバイ
    ス素子の実装方法。
  2. 【請求項2】ボンディングツールの押圧面の外形が、電
    子デバイス素子の裏面の外形とほぼ相似形であることを
    特徴とする、請求項1に記載の電子デバイス素子の実装
    方法。
  3. 【請求項3】ボンディングツールの押圧面の超音波振動
    方向の最大長さが、電子デバイス素子の裏面の超音波振
    動方向の最大長さと同一またはそれより短いことを特徴
    とする、請求項1または2に記載の電子デバイス素子の
    実装方法。
  4. 【請求項4】ボンディングツールの押圧面の超音波振動
    方向の最大長さが、電子デバイス素子の裏面の超音波振
    動方向の最大長さの約0.8倍であることを特徴とす
    る、請求項1ないし3に記載の電子デバイス素子の実装
    方法。
  5. 【請求項5】前記ボンディングツールの押圧面には、電
    子デバイス素子を吸着するための真空吸引用の穴が設け
    られ、かつ、前記真空吸引用の穴は電子デバイス素子を
    吸引する際に電子デバイス素子の金属バンプが形成され
    ていない部分の裏面に位置するように設けられているボ
    ンディングツールを用いて、電子デバイス素子を吸引し
    ながら実装基板上に実装することを特徴とする、請求項
    1ないし4に記載の電子デバイス素子の実装方法。
  6. 【請求項6】前記電子デバイス素子は弾性表面波素子で
    あることを特徴とする、請求項1ないし5に記載の電子
    デバイス素子の実装方法。
  7. 【請求項7】請求項6に記載の実装方法を用いて、弾性
    表面波素子をパッケージ容器に実装する工程と、パッケ
    ージ容器内をキャップにより封止する工程とを有する弾
    性表面波装置の製造方法。
JP31250599A 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 Expired - Lifetime JP3539315B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31250599A JP3539315B2 (ja) 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
US09/596,355 US6718604B1 (en) 1999-06-22 2000-06-17 Mounting method for electronic device elements
DE10030546A DE10030546B4 (de) 1999-06-22 2000-06-21 Befestigungsverfahren für elektronische Bauelemente
KR1020000034469A KR100542504B1 (ko) 1999-06-22 2000-06-22 전자 장치 소자의 탑재 방법 및 탄성 표면파 장치의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17571899 1999-06-22
JP11-175718 1999-06-22
JP31250599A JP3539315B2 (ja) 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001068511A true JP2001068511A (ja) 2001-03-16
JP3539315B2 JP3539315B2 (ja) 2004-07-07

Family

ID=26496898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31250599A Expired - Lifetime JP3539315B2 (ja) 1999-06-22 1999-11-02 電子デバイス素子の実装方法、および弾性表面波装置の製造方法

Country Status (4)

Country Link
US (1) US6718604B1 (ja)
JP (1) JP3539315B2 (ja)
KR (1) KR100542504B1 (ja)
DE (1) DE10030546B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377293C (zh) * 2002-03-27 2008-03-26 松下电器产业株式会社 部件安装方法,部件安装装置及超声波焊接头
JP2009147068A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8960745B2 (en) 2011-11-18 2015-02-24 Nike, Inc Zoned activation manufacturing vacuum tool
US9010827B2 (en) 2011-11-18 2015-04-21 Nike, Inc. Switchable plate manufacturing vacuum tool
US8849620B2 (en) 2011-11-18 2014-09-30 Nike, Inc. Automated 3-D modeling of shoe parts
US9451810B2 (en) 2011-11-18 2016-09-27 Nike, Inc. Automated identification of shoe parts
US8696043B2 (en) 2011-11-18 2014-04-15 Nike, Inc. Hybrid pickup tool
US8958901B2 (en) 2011-11-18 2015-02-17 Nike, Inc. Automated manufacturing of shoe parts
US8755925B2 (en) 2011-11-18 2014-06-17 Nike, Inc. Automated identification and assembly of shoe parts
US10552551B2 (en) 2011-11-18 2020-02-04 Nike, Inc. Generation of tool paths for shore assembly
US8858744B2 (en) * 2011-11-18 2014-10-14 Nike, Inc. Multi-functional manufacturing tool
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
US9629587B2 (en) 2014-07-10 2017-04-25 General Electric Company Systems and methods for coronary imaging

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
JPS6325939A (ja) 1986-07-18 1988-02-03 Ricoh Co Ltd 電子部品実装方法
JPH0286135A (ja) 1988-09-22 1990-03-27 Sony Corp 半導体装置の製造方法
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
DE69414686T2 (de) * 1993-07-27 1999-05-06 Citizen Watch Co Ltd Elektrische verbindungsstruktur und verfahren zum elektrischen verbinden von anschluessen untereinander
JPH08139138A (ja) 1994-11-09 1996-05-31 Ricoh Co Ltd 電子部品の接続方法
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
JP3194849B2 (ja) 1995-05-30 2001-08-06 日本無線株式会社 弾性表面波デバイス製造方法
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JPH10107078A (ja) * 1996-09-30 1998-04-24 Toshiba Electron Eng Corp 電子部品の製造方法及び電子部品
JPH11122072A (ja) 1997-10-14 1999-04-30 Fujitsu Ltd 弾性表面波装置
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377293C (zh) * 2002-03-27 2008-03-26 松下电器产业株式会社 部件安装方法,部件安装装置及超声波焊接头
JP2009147068A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
US8003437B2 (en) 2007-12-13 2011-08-23 Oki Semiconductor Co., Ltd. Semiconductor device fabricating method and fabricating apparatus
US8484820B2 (en) 2007-12-13 2013-07-16 Lapis Semiconductor Co., Ltd. Semiconductor device fabricating method and fabricating apparatus

Also Published As

Publication number Publication date
DE10030546B4 (de) 2009-12-31
DE10030546A1 (de) 2001-01-18
JP3539315B2 (ja) 2004-07-07
KR20010021017A (ko) 2001-03-15
KR100542504B1 (ko) 2006-01-11
US6718604B1 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
JP3826875B2 (ja) 圧電デバイスおよびその製造方法
US6762537B1 (en) Piezoelectric device and method for manufacture thereof
EP1041715B1 (en) Electronic component
JP2006197554A (ja) 弾性表面波デバイス及びその製造方法、icカード、携帯用電子機器
WO2010035457A1 (ja) 圧電デバイスとその製造方法
JP3539315B2 (ja) 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP2010050778A (ja) 圧電デバイス
JP4161267B2 (ja) 弾性表面波装置
JP2001102891A (ja) 圧電デバイス
JP2009130665A (ja) 圧電発振器
JP2013031133A (ja) 圧電振動デバイス
JP2009165102A (ja) 圧電発振器および圧電発振器の製造方法
JP2003318692A (ja) 圧電デバイス
JP3690147B2 (ja) 半導体発光素子の実装方法
JP2010258667A (ja) 電子部品およびその製造方法、圧電振動子およびその製造方法
JP3896792B2 (ja) 電子デバイス及び圧電デバイスのパッケージ
JP2001257236A (ja) 電子デバイスの製造方法
JP3793715B2 (ja) 密閉型電子部品組立方法及び密閉済sawフィルタ
JP2009225219A (ja) 圧電デバイスおよびその製造方法
JP2010219876A (ja) 圧電デバイス
JP4765673B2 (ja) 電子デバイスの製造方法および電子デバイス
JP2004289478A (ja) 圧電振動片の接合構造および圧電デバイスとその製造方法ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JP4085549B2 (ja) 圧電デバイス及びその製造方法
JP5716594B2 (ja) 圧電振動デバイス
JP2009141641A (ja) 圧電デバイス

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Ref document number: 3539315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

EXPY Cancellation because of completion of term