JP2016529729A - 半導体ダイおよびパッケージジグソーサブマウント - Google Patents

半導体ダイおよびパッケージジグソーサブマウント Download PDF

Info

Publication number
JP2016529729A
JP2016529729A JP2016537425A JP2016537425A JP2016529729A JP 2016529729 A JP2016529729 A JP 2016529729A JP 2016537425 A JP2016537425 A JP 2016537425A JP 2016537425 A JP2016537425 A JP 2016537425A JP 2016529729 A JP2016529729 A JP 2016529729A
Authority
JP
Japan
Prior art keywords
submount
jigsaw
recess
contact
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016537425A
Other languages
English (en)
Inventor
ポドヴァル，シモン
Original Assignee
キュベイコン リミテッド
キュベイコン リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キュベイコン リミテッド, キュベイコン リミテッド filed Critical キュベイコン リミテッド
Publication of JP2016529729A publication Critical patent/JP2016529729A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

半導体デバイスを外部回路に接続するためのサブマウントであり、このサブマウントマウントは、絶縁材料から形成され、比較的狭い縁部面と、第１および第２の比較的大きな正面の面とを有する平坦な基板と、縁部面に沿って形成される少なくとも１つの凹部と、少なくとも１つの凹部の各々の特定の面に形成される導電材料の層と、半導体デバイスとの電気接点を形成するように構成される第１の正面の面上の第１の複数のソルダリングパッドと、各々が第１の複数のソルダリングパッドにおける特定のソルダリングパッドを少なくとも１つの凹部の特定の凹部の導電材料の層に電気接続する導電接続部とを備える。【選択図】図１Ａ

Description

本発明の実施形態は、半導体ダイまたはダイパッケージをそれと共に使用される回路に電気接続するための装置および方法に関する。
半導体デバイスは、シングルコンポーネント構造またはマルチコンポーネント半導体集積回路（ＩＣ）のいずれであっても（以後総称してＩＣと呼ぶ）典型的には、半導体ウェハ上にこれらのデバイスの多数の複製を収容するアレイにおいて形成される。半導体ウェハは、一例として、Ｓｉ、ＧａＡｓまたはＧａＮであってよい。ＩＣを構成した後、ウェハは、「ダイ」と呼ばれる断片に分離される、すなわち「ダイスカットされ」、その各々は、ウェハ上に形成されたＩＣの単一の複製を有する。ＩＣの構成要素、例えばＩＣが共に作用する外部回路との電気接続を必要とするダイに含まれるトランジスタのソース、ドレインおよびゲートは、ダイの表面に形成された導電接触パッド（ダイパッドとも呼ばれる）に電気接続される。ダイは典型的には、サブマウントに設置され、サブマウントと共に、保護エポキシまたはプラスチックの中に入れるまたはそれらの中に成型することによって「ダイパッケージ」に封入される。サブマウントは、ダイ、およびパッケージから延出する、またはそうでなければダイパッケージの外から容易にアクセス可能な導電性のパッケージリード線またはソルダ−バンプを機械的に支える。ダイパッケージリード線またはソルダーバンプは「パッケージされたダイ」を、ダイが共に使用される外部回路に電気接続するのに利用され、導電ボンドワイヤによってダイの接触パッドに電気接続される。ボンドワイヤは通常、銅（Ｃｕ）、アルミニウム（Ａｌ）または金（Ａｕ）から形成される。ダイパッケージは、単一のダイを含むように限定されるのではなく、任意選択で互いに電気接続され、パッケージおよびダイを外部回路に接続するために接触パッド、ソルダ−バンプおよび／またはパッケージリード線を有する複数のダイを収容する場合もあることを理解されたい。
パッケージする前のダイが「ベアダイ」呼ばれることに対して、パッケージ後のダイまたはダイパッケージは、「チップ」と呼ばれる場合があり、従来よりダイとチップの区別は不明瞭であり、チップ、ダイおよびダイパッケージは相互に交換可能に使用されることが多い。特別に指摘される、または文脈によって指摘されなければ、ダイまたはベアダイを「ベアダイ」と呼び、「ダイパッケージ」をパッケージ後のダイまたは複数のダイと呼び、チップを一般にベアダイおよびダイパッケージと呼ぶ。
今日、軍事、宇宙および民間用途の多く、例えばレーダー、通信ネットワーク要素、コンピュータ、携帯電話、ノートブックおよびタブレットなどを提供するデバイスは典型的には、多様な異なるチップと、例えば受動回路素子などの従来より「パッシブ部品」と呼ばれる電子構成要素、およびこれらのデバイスによって実施される用途に必要な種々の機能性を与える他の電子構成要素とを有する電子回路構成を必要とする。一部のデバイスは、デジタルとアナログ機能の両方を必要とし、対応するデジタルおよびアナログチップを必要とする。例えば携帯電話はそのＲＦフロントエンドシステムのためにアナログ回路素子を必要とし、同様にデジタル音響およびビデオ信号プロセッサを必要とする。多くの今日のデバイスはサイズが縮小している、および／またはそれぞれの操作者のためにより大きなビデオインターフェースを提供するように構成されるため、チップ、およびデバイスの用途を実現するように協働する関連する回路素子を収容し電力を与えるのに利用可能なスペースおよび電力は減少している。
デバイスの回路構成に利用可能なスペースおよび電力の減少によって生じる制約は、より小さなフットプリントを有する電子回路を生み出すことによって概ね満たされる。フットプリントは、回路が、回路が支持されるプリント回路基板上で占める領域を指す。回路構成のフットプリントを縮小することは、その構成要素のフットプリントを縮小すること、および／または構成要素のパッケージング密度を上げることによって達成することができる。一般に、シングルモノリシック集積回路の構成要素として種々のチップおよび回路素子の構造を電子回路内に形成することによって、所与の電子回路のフットプリントにおいて所望される程度の縮小を実現することは不可能である、または有利なことではない。種々のチップ構造は、異なる、適合させることが不可能な製造工程を必要とする。加えて、シングルモノリシック集積回路の構成要素構造として必要とされる回路機能を提供する既知の作用チップの信頼性および性能を再現するように試みることは現実的でない場合が多い。
モノリシックの完全な集積回路の代わりに、業界は、マルチチップモジュール（ＭＣＭ）またはパッケージ内のシステム（ＳＩＰ）（以後総称してＭＣＭと呼ぶ）を開発し、多くの今日のデバイスのスペースおよび電力要件を緩和してきた。ＭＣＭは、共通の基板または共有される複数の基板のスタック上で組み立てられた複数のチップおよび／または関連する電子構成要素を含む電子システムである。基板（当分野では「インターポーザー」と呼ばれる場合もある）は、一例として、導電トレースの好適なパターンを有するセラミック、Ｓｉ、ＧａＡｓまたはＧａＮなどの好適な材料から形成されたプリント回路基板（ＰＣＢ）あるいは薄いまたは厚いプレートであってよい。１つまたは複数の基板上のチップおよび電子構成要素は、従来式の技術を使用して互いにおよび導電トレースに電気接続される。ＭＣＭ組立体のフットプリントを、チップおよび構成要素がＰＣＢ上で従来式に組み立てられる個々の要素として有するフットプリントに対して縮小するようにトレースが設計され、チップおよび構成要素が位置決めされることで、チップおよび構成要素が共通の電力および熱消散リソースを共有することができる。組み立て後のチップおよび構成要素は、オーバーモールディング工程において封入されることで、ＭＣＭがシングルダイパッケージとして現れ機能する。
本発明の一実施形態の態様は、半導体チップおよび／またはパッシブ部品が、半導体デバイスを外部回路に接続するために設置される比較的小さいフットプリントを有するサブマウントを提供することに関する。
本発明の一実施形態において、サブマウントは、２つの比較的大きな正面の面と、比較的狭い縁部面とを有する平坦な絶縁基板を備える。基板の縁部面に沿って特定の面の少なくとも一部、すなわち凹部に境界を付ける面に導電性の「接触層」を有する凹部（以後「凹面」と呼ばれる）が形成される。凹面の接触層は、少なくとも１つの導電要素によって基板の正面の面にある少なくとも１つのソルダリングパッドに電気接続される。任意選択で、少なくとも１つの導電要素は、基板の正面の面にある導電トレースである。本発明の一実施形態において、少なくとも１つの導電要素は、基板内に位置する内部導電要素である。任意選択で、基板は、絶縁材料の層と、パターン形成された層の領域を含む内部導電要素の間に挟まれた導電材料のパターン形成された層を含む。
接触層に接続されたソルダリングパッドは、正面の面に設置されたダイおよび／またはダイパッケージならびに／あるいはパッシブ部品に電気接続されることで、ダイおよび／またはダイパッケージおよび／またはパッシブ部品を接触層に電気接続することができる。ダイまたはダイパッケージ上のソルダリングバンプを使用して、ダイまたはダイパッケージを基板のソルダリングパッドに電気接続することができる、あるいはソルダリングパッドをボンドワイヤによってダイまたはダイパッケージに電気接続させる場合もある。ダイおよび／またはダイパッケージならびに／あるいはパッシブ部品は、凹部接触層を外部回路の電気接点に電気接続することによって外部回路に電気接続されてよく、この電気接点は、外部回路が接続されるＰＣＢ上のトレースであってよい。以後、本発明の実施形態によるサブマウントの基板内に形成され、基板に設置されたダイおよび／またはダイパッケージならびに／あるいはパッシブ部品を外部回路に電気接触させるための接触層を有する凹部は、以後「接触ベイ」と呼ばれる。接触ベイに境界を付ける凹面は、「接触ベイ面」または「ベイ面」と呼ばれる。
本発明の一実施形態において、サブマウントは、複数の接触ベイを有するように形成されてよい、および／またはその基板に設置された複数のチップおよび／またはパッシブ部品を有するように構成される場合もある。任意選択で基板の両側の正面の面は、それらにチップおよび／またはパッシブ部品が設置され、チップおよび／またはパッシブ部品をサブマウントの接触ベイに接続することができるように構成される。１つまたは複数の接触ベイを有する本発明の一実施形態によるサブマウントは、ジグソーパズルのピースを思わせる形状を有するため、以後「ジグソーサブマウント」と呼ぶ。以後、ジグソーサブマウントへの電気接続は、他のタイプの電子構成要素を参照することが明白でなければ、チップを参照するように記載され得るが、本発明の実施形態の実施は、ジグソーサブマウントへのチップの電気接続を実施することに限定されない。一般に、チップに関して記載したものと同様のジグソーサブマウントへの電気接続は、様々な種類のパッシブ部品などの他の電気構成要素に対して行われる可能性がある。
本発明の一実施形態によるジグソーサブマウントの接触ベイは、種々の異なる形状およびサイズのいずれか、ならびに接触層を有する場合があり、特定の作動条件の下に有利に機能するように構成されてよい。例えば、ジグソーサブマウント基板の正面の面の一方または両面にある比較的多数のトレースと接触することを必要とする、あるいは比較的大きな電流に耐えることを必要とする接触ベイは、比較的大きなベイ面を有するように設計される場合がある。一方で１つのまたは比較的少数のトレースと接触することが意図された、あるいは大きな電流に耐えることが意図されていない接触ベイは、比較的小さいベイ面を有する場合がある。高周波数の信号を担持することが必要とされる第１の接触ベイは、比較的小さいベイ面を有するように形成され、任意選択で第１の接触ベイによって担持される信号と１８０度位相がずれた高周波数の信号を担持する同様の第２の接触ベイに近接するジグソーサブマウントの縁部に沿って位置決めされてよい。第１および第２の接触ベイのサイズおよび近接性は、接触ベイのより低いインダクタンスであってよい。接触ベイ面はまた、ジグソーサブマウントの正面の面にあるトレース構造と適合するのに好都合な幾何学形状を提供するように成形されてよい。ベイ面は、例えば、円形、トレースの所望されるレイアウトと適合するように適応されたポリライン形状であってよい。円形のベイ面は、円の実質的な円弧である縁部を有するベイ面である。ポリラインベイ面は、実質的にポリマーラインである縁部を有するベイ面である。
チップを外部回路に接続するためにジグソーサブマウントの縁部に沿って接触ベイを形成することによって、ジグソーサブマウントの両側の正面の面の領域がチップをジグソーサブマウントに設置するのに利用可能になる。加えて、ベイのベイ面は、ジグソー正面の面に設置されたチップを外部回路に電気接続するのに利用可能であるジグソー縁部面の表面積を拡大する。結果として、所与の正面の表面積を有する本発明の一実施形態によるジグソーサブマウントに、比較的小さいフットプリントを有する空間構成で複数のチップが設置され、この複数のチップの電気接続を実現する。
本発明の一実施形態の一態様は、任意選択で「ジグソーマザーボード」と呼ばれるマザーボードを提供することに関し、このマザーボードにジグソーサブマウントが設置されることで、それらが収容する種々のチップを電気接続し、所望される機能または機能のセットを提供する回路構成を構成することができる。本発明の一実施形態において、ジグソーマザーボードは、接触ベイとの電気接点を形成するためにマザーボードの正面の面に導電接触領域（以後「接触ランド」と呼ぶ）を備える。接触ベイがランドに位置決めされる際、好適なはんだを接触ランドへと流すことで、はんだが接触ベイの接触層に流れこれを濡らすことで、ランドと接触ベイの接触層の間に電気接点を形成する。接触ランドは好適な導電トレースによって、マザーボードおよびこれによりランドをマザーボードが挿入され得るソケットの対応する接点に電気接続するマザーボード上の導電接点に接続される場合もある。一例として、ジグソーマザーボード上の導電接点は、従来式のＰＣＢをコンピュータマザーボードの拡張スロットに接続するのに使用される従来式のエッジコネクタと同様のエッジコネクタであってよい。
本発明の一実施形態において、ジグソーマザーボードは、ジグソーサブマウントが、サブマウントがマザーボードに設置される際にジグソーサブマウント上のチップが着座する凹部を有するように形成されてよい。このような凹部を有するように形成されたジグソーマザーボードは、ジグソーサブマウントの両側の正面の面に設置されたチップを有するジグソーサブマウントを支持することができる。
考察において、そうでないことが述べられなければ、本発明の一実施形態の１つまたは複数の特徴の特定の条件または関係の特徴を修飾する「実質的に」および「およそ」などの形容詞は、その条件または特徴が、それが意図される用途に関する実施形態の機能に対して許容可能な許容差の範囲内に定義されることを意味することが理解される。
この概要は、詳細な記載において以下にさらに記載される特有の形態における概念の１つの選択を採用するために提供される。この概要は、クレーム請求される主題の鍵となる特徴または必須の特徴を特定することは意図しておらず、クレーム請求される主題の範囲を限定するのに使用されることも意図されていない。
本発明の実施形態の非制限的な例が、この段落の以下に列記されここに添付される図面を参照して以下に記載される。複数の図面に現れる同一の構造、要素または部品は一般に、それらが現れる図面のすべてにおいて同一の数字によって分類される。図面における本発明の一実施形態の所与の特徴を表すアイコンを分類するラベルは、所与の特徴を参照するのに使用されてよい。図面に示される構成要素および特徴機構の寸法は、提示を簡便かつ明確にするために選択されており、必ずしも縮尺通りではない。
本発明の一実施形態による、複数の接触ベイを有するように形成され、両側の正面の面にベアダイまたはダイパッケージが設置されるように構成されたジグソーサブマウントの第１の正面の面を概略的な斜視図である。 本発明の一実施形態による、複数の接触ベイを有するように形成され、両側の正面の面にベアダイまたはダイパッケージが設置されるように構成されたジグソーサブマウントの第２の正面の面を概略的な斜視図である。 本発明の一実施形態による、図１Ａおよび１Ｂに示されるジグソーサブマウントの第１の正面の面にダイパッケージを設置する作業の概略図である。 本発明の一実施形態による、図１Ａおよび１Ｂに示されるジグソーサブマウントの第１の正面の面にダイパッケージを設置する作業の概略図である。 本発明の一実施形態による、図１Ａおよび１Ｂに示されるジグソーサブマウントの第１の正面の面にダイパッケージを設置する作業の概略図である。 本発明の一実施形態による、図１Ａおよび１Ｂに示されるジグソーサブマウントの第１の正面の面にダイパッケージを設置する作業の概略図である。 図１Ａ〜図１Ｂに示されるジグソーサブマウントの第２の正面の面にベアダイを設置する作業の概略図である。 図１Ａ〜図１Ｂに示されるジグソーサブマウントの第２の正面の面にベアダイを設置する作業の概略図である。 図１Ａ〜図１Ｂに示されるジグソーサブマウントの第２の正面の面にベアダイを設置する作業の概略図である。 図１Ａ〜図１Ｂに示されるジグソーサブマウントの第２の正面の面にベアダイを設置する作業の概略図である。 ジグソーサブマウントの第１および第２の面に設置されたダイパッケージおよびベアダイを有するジグソーサブマウントを本発明の一実施形態によるジグソーサブマザーボードに設置する作業の概略図である。 ジグソーサブマウントの第１および第２の面に設置されたダイパッケージおよびベアダイを有するジグソーサブマウントを本発明の一実施形態によるジグソーサブマザーボードに設置する作業の概略図である。 ジグソーサブマウントの第１および第２の面に設置されたダイパッケージおよびベアダイを有するジグソーサブマウントを本発明の一実施形態によるジグソーサブマザーボードに設置する作業の概略図である。 本発明の一実施形態による、ジグソーサブマウントに設置されたチップを収容する凹部を有するように形成されたジグソーマザーボードの概略図である。 本発明の一実施形態による、ジグソーＭＣＭと共に設置された、図５Ａに示されるジグソーマザーボードの概略図である。 本発明の一実施形態によるカット面が刻まれた縁部を有する図５Ａに示されるジグソーマザーボードの概略図である。
図１Ａおよび図１Ｂは、本発明の一実施形態による、ベアダイおよび／またはダイパッケージを、ダイまたはダイパッケージが共に作用するように意図された回路に電気接続するためのジグソーサブマウント２０の斜視図を概略的に示している。ジグソーサブマウント２０は、複数の接触ベイを有するように形成された基板３０を備えることができ、これらの接触ベイは総称して数字の４０によって分類され、基板の縁部面３４に沿って形成される。接触ベイ４０は一例として、一列の比較的小さい矩形の接触ベイ４１と、比較的大きな矩形で湾曲した接触ベイ４２および４３それぞれと、矩形の接触ベイ４４と、半円の接触ベイ４５とを備える。各々の接触ベイ４０は、導電層、すなわち接触層４９を備え、これはサブマウント、ならびにジグソーサブマウントに設置され得るベアダイおよび／またはダイパッケージに対する電気接点を提供するために接触ベイのベイ面の少なくとも一部を覆っている。
一例として、基板３０は、ベアダイおよび／またはダイパッケージが図１Ａに示される基板の第１の正面の面３１に設置される、あるいは、図１Ｂに示される基板の第２の正面の面３２に設置されるように構成される。第１の正面の面３１は任意選択で、円形接触パッド５１のアレイ５０および矩形接触パッド５３のアレイ５２を有する。接触パッド５１または５３は、接触ベイ４０の接触層４９に電気接続されてよく、かつ例えばダイまたはダイパッケージ上の接触パッド、ソルダ−バンプあるいはパッケージリード線にはんだ付けすることによってダイまたはダイパッケージに電気接続させ、ダイまたはダイパッケージを接触ベイに接続することができる。同様に、図１Ｂに示される第２の正面の面３２は、ダイまたはダイパッケージをジグソーサブマウント２０の接触ベイに接続するための接触パッド５５を有する。
接触パッド５１または５３は、図１Ａに概略的に示されるように基板３０の第１の正面の面３１にある導電トレース６１によって、あるいは基板３０の内部の内部導体（図示せず）によって接触ベイ４０の導電層４９に電気接続されてよい。同様に、図１Ｂに示される第２の正面の面３２にある接触パッド５５は、第２の正面の面にある導電トレース６２によって接触ベイ４０の導電層４９に電気接続されてよい。基板３０は、当業者に既知の方法を利用して、絶縁材料の層の間に挟まれた導電材料のパターン形成された層を備える多層基板として形成されることで、接触パッド５１、５３または５５を接触ベイ４０の接触層４９に接続するための内部導体（図示せず）を設けることができる。接触パッド５１または５３は、好適なバイア（図示せず）によって内部接触層に電気接続されてよい。
基板の接触パッドはまた、導電トレース、ボンドワイヤまたは内部導体によって基板の別の接触パッドに接続されることで、基板に設置された１つのチップの異なる構成要素同士または２つの異なるチップの構成要素同士を電気接続する場合もある。例えばジグソーサブマウント２０の第１の面３１は、２本の導電トレース６３を備え、その各々が、円形接触パッド５１を矩形接触パッド５３に接続する。各々のトレース６３ならびにそれが接続する円形および正方形の接触パッド５１および５３を使用して、チップまたは複数のチップの適切な接触パッドを導電トレースによって接続された接触パッドにはんだ付けすることによって同一チップまたは異なるチップ内の構成要素を接続することができる。
図１Ａおよび１Ｂに示されるジグソーサブマウント２０に形成される接触ベイ４０の多様な形状によって指摘されるように、本発明の一実施形態による接触ベイは、異なる形状および／またはサイズ、ならびに異なる導電性および異なる厚さを有する材料から形成される接触層を有するように形成されてよい。接触ベイが呈する多様な形状およびサイズは、接触ベイが耐えることが予想される作動条件に応じて決定することができる。例えば、ジグソーサブマウント２０内の大きな矩形接触ベイ４２は、第１の正面の面３１および第２の正面の面３２に設置されたチップまたは複数のチップにおける比較的多数の電界効果トランジスタ（ＦＥＴ）の大きな電流に耐えることができることが必要とされる可能性がある。大きな湾曲した接触ベイ４３は、ドレイン電圧ＶＤＤを提供する電源に対する接点をＦＥＴのドレイン端子に提供し、比較的大きなドレイン電流を担持することが要求される可能性がある。比較的小さな接触ベイ４１は、制御回路によってＦＥＴのゲートに伝達される高周波数制御信号を担持する電気接点を提供するように要求される可能性がある。
数を示す例として、ジグソーサブマウントの接触ベイの導電層が、ジグソーサブマウントに設置されたチップまたは複数のチップにおよそ５ボルトに等しい電圧Ｖｄｄと一般に呼ばれる特定の電圧を提供し、およそ１Ａ（アンペア）に等しいピーク電流を担持するのに使用されると仮定されたい。さらに接触ベイは、およそ２０°に等しい室温から、およそ８０℃に等しい最大作動温度までの温度範囲内で作動することが必要とされると仮定されたい。ベイの接触層は、２５°においておよそ１９．２ｎΩｍ（ナノオームメートル）に等しい電気抵抗と、Ｋ／度当たりおよそ０．３９３%に等しいケルビン当たりの導電性の変化に対する温度係数とを有する銅から形成され得る。このとき接触ベイ面は有利には、およそ０．３２ｍｍ（ミリメートル）に等しい長さと、およそ３５μｍ（マイクロメートル）に等しい厚さとを有する可能性がある。
一般に円形のベイ面を有する接触ベイを形成することがより容易であり、かつより費用が少ないことに留意されたい。しかしながら、ジグソーサブマウントの縁部に沿った所与の長さに関して、ポリマーラインベイ面を有する接触ベイは、円形のベイ面より大きなまたは実質的により大きな面積を有するベイ面を提供することができる。
図２Ａから２Ｄ は、２つのダイパッケージ８０および９０の図１Ａおよび１Ｂに示されるジグソーサブマウント２０の第１の正面の面３１に対する設置作業を概略的に示している。図２Ａは、図１Ａに示される斜視図におけるジグソーサブマウントを示している。図２Ｂおよび図２Ｃは、ダイパッケージ８０および９０をそれぞれ概略的に示している。ダイパッケージ８０は、ジグソーサブマウント２０の第１の正面の面３１にある円形接触パッド５１と合致する任意選択の円形接触パッド８１をダイパッケージの「底」面８２に有するように形成される。ダイパッケージ９０は、ジグソーサブマウント２０の第１の正面の面３１にある正方形の接触パッド５３と合致する任意選択の正方形の接触パッド９１をダイパッケージの「底」面９２に有するように形成される。ダイパッケージ８０は、ダイパッケージ８０の底面８２にある円形接触パッド８１が、ジグソーサブマウント２０の第１の面３１にある位置が一致する正方形の接触パッド５３と接触するようにジグソーサブマウントの第１の正面の面３１に配置される。接触している位置が一致する接触パッド同士が、熱および／または超音波接合などの種々の接合技法のいずれかを使用して併せてはんだ付けされることで、パッケージされたチップ８０の接触パッドをジグソーサブマウント２０の位置が一致する接触パッド５１に電気的および機械的に接続し、ダイパッケージ８０をジグソーサブマウントの所望される接触ベイ４０に電気接続する。同様に、ダイパッケージ９０の正方形の接触パッド９１は、位置が一致する正方形の接触パッド５３に接触し、電気的かつ機械的に接合されるように配置されることで、ダイパッケージ９０をジグソーサブマウントの所望される接触ベイ４０に電気的に接続する。図２Ｄは、本発明の一実施形態によるサブマウント２０に設置した後のダイパッケージ８０および９０を概略的に示す。
図３Ａから図３Ｄは、ベアダイ１００の図１Ａおよび図１Ｂに示されるジグソーサブマウント２０の第２の面３２に対する設置作業を概略的に示している。図３Ａは、図１Ｂに示される斜視図においてジグソーサブマウント２０を概略的に示している。図３Ｂは、接触パッド１０１を有するベアダイ１００を概略的に示している。ベアダイは、図３Ｃに概略的に示されるように第２の正面の面３２に位置決めされ、ベアダイにある接触パッド１０１は、第２の正面の面３２にある接触パッド５５にワイヤ接合される。当分野で既知の種々のワイヤ接合技法のいずれか、例えば一例としてボール接合またはウェッジ接合を使用して、ベアダイ１００にある接触パッド１０１を正面の面３２にある接触パッド５５にワイヤ接合することができる。任意選択で、図３Ｄに示されるように、ワイヤ接合作業の後、ベアダイ１００は、保護ケーシング１０２内に封入される。保護ケーシング１０２内に封入されたベアダイ１００は、封入チップ１０２と呼ばれる場合がある。本発明の一実施形態によるチップ８０、９０および１０２などの複数のチップが設置されたジグソーサブマウントは、「ジグソーマルチチップモジュール」またはジグソーＭＣＭと呼ばれる場合もある。チップ８０、９０および１０２が設置されたジグソーサブマウント２０は、「ジグソーＭＣＭ２０」と呼ばれる場合もある。
数を示す例として、チップ８０、９０および１０２が、８ｍｍｘ８ｍｍ、１０ｍｍｘ１０ｍｍおよび１６ｍｍｘ２０ｍｍにそれぞれ等しいフットプリントを有するジグソーＭＣＭ２０の中に含まれると仮定されたい。チップをサブマウントにある他のチップおよび／または接触ベイ４０（図１Ａ）に電気接続する導電トレースの経路を決めるのに各々のチップ８０、９０および１０２を囲む１ｍｍの幅の周辺部が必要とされると仮定されたい。チップ８０、９０および１０２は正面の面３０と３２の両方に設置されるため（図２Ａ、２Ｃ、３Ａ、３Ｃ、３Ｄ）、ジグソーＭＣＭ２０は、およそ１８ｍｍｘ２２ｍｍに等しいフットプリントを有する可能性がある。
図４Ａから図４Ｃは、本発明の一実施形態によるジグソーＭＣＭ２０のジグソーマザーボード２００への設置作業を概略的に示す。ジグソーマザーボード２００は任意選択で、ジグソーサブマウント２０に設置されたダイパッケージ８０および９０を収容するための２つの凹部２０１および２０２と、ジグソーサブマウント２０の接触ベイ４０と合致する、マザーボードとジグソーサブマウント２０間の電気接点を形成するための導電ランド２１０とを有するように形成される。任意選択で凹部２０１および／または２０２は、マザーボード２００を完全に貫通するように通る「貫通凹部」である。本発明の一実施形態において、凹部２０１および／または２０２は、マザーボード２００を完全には貫通せず、マザーボード内に底面を有する「ブラインド凹部」である。任意選択で凹部２０１および／または２０２の底部は、ダイパッケージ８０および／または９０それぞれの作用中に生成される熱を消散させるためのヒートシンクまたは熱導体として機能する熱導電材料（図示せず）によって覆われる。ヒートシンクは導電性または絶縁性であってよい。
ランド２１０は任意選択で、比較的小さい正方形のランド２１１、比較的大きな矩形の半円のランド２１２および２１３をそれぞれ、小さい正方形のランド２１４ならびに小さい円形ランド２１５の列を含む。ランド２１１、２１２、２１３、２１４および２１５は、接触ベイ４１、４２、４３、４４および４５（図４Ｂ）それぞれと合致し、それらとの電気接触を実現するように成形され位置決めされる。図４Ｂは、図２Ｄに示される斜視図においてジグソーサブマウント２０を概略的に示す。図４Ｃは、ジグソーマザーボード２００に設置されたジグソーＭＣＭ２０を示す。
ジグソーマザーボード２００は、単一のジグソーサブマウントを収容するように示されるのに対して、ジグソーマザーボードに、チップまたは複数のチップを各々が有する複数のジグソーサブマウントが設置され、これらのジグソーサブマウントに対する電気接続を実現するように構成されることで所望される回路を提供する場合もある。ジグソーサブマウントは、サブマウントに設置されたチップに対する電気接触を実現する接触ベイを備えるため、所望される回路を生み出すことが要求される複数のサブマウントを比較的一緒に近づけてジグソーマザーボード上に位置決めすることで、所望される回路が比較的小さなフットプリントによって特徴付けられる場合もある。
一例として、図５Ａは、図５Ｂにおけるジグソーマザーボード３００に設置されて示される２つのジグソーＭＣＭ３２１および３２２を収容し、これらに対する電気接触を実現するように構成されたジグソーマザーボード３００を示す。ジグソーＭＣＭ３２１および３２２は任意選択で、図４Ｂおよび図４Ｃに示されるチップ８０、９０および封入チップ１０２を有するジグソーＭＣＭ２０と同様である。図５Ａに示されるジグソーマザーボード３００は、チップ８０および９０を収容するための凹部２０１および２０２と、封入チップ１０２を収容するために凹部２０３とを有するように形成される。
任意選択で、ジグソーマザーボード３００は、接触フィンガー３０４を備える縁部コネクタ３０２と、ランド２１１、２１２、２１４、２１５と、２つの非同心円の交差点によって形成される面積を任意選択で有するランド２１６とを有する。接触フィンガー３０４は、適切に構成された導電トレース（図示せず）または内部導電層によってジグソーマザーボード上の適切なランドに電気接続されてよい。ランドは、ジグソーＭＣＭ３２１と３２２の間ならびにジグソーＭＣＭと縁部コネクタ３０２の接触フィンガー３０４の間に電気接触を実現するように構成される。ジグソーランドは当然のことながら、ＭＣＭ以外の構成要素をマザーボード３００に、互いに、および／または接触フィンガー３０４に電気接続するのに利用される場合もある。
本発明の一実施形態において、ベイ面ではないジグソーサブマウントの縁部面の特定の領域が導電層で覆われることで、ジグソーサブマウントが、縁部面の特定の領域に合致する導電層を有する別のジグソーサブマウントに当接するように突き合わされる際、２つの合致する導電層が接触し２つのジグソーサブマウントを電気接続する。ジグソーサブマウントの縁部面にある導電層は、縁部面導体と呼ばれる場合もある。図５Ｂにおいて、ジグソーＭＣＭ３２３および３２４は、図式的な３２３および３２４の縁部面導体をそれぞれ有し、チップ８０、９０および１００が上に設置されるジグソー基板を有する。図５Ｂにおいて、縁部面導体３２１および３２２は接触しており、ジグソーＭＣＭ３２１とジグソーＭＣＭ３２２を電気接続する。併せて突き合わせる際、縁部面導体３２３と３２２の間にはんだを流すことができる、あるいはそれらは、その電気接続を高めるために溶融するように加熱される場合もある。本発明の一実施形態において、２つの突き合わせたジグソーＭＣＭは、ジグソーＭＣＭの各々の面の正面の面にある接触パッドに電気接続する導電トレースを形成することによって直接接続される場合もある。一例として、図５Ｂにおいて、導電トレース３３０は、ジグソーＭＣＭ３２１および３２２の各々の正面の面にある接触パッド３３１と３３２を接続する。
本発明の一実施形態によるジグソーサブマウント３２１および３２２は、接触ベイを介してサブマウントに設置されたチップに対する電気的接触を実現するため、ジグソーＭＣＭは、図５Ｂに示されるように、密接に隣接して、実質的に併せて「突き合わせて」ジグソーマザーボード３００上に位置決めすることができる。結果として、ジグソーＭＣＭは、比較的小さなフットプリントを占めることになる。
ジグソーサブマウント２０において、接触層４９が位置決めされるベイ４０のベイ面（図１Ａ）は、正面の面３１および３２に直交するように示されることに留意されたい。しかしながら、本発明の一実施形態によるジグソーサブマウントは、そのベイ面がジグソーサブマウントの正面の面に直交するベイを有するように形成されることに限定されない。接触ベイのベイ面は、そのジグソー基板の２つの正面の面の一方に対して鋭角に角度が付けられる場合もある。２つの面領域の間の角度は、この面に対するその各々の垂線の間の角度として規定され、この場合面領域に対する垂線は、この面領域によって境界が付けられる本体から離れるように向く、面領域に直交するベクトルである。ベイ面が鋭角で角度が付けられる正面の面は、他方、すなわちジグソー基板の「より大きな」正面の面より小さくなる。正面の面に対して鋭角に配向された接触ベイを有するジグソーサブマウントは、ジグソーサブマウントがジグソーマザーボード上で占める面積を縮小するためにジグソーマザーボードと接触するより小さい正面の面が設置される場合がある。
一例として、ジグソーＭＣＭ３２１は、ジグソーＭＣＭの底部の正面の面３４１と鋭角を形成する角度が付いた縁部面３４０を有する。縁部面３４０は垂線３５０を有し、正面の面３４１は垂線３５１を有する。面の間の鋭角は、垂線３５０と３５１の間の角度αとして指摘される。本発明の実施形態において、αは、およそ６０°より大きく、９０°未満である。
本発明の一部の実施形態において、ジグソーＭＣＭ３２１の縁部面などの縁部面にカット面が刻まれ、縁部面導体が、カット面の１つまたはカット面の１つの特定の領域を覆うように形成される。一例として、図５Ｃは、任意選択で２つのカット面５０１および５０２を有するジグソーＭＣＭ３２１の可能な縁部面５００の断面図を概略的に示している。カット面５０１は、導電層によって覆われることで縁部面導体５１０を形成するが、この導電層はカット面５０２を覆わない。ジグソーＭＣＭ３２１が内部導電層５２０を有する多層ジグソーＭＣＭであるとすると、カット面が刻まれた縁部面５００が、縁部面導体５００を形成するのに比較的好都合な面を提供するため、それは電気的な接触層５２０ではない。縁部面導体５１０をこのとき使用して、内部層５２０を隣接するジグソーＭＣＭに接続せずに、ジグソーマザーボード上の本発明の一実施形態による隣接するジグソーＭＣＭに対する導電性の「突合わせ」接続を実現することができる。
上記の記載において、ジグソーサブマウントの縁部面は、平坦で傾斜した、またはカット面が刻まれた面を有するように記載され示されるが、本発明の一実施形態によるジグソーサブマウントは、平坦な面に限定されないことに留意されたい。一例として、本発明の一実施形態によるジグソーサブマウントの縁部面は、湾曲した、または一部が湾曲した面である場合もある。
本出願の記載およびクレームにおいて、動詞「備える（ｃｏｍｐｒｉｓｅ)」「含む（ｉｎｃｌｕｄｅ)」および「有する（ｈａｖｅ）」ならびにその活用形は、動詞の１つまたは複数の目的語が必ずしも、動詞の１つまたは複数の主語である構成要素、要素または部品の完全な列記ではないことを指摘するのに使用される。
本出願における本発明の実施形態の記載は、一例として提供されており、本発明の範囲を限定することは意図していない。記載される実施形態は、異なる特徴を有し、そのいずれも本発明のすべての実施形態において必要とされるわけではない。一部の実施形態は、一部の特徴のみ、または特徴な可能な組み合わせを利用する。記載される本発明の実施形態の変形形態、および記載される実施形態に指摘される特徴の種々の組み合わせを有する本発明の実施形態は、当業者が思いつくものであろう。本発明の範囲は、特許請求の範囲によって限定される。

Claims (22)

  1. 絶縁材料から形成され、比較的狭い縁部面と、第１および第２の比較的大きな正面の面とを有する平坦な基板と、
    縁部面に沿って形成される少なくとも１つの凹部と、
    前記少なくとも１つの凹部の各々の特定の面に形成される導電材料の層と、
    半導体デバイスとの電気接点を形成するように構成される前記第１の正面の面上の第１の複数のソルダリングパッドと、
    各々が前記第１の複数のソルダリングパッドにおける特定のソルダリングパッドを前記少なくとも１つの凹部の特定の凹部の導電材料の層に電気接続する導電接続部と、
    を備える、半導体デバイスを外部回路に接続するためのサブマウント。
  2. 前記導電接続部が前記第１の正面の面上に導電トレースを備える、請求項１に記載のサブマウント。
  3. 前記導電接続部が、前記平坦な基板の内部に位置決めされた内部導体を備える、請求項１または２に記載のサブマウント。
  4. 半導体デバイスとの電気接点を形成するように構成された前記第２の正面の面上の第２の複数のソルダリングパッドを備える、請求項１から３のいずれかに記載のサブマウント。
  5. 各々が前記第２の正面の面上の前記第２の複数のソルダリングパッドの特定のソルダリングパッドを前記少なくとも１つの凹部の特定の凹部の面に形成された導電材料の層に電気接続する導電接続部を備える、請求項４に記載のサブマウント。
  6. 前記第２の正面の面上のソルダリングパッドに電気接続された前記導電接続部が、前記第２の正面の面上の導電トレースを備える、請求項５に記載のサブマウント。
  7. 前記第２の正面の面上のソルダリングパッドに電気接続された前記導電接続部が、前記平坦な基板の内部に位置決めされた内部導体を備える、請求項５または６に記載のサブマウント。
  8. 前記少なくとも１つの凹部の特定の凹部が円形の凹面を有する、前記請求項のいずれかに記載のサブマウント。
  9. 前記少なくとも１つの凹部の特定の凹部の凹面が、ポリライン凹面である、前記請求項のいずれかに記載のサブマウント。
  10. 特定の凹部の凹面の少なくとも一部における角度が、前記第１および第２の正面の面の特定の正面の面に対して鋭角に角度が付けられる、前記請求項のいずれかに記載のサブマウント。
  11. 前記サブマウントの縁部面の特定の領域が、前記第１および第２の正面の面の特定の正面の面に対して鋭角に角度が付けられる、前記請求項のいずれかに記載のサブマウント。
  12. 前記縁部面が、第１および第２のカット面を備えるカット面が刻まれた面である、請求項１１に記載のサブマウント。
  13. 前記第２のカット面の特定の領域が、導電材料の層によって覆われる、請求項１２に記載のサブマウント。
  14. 前記基板が、前記第２のカット面にある導電材料の層との電気接点を形成する内部導体を備える、請求項１３に記載のサブマウント。
  15. 前記基板が、前記第２のカット面にある導電材料の層との電気接点を形成しない内部導体を備える、請求項１３に記載のサブマウント。
  16. 前記第２のカット面が、前記第１および第２の正面の面の両面に対して９０°に配向される、請求項１２から１５のいずれかに記載のサブマウント。
  17. 鋭角に角度が付けられた前記縁部面の領域が、第２のカット面である、請求項１２から１５のいずれかに記載のサブマウント。
  18. ２つの正面の面を有する絶縁基板と、
    導電材料から前記基板の正面の面上に形成され、前記サブマウント上の凹部の導電層に電気接続されるように構成される接触ランドと、
    を備え、前記請求項のいずれかに記載のサブマウントを設置することができるマザーボード。
  19. 前記基板の正面の面内に形成された凹部を備え、前記正面の面内の凹部が、前記サブマウントに設置された半導体デバイスを収容するように寸法が決められる、請求項１８に記載のマザーボード。
  20. 前記正面の面内の凹部が、前記マザーボードの前記基板内に底面を有するブラインド凹部である、請求項１９に記載のマザーボード。
  21. 前記半導体デバイスの作動によって生成される熱を消散させるように構成された材料の層を備える、請求項２０に記載のマザーボード。
  22. 前記正面の面内の凹部が、前記マザーボードの基板を貫通する、請求項１９に記載のマザーボード。
JP2016537425A 2013-08-28 2013-08-28 半導体ダイおよびパッケージジグソーサブマウント Pending JP2016529729A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IL2013/050730 WO2015029004A1 (en) 2013-08-28 2013-08-28 Semiconductor die and package jigsaw submount

Publications (1)

Publication Number Publication Date
JP2016529729A true JP2016529729A (ja) 2016-09-23

Family

ID=52585685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537425A Pending JP2016529729A (ja) 2013-08-28 2013-08-28 半導体ダイおよびパッケージジグソーサブマウント

Country Status (5)

Country Link
US (1) US9831144B2 (ja)
JP (1) JP2016529729A (ja)
CN (1) CN106663673A (ja)
GB (1) GB2532869A (ja)
WO (1) WO2015029004A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017632A1 (ja) * 2021-08-10 2023-02-16 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置、はんだ付きサブマウント、はんだ付き集合サブマウント、及び、半導体レーザ装置の検査方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105430897B (zh) * 2015-12-29 2018-09-04 广东欧珀移动通信有限公司 电路板及移动终端
FR3049155B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire a demi-trous metallises
DE102017215048A1 (de) * 2017-08-29 2019-02-28 Conti Temic Microelectronic Gmbh Schaltungsträger für Leistungselektronik und Leistungselektronikmodul mit einem Schaltungsträger
TWI647581B (zh) * 2017-11-22 2019-01-11 緯創資通股份有限公司 電路板以及佈局結構
US11294435B2 (en) * 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
CN112672498A (zh) * 2020-12-11 2021-04-16 中国北方发动机研究所(天津) 一种贴片式电路板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304659A (ja) * 1991-04-01 1992-10-28 Nec Corp 混成集積回路装置
JPH07135290A (ja) * 1993-09-14 1995-05-23 Toshiba Corp マルチチップモジュール
JPH08139220A (ja) * 1994-11-04 1996-05-31 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
JPH118445A (ja) * 1997-06-18 1999-01-12 Toyota Motor Corp 回路基板
JPH11121641A (ja) * 1997-10-08 1999-04-30 Nec Corp 半導体装置及びその製造方法
JP2002299782A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 回路基板
JP2003163101A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 複合電子部品
JP2009099816A (ja) * 2007-10-18 2009-05-07 Panasonic Corp 半導体装置とその製造方法および半導体装置の実装方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631898B2 (ja) * 1974-01-11 1981-07-24
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
TW456004B (en) * 1998-02-10 2001-09-21 Nissha Printing Substrate sheet for semiconductor module, method and apparatus for manufacturing the same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6545868B1 (en) * 2000-03-13 2003-04-08 Legacy Electronics, Inc. Electronic module having canopy-type carriers
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6842585B2 (en) * 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US7250352B2 (en) * 2002-04-24 2007-07-31 Sanyo Electric Co., Ltd. Methods for manufacturing a hybrid integrated circuit device
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2006209068A (ja) * 2004-12-28 2006-08-10 Sony Corp 光導波路、光導波路モジュール及び光導波路モジュールの製造方法
KR20080003802A (ko) * 2005-04-15 2008-01-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US7919717B2 (en) * 2005-08-19 2011-04-05 Honeywell International Inc. Three-dimensional printed circuit board
CN101405084B (zh) * 2006-03-20 2011-11-16 皇家飞利浦电子股份有限公司 用于电子微流体设备的系统级封装台
JP5148849B2 (ja) * 2006-07-27 2013-02-20 スタンレー電気株式会社 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
US7829977B2 (en) * 2007-11-15 2010-11-09 Advanced Semiconductor Engineering, Inc. Low temperature co-fired ceramics substrate and semiconductor package
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
JP5193837B2 (ja) * 2008-03-21 2013-05-08 株式会社東芝 半導体メモリカード
KR101429722B1 (ko) * 2008-07-28 2014-09-25 삼성전자주식회사 적층된 칩들을 갖는 전자 장치 형성 방법
CN103329255A (zh) * 2011-01-18 2013-09-25 富士电机株式会社 反向阻断型半导体元件的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304659A (ja) * 1991-04-01 1992-10-28 Nec Corp 混成集積回路装置
JPH07135290A (ja) * 1993-09-14 1995-05-23 Toshiba Corp マルチチップモジュール
JPH08139220A (ja) * 1994-11-04 1996-05-31 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
JPH118445A (ja) * 1997-06-18 1999-01-12 Toyota Motor Corp 回路基板
JPH11121641A (ja) * 1997-10-08 1999-04-30 Nec Corp 半導体装置及びその製造方法
JP2002299782A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 回路基板
JP2003163101A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 複合電子部品
JP2009099816A (ja) * 2007-10-18 2009-05-07 Panasonic Corp 半導体装置とその製造方法および半導体装置の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017632A1 (ja) * 2021-08-10 2023-02-16 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置、はんだ付きサブマウント、はんだ付き集合サブマウント、及び、半導体レーザ装置の検査方法

Also Published As

Publication number Publication date
CN106663673A (zh) 2017-05-10
WO2015029004A1 (en) 2015-03-05
GB2532869A (en) 2016-06-01
US20160163610A1 (en) 2016-06-09
GB201519493D0 (en) 2015-12-16
US9831144B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
JP2016529729A (ja) 半導体ダイおよびパッケージジグソーサブマウント
KR101812373B1 (ko) 임베디드 인터커넥트 브리지 패키지를 위한 직접 외부 인터커넥트
CN101283450B (zh) 3d直通硅体系结构的集成微通道
CN105428337B (zh) 半导体封装及其制造方法
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US7714428B2 (en) High power semiconductor package and method of making the same
JPS63239832A (ja) Ｉｃチップ用パッケージおよびその製造方法
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
JP2008091714A (ja) 半導体装置
US8575736B2 (en) Direct contact flip chip package with power transistors
CN105895603A (zh) 具有衬底隔离和未掺杂的沟道的集成电路结构
TW201946245A (zh) 半導體封裝體及包含半導體封裝體之裝置
US9655265B2 (en) Electronic module
US10741465B2 (en) Circuit module and method of manufacturing the same
JP4919689B2 (ja) モジュール基板
US11177203B2 (en) Vertical and horizontal circuit assemblies
US9721928B1 (en) Integrated circuit package having two substrates
JP7091555B2 (ja) 電力増幅装置
US7808088B2 (en) Semiconductor device with improved high current performance
TWI435667B (zh) 印刷電路板組件
JP2016219535A (ja) 電子回路装置
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2006100298A (ja) 半導体素子収納用パッケージ集合体
JP2004048074A (ja) 半導体装置
JP2004288813A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190402