JPH08139220A - リードレスチップキャリア及びその製造方法 - Google Patents
リードレスチップキャリア及びその製造方法Info
- Publication number
- JPH08139220A JPH08139220A JP29577394A JP29577394A JPH08139220A JP H08139220 A JPH08139220 A JP H08139220A JP 29577394 A JP29577394 A JP 29577394A JP 29577394 A JP29577394 A JP 29577394A JP H08139220 A JPH08139220 A JP H08139220A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- slit
- chip carrier
- pads
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 絶縁基板の表裏間の電気的導通を確実に行う
ことができる，リードレスチップキャリア及びその製造
方法を提供すること。 【構成】 絶縁基板７の表裏両面に設けた複数のパッド
１１と，その側面に設けた複数の突出面７１と，該突出
面７１から窪んだ複数の溝部７５とを設けている。突出
面７１の表面は，パッド１１と導通する側面導体１によ
り被覆されている。ＬＣＣ３の製造に当たり，まず，絶
縁基板に形成した個片化用スリットの内壁を金属めっき
膜により被覆すると共に，その周縁部に沿って金属帯状
部を形成する。次に，上記個片化用スリットの内壁及び
上記金属帯状部を間隔を置いて切り欠くことにより，複
数の溝部を設けると共に，該溝部の間に形成される金属
めっき膜を残存させた複数の側面導体と，各側面導体と
それぞれ接続する複数のパッドとを形成する。
ことができる，リードレスチップキャリア及びその製造
方法を提供すること。 【構成】 絶縁基板７の表裏両面に設けた複数のパッド
１１と，その側面に設けた複数の突出面７１と，該突出
面７１から窪んだ複数の溝部７５とを設けている。突出
面７１の表面は，パッド１１と導通する側面導体１によ
り被覆されている。ＬＣＣ３の製造に当たり，まず，絶
縁基板に形成した個片化用スリットの内壁を金属めっき
膜により被覆すると共に，その周縁部に沿って金属帯状
部を形成する。次に，上記個片化用スリットの内壁及び
上記金属帯状部を間隔を置いて切り欠くことにより，複
数の溝部を設けると共に，該溝部の間に形成される金属
めっき膜を残存させた複数の側面導体と，各側面導体と
それぞれ接続する複数のパッドとを形成する。
Description
【０００１】
【産業上の利用分野】本発明は，リードレスチップキャ
リア及びその製造方法に関し，特に絶縁基板の表裏間の
導電性を行う手段に関する。
リア及びその製造方法に関し，特に絶縁基板の表裏間の
導電性を行う手段に関する。
【０００２】
【従来技術】従来，リードレスチップキャリア（以下，
ＬＣＣという。）としては，図１５に示すごとく，絶縁
基板９３の表裏間の電気的導通を，側面スルーホール９
１により行っていた。側面スルーホール９１は，その内
壁が金属めっき膜９１０により被覆されている。側面ス
ルーホール９１は，その上方開口周縁部に設けた表側面
のパッド９２を介して，導体回路９５と導通している。
また，側面スルーホール９１は，その下方開口周縁部に
設けた裏側面のパッド９４と接続している。このパッド
９４は，ＬＣＣ９をマザーボードに実装するための接合
端子である。
ＬＣＣという。）としては，図１５に示すごとく，絶縁
基板９３の表裏間の電気的導通を，側面スルーホール９
１により行っていた。側面スルーホール９１は，その内
壁が金属めっき膜９１０により被覆されている。側面ス
ルーホール９１は，その上方開口周縁部に設けた表側面
のパッド９２を介して，導体回路９５と導通している。
また，側面スルーホール９１は，その下方開口周縁部に
設けた裏側面のパッド９４と接続している。このパッド
９４は，ＬＣＣ９をマザーボードに実装するための接合
端子である。
【０００３】上記ＬＣＣの製造に当たっては，図１６に
示すごとく，まず，複数のＬＣＣを形成し得る大型絶縁
基板９３０に，穴明機を用いて，円筒状のスルーホール
９１９を穿設する。次に，パッド及び導体回路と同一形
状のパターンを有するパターンマスクを用いて，大型絶
縁基板９３０の表面にパッド９２及び導体回路９５を形
成する。また，スルーホール９１９の内壁を金属めっき
膜により被覆する。その後，スルーホール９１９の中心
軸線９９に沿って大型絶縁基板９３０を切断し，個片化
した絶縁基板９３として，該絶縁基板９３の側面に側面
スルーホール９１を形成する。
示すごとく，まず，複数のＬＣＣを形成し得る大型絶縁
基板９３０に，穴明機を用いて，円筒状のスルーホール
９１９を穿設する。次に，パッド及び導体回路と同一形
状のパターンを有するパターンマスクを用いて，大型絶
縁基板９３０の表面にパッド９２及び導体回路９５を形
成する。また，スルーホール９１９の内壁を金属めっき
膜により被覆する。その後，スルーホール９１９の中心
軸線９９に沿って大型絶縁基板９３０を切断し，個片化
した絶縁基板９３として，該絶縁基板９３の側面に側面
スルーホール９１を形成する。
【０００４】
【解決しようとする課題】しかしながら，上記ＬＣＣの
製造方法においては，スルーホールの穿設位置，パッド
等のパターン形成位置，及び大型絶縁基板の切断位置の
制御は，非常に困難であり，いずれもある程度の位置ず
れが伴う。そのため，図１７に示すごとく，側面スルー
ホール９１とパッド９２との形成位置にずれが発生し，
外形精度が低い。
製造方法においては，スルーホールの穿設位置，パッド
等のパターン形成位置，及び大型絶縁基板の切断位置の
制御は，非常に困難であり，いずれもある程度の位置ず
れが伴う。そのため，図１７に示すごとく，側面スルー
ホール９１とパッド９２との形成位置にずれが発生し，
外形精度が低い。
【０００５】具体的に説明すると，例えば，スルーホー
ルの穿設位置のずれ幅が±０．０５ｍｍ，パッド等のパ
ターン形成位置のずれ幅が±０．０５ｍｍ，大型絶縁基
板の切断位置のずれ幅が±０．１ｍｍであるとする。こ
の場合，上記従来例の製造方法においては，側面スルー
ホールとパッドとの位置ずれ幅Ａは，上記のずれ幅を加
算した値（０．０５）2 ＋（０．０５）2 ＋（０．１）
2 ＝Ａ2 ，即ち約±０．１５ｍｍとなる。
ルの穿設位置のずれ幅が±０．０５ｍｍ，パッド等のパ
ターン形成位置のずれ幅が±０．０５ｍｍ，大型絶縁基
板の切断位置のずれ幅が±０．１ｍｍであるとする。こ
の場合，上記従来例の製造方法においては，側面スルー
ホールとパッドとの位置ずれ幅Ａは，上記のずれ幅を加
算した値（０．０５）2 ＋（０．０５）2 ＋（０．１）
2 ＝Ａ2 ，即ち約±０．１５ｍｍとなる。
【０００６】そのため，それぞれの操作においては僅か
なずれ幅であっても，これらが加算されると，結果的に
は，大きなずれとなる。従って，ファインパターンであ
るパッドと側面スルーホールとを正確に位置合わせする
ことが非常に困難となる。このため，側面スルーホール
とパッドとの接続不良が発生しやすく，両者間の確実な
電気的導通を図ることが困難である。従って，絶縁基板
の表裏間の電気的導通を確実に行うことができない。
なずれ幅であっても，これらが加算されると，結果的に
は，大きなずれとなる。従って，ファインパターンであ
るパッドと側面スルーホールとを正確に位置合わせする
ことが非常に困難となる。このため，側面スルーホール
とパッドとの接続不良が発生しやすく，両者間の確実な
電気的導通を図ることが困難である。従って，絶縁基板
の表裏間の電気的導通を確実に行うことができない。
【０００７】本発明はかかる従来の問題点に鑑み，絶縁
基板の表裏間の電気的導通を確実に行うことができる，
リードレスチップキャリア及びその製造方法を提供しよ
うとするものである。
基板の表裏間の電気的導通を確実に行うことができる，
リードレスチップキャリア及びその製造方法を提供しよ
うとするものである。
【０００８】
【課題の解決手段】本発明は，絶縁基板の表面に設けた
導体回路と，該導体回路と導通し且つ絶縁基板の表裏両
面に設けた複数のパッドと，表裏両面に設けた上記各パ
ッドの間の電気的導通を行い且つ絶縁基板の側面に設け
た複数の側面導体とを有するリードレスチップキャリア
であって，上記絶縁基板の側面には複数の突出面と，該
突出面から窪んだ複数の溝部とを設けてなり，かつ上記
突出面の表面は上記側面導体により被覆されていること
を特徴とするリードレスチップキャリアにある。
導体回路と，該導体回路と導通し且つ絶縁基板の表裏両
面に設けた複数のパッドと，表裏両面に設けた上記各パ
ッドの間の電気的導通を行い且つ絶縁基板の側面に設け
た複数の側面導体とを有するリードレスチップキャリア
であって，上記絶縁基板の側面には複数の突出面と，該
突出面から窪んだ複数の溝部とを設けてなり，かつ上記
突出面の表面は上記側面導体により被覆されていること
を特徴とするリードレスチップキャリアにある。
【０００９】本発明において最も注目すべきことは，絶
縁基板の側面に，該側面から突出した多数の側面導体を
設けたことである。
縁基板の側面に，該側面から突出した多数の側面導体を
設けたことである。
【００１０】絶縁基板の側面は，多数の突出面と，各突
出面の間に形成された多数の溝部とを有している。上記
溝部は，四角形状，三角形状，又はＵ字形状等の形状を
有している。突出面の表面は上記側面導体により被覆さ
れている。一方，溝部の表面は，側面導体により被覆さ
れておらず，絶縁基板が露出している。
出面の間に形成された多数の溝部とを有している。上記
溝部は，四角形状，三角形状，又はＵ字形状等の形状を
有している。突出面の表面は上記側面導体により被覆さ
れている。一方，溝部の表面は，側面導体により被覆さ
れておらず，絶縁基板が露出している。
【００１１】上記突出面の幅は０．１〜１．０ｍｍであ
ることが好ましい。０．１ｍｍ未満の場合には，使用時
に突出面が破損し，表裏間の電気的導通を確実に行なう
ことが困難となるおそれがある。また，後述する溝部の
形成時に突出面が破壊され，表裏間の電気的導通を確実
に行なうことが困難となるおそれがある。一方，１．０
ｍｍを越える場合には，導体回路の高密度形成が困難で
ある。
ることが好ましい。０．１ｍｍ未満の場合には，使用時
に突出面が破損し，表裏間の電気的導通を確実に行なう
ことが困難となるおそれがある。また，後述する溝部の
形成時に突出面が破壊され，表裏間の電気的導通を確実
に行なうことが困難となるおそれがある。一方，１．０
ｍｍを越える場合には，導体回路の高密度形成が困難で
ある。
【００１２】絶縁基板の表裏両面には，上記複数の導体
回路とそれぞれ接続している複数のパッドが設けられて
いる。また，絶縁基板の表面には，上記パッドと電気的
に接続している導体回路及び電子部品を搭載するための
搭載部が設けられている。導体回路は，絶縁基板の表側
面又は裏側面のいずれか又はその両方に設けられてい
る。
回路とそれぞれ接続している複数のパッドが設けられて
いる。また，絶縁基板の表面には，上記パッドと電気的
に接続している導体回路及び電子部品を搭載するための
搭載部が設けられている。導体回路は，絶縁基板の表側
面又は裏側面のいずれか又はその両方に設けられてい
る。
【００１３】次に上記ＬＣＣの製造方法としては，例え
ば，絶縁基板に個片化用スリットを穿設し，次に，上記
個片化用スリットの内壁も含めて絶縁基板の表裏両面に
金属めっき膜を施し，次に，上記金属めっき膜より導体
回路を形成すると共に個片化用スリットの周縁部に沿っ
て金属帯状部を形成し，次に，上記個片化用スリットの
内壁及び上記金属帯状部を間隔を置いて切り欠くことに
より，複数の溝部を設けると共に，該溝部の間に金属め
っき膜を残存させた複数の側面導体と，上記絶縁基板の
表裏両面に上記各側面導体とそれぞれ接続する複数のパ
ッドとを形成することを特徴とするリードレスチップキ
ャリアの製造方法がある。
ば，絶縁基板に個片化用スリットを穿設し，次に，上記
個片化用スリットの内壁も含めて絶縁基板の表裏両面に
金属めっき膜を施し，次に，上記金属めっき膜より導体
回路を形成すると共に個片化用スリットの周縁部に沿っ
て金属帯状部を形成し，次に，上記個片化用スリットの
内壁及び上記金属帯状部を間隔を置いて切り欠くことに
より，複数の溝部を設けると共に，該溝部の間に金属め
っき膜を残存させた複数の側面導体と，上記絶縁基板の
表裏両面に上記各側面導体とそれぞれ接続する複数のパ
ッドとを形成することを特徴とするリードレスチップキ
ャリアの製造方法がある。
【００１４】上記個片化用スリットの内壁には金属めっ
き膜を施す。この金属めっき膜は，個片化用スリットを
間隔を置いて切り欠くことにより，その一部分が残存し
て側面導体となる。個片化用スリットにおける切り欠き
部分は，金属めっき膜により被覆された突出面よりも窪
んだ溝部となる。上記金属帯状部は，個片化用スリット
の周縁部に沿って形成する。金属帯状部は，個片化用ス
リットに対面するその外周部は平面であり，該外周部全
体において個片化用スリットの内壁を覆う金属めっき膜
と線接触により連続的に接続している。
き膜を施す。この金属めっき膜は，個片化用スリットを
間隔を置いて切り欠くことにより，その一部分が残存し
て側面導体となる。個片化用スリットにおける切り欠き
部分は，金属めっき膜により被覆された突出面よりも窪
んだ溝部となる。上記金属帯状部は，個片化用スリット
の周縁部に沿って形成する。金属帯状部は，個片化用ス
リットに対面するその外周部は平面であり，該外周部全
体において個片化用スリットの内壁を覆う金属めっき膜
と線接触により連続的に接続している。
【００１５】更に，上記金属帯状部は，個片化用スリッ
ト側と反対側に位置する内周部は凹凸形状であって，金
属帯状部の全体形状は櫛歯状とすることが好ましい（図
７参照）。これにより，金属帯状部をわずかに切り欠く
だけで，金属帯状部を各パッドに切り分けることができ
る。そのため，切り欠きにより形成されるパッド及び側
面導体のピッチを狭くすることもでき，これらを高密度
に形成することができる。また，溝部の間に残存させる
突出面を破壊することなく，溝部を形成することができ
る。
ト側と反対側に位置する内周部は凹凸形状であって，金
属帯状部の全体形状は櫛歯状とすることが好ましい（図
７参照）。これにより，金属帯状部をわずかに切り欠く
だけで，金属帯状部を各パッドに切り分けることができ
る。そのため，切り欠きにより形成されるパッド及び側
面導体のピッチを狭くすることもでき，これらを高密度
に形成することができる。また，溝部の間に残存させる
突出面を破壊することなく，溝部を形成することができ
る。
【００１６】上記金属帯状部及び導体回路は，例えば，
これらと同一形状のパターンを有するパターンマスクを
用いて形成することができる。上記側面導体の形成にお
ける上記個片化用スリットの内壁及び金属帯状部の切り
欠きは，例えば，溝部と同一形状を有する多数の突出刃
を有する打ち抜き型を用いて行うことができる。
これらと同一形状のパターンを有するパターンマスクを
用いて形成することができる。上記側面導体の形成にお
ける上記個片化用スリットの内壁及び金属帯状部の切り
欠きは，例えば，溝部と同一形状を有する多数の突出刃
を有する打ち抜き型を用いて行うことができる。
【００１７】上記個片化用スリットが形成される絶縁基
板は，一般に，多数のＬＣＣを形成する大きさの大型絶
縁基板である（図４参照）。該大型絶縁基板に，個片化
用スリット，導体回路，金属帯状部を形成し，個片化用
スリットの内壁及び金属帯状部を切り欠いた後に，上記
大型絶縁基板を個片化して，ＬＣＣを得る。
板は，一般に，多数のＬＣＣを形成する大きさの大型絶
縁基板である（図４参照）。該大型絶縁基板に，個片化
用スリット，導体回路，金属帯状部を形成し，個片化用
スリットの内壁及び金属帯状部を切り欠いた後に，上記
大型絶縁基板を個片化して，ＬＣＣを得る。
【００１８】
【作用及び効果】本発明のＬＣＣは，絶縁基板の側面
に，該側面から突出した多数の側面導体を設けている。
この側面導体は，後述するごとく，切り欠き位置の精度
にかかわらず，絶縁基板の表裏両面に設けたパッドと確
実に接続している。それ故，側面導体とパッドとの間の
電気的導通を確保できる。従って，本発明のＬＣＣによ
れば，絶縁基板の表裏間の電気的導通を確実に行うこと
ができる。
に，該側面から突出した多数の側面導体を設けている。
この側面導体は，後述するごとく，切り欠き位置の精度
にかかわらず，絶縁基板の表裏両面に設けたパッドと確
実に接続している。それ故，側面導体とパッドとの間の
電気的導通を確保できる。従って，本発明のＬＣＣによ
れば，絶縁基板の表裏間の電気的導通を確実に行うこと
ができる。
【００１９】次に，上記ＬＣＣの製造方法においては，
個片化用スリットの内壁には金属めっき膜を被覆させる
と共に，個片化用スリットの上下開口周縁部には上記内
壁の金属めっき膜と連続的に接続している金属帯状部を
形成している。
個片化用スリットの内壁には金属めっき膜を被覆させる
と共に，個片化用スリットの上下開口周縁部には上記内
壁の金属めっき膜と連続的に接続している金属帯状部を
形成している。
【００２０】この金属帯状部は，個片化用スリットの内
壁を覆う金属めっき膜との接続を維持したまま間隔を置
いて切り欠かれて，パッドとなる。そのため，切り欠き
により残存した個片化用スリットの内壁を覆う金属めっ
き膜とパッドとは，この切り欠き位置の精度にかかわら
ず，必ず接続している。従って，上記のごとく側面スル
ーホールとして機能する側面導体が，絶縁基板の表裏間
の電気的導通を確実に行うことができる，ＬＣＣを製造
することができる。
壁を覆う金属めっき膜との接続を維持したまま間隔を置
いて切り欠かれて，パッドとなる。そのため，切り欠き
により残存した個片化用スリットの内壁を覆う金属めっ
き膜とパッドとは，この切り欠き位置の精度にかかわら
ず，必ず接続している。従って，上記のごとく側面スル
ーホールとして機能する側面導体が，絶縁基板の表裏間
の電気的導通を確実に行うことができる，ＬＣＣを製造
することができる。
【００２１】本発明によれば，絶縁基板の表裏間の電気
的導通を行うことができる，リードレチップキャリア及
びその製造方法を提供することができる。
的導通を行うことができる，リードレチップキャリア及
びその製造方法を提供することができる。
【００２２】
【実施例】本発明にかかる実施例のＬＣＣについて，図
１〜図１４を用いて説明する。本例のＬＣＣは，図１，
図２に示すごとく，絶縁基板７の表面に設けた導体回路
１２と，該導体回路１２と導通し且つ絶縁基板７の表裏
両面に設けた多数のパッド１１，１９と，該パッド１
１，１９の間の電気的導通を行い且つ絶縁基板７の側面
に設けた多数の側面導体１とを有している。
１〜図１４を用いて説明する。本例のＬＣＣは，図１，
図２に示すごとく，絶縁基板７の表面に設けた導体回路
１２と，該導体回路１２と導通し且つ絶縁基板７の表裏
両面に設けた多数のパッド１１，１９と，該パッド１
１，１９の間の電気的導通を行い且つ絶縁基板７の側面
に設けた多数の側面導体１とを有している。
【００２３】絶縁基板７の側面には，図２，図３に示す
ごとく，多数の突出面７１と，突出面７１から窪んだ多
数の溝部７５とを設けている。突出面７１の表面は側面
導体１により被覆されている。また，突出面７１の側面
の溝部７５は，絶縁基板７が露出している。突出面７１
の幅は，０．３５ｍｍであり，溝部７５の幅は，０．３
０ｍｍである。溝部７５の形状は，四角形状である。
ごとく，多数の突出面７１と，突出面７１から窪んだ多
数の溝部７５とを設けている。突出面７１の表面は側面
導体１により被覆されている。また，突出面７１の側面
の溝部７５は，絶縁基板７が露出している。突出面７１
の幅は，０．３５ｍｍであり，溝部７５の幅は，０．３
０ｍｍである。溝部７５の形状は，四角形状である。
【００２４】導体回路１２は，図１，図２に示すごと
く，端子１３及びボンディングワイヤー５０を介して，
表側面に形成された搭載部７９に搭載された電子部品５
と電気的に接続している。絶縁基板７の裏側面に形成さ
れたパッド１９は，ＬＣＣ３をマザーボードに実装する
ための接合端子として用いられる。
く，端子１３及びボンディングワイヤー５０を介して，
表側面に形成された搭載部７９に搭載された電子部品５
と電気的に接続している。絶縁基板７の裏側面に形成さ
れたパッド１９は，ＬＣＣ３をマザーボードに実装する
ための接合端子として用いられる。
【００２５】次に，上記ＬＣＣの製造方法について説明
する。まず，図４に示すごとく，ＬＣＣを多数個作製で
きる大きさの大型絶縁基板７０を準備する。この大型絶
縁基板７０は，ガラスエポキシ樹脂製であり，多数のＬ
ＣＣを製造するための多数の絶縁基板７を構成してい
る。また，大型絶縁基板７０の表裏両面には銅箔が貼着
されている。
する。まず，図４に示すごとく，ＬＣＣを多数個作製で
きる大きさの大型絶縁基板７０を準備する。この大型絶
縁基板７０は，ガラスエポキシ樹脂製であり，多数のＬ
ＣＣを製造するための多数の絶縁基板７を構成してい
る。また，大型絶縁基板７０の表裏両面には銅箔が貼着
されている。
【００２６】大型絶縁基板７０には，各絶縁基板７の境
界に個片化用スリット６を穿設し，後述の個片化用スリ
ット内壁の金属めっき膜及び金属帯状部を形成し，これ
により側面導体１及びパッド１１，１９等を形成した
後，個片化用スリット６の接続部６９において切断さ
れ，個片化された絶縁基板７より構成されるＬＣＣとな
る。
界に個片化用スリット６を穿設し，後述の個片化用スリ
ット内壁の金属めっき膜及び金属帯状部を形成し，これ
により側面導体１及びパッド１１，１９等を形成した
後，個片化用スリット６の接続部６９において切断さ
れ，個片化された絶縁基板７より構成されるＬＣＣとな
る。
【００２７】即ち，図４に示す如く，大型絶縁基板７０
における，各絶縁基板７の境界に，個片化用スリット６
を穿設する。また，大型絶縁基板７０の周縁部には，治
具用穴７９０を穿設する。次に，図５に示すごとく，個
片化用スリット６の内壁を含めて大型絶縁基板７０の全
表面に金属めっき膜１０を施す。金属めっき膜１０は，
銅材料である。
における，各絶縁基板７の境界に，個片化用スリット６
を穿設する。また，大型絶縁基板７０の周縁部には，治
具用穴７９０を穿設する。次に，図５に示すごとく，個
片化用スリット６の内壁を含めて大型絶縁基板７０の全
表面に金属めっき膜１０を施す。金属めっき膜１０は，
銅材料である。
【００２８】次に，パターンマスクを用いて，上記銅箔
１０１および金属めっき膜１０を部分的にエッチングし
て，図６に示すごとく，大型絶縁基板７０の表側面に，
搭載部７９，端子１３，導体回路１２，及び金属帯状部
１１０を形成する。金属帯状部１１０は，個片化用スリ
ット６の周縁部に形成する。個片化用スリット６の内周
には上記金属めっき膜１０がそのまま残してある。
１０１および金属めっき膜１０を部分的にエッチングし
て，図６に示すごとく，大型絶縁基板７０の表側面に，
搭載部７９，端子１３，導体回路１２，及び金属帯状部
１１０を形成する。金属帯状部１１０は，個片化用スリ
ット６の周縁部に形成する。個片化用スリット６の内周
には上記金属めっき膜１０がそのまま残してある。
【００２９】上記金属帯状部１１０は，図６，図８に示
すごとく，個片化用スリット６に対応した外周部１１１
は直線であり，個片化用スリット６の内壁を覆う金属め
っき膜１０と連続的に接続している。一方，個片化用ス
リット６の反対側に面した内周部１１２は，凹凸形状を
有している。該内周部１１２の凸部１１３は，導体回路
１２と接続している。この凸部１１３は，後述する切り
欠きによって，パッド１１となる部分である。
すごとく，個片化用スリット６に対応した外周部１１１
は直線であり，個片化用スリット６の内壁を覆う金属め
っき膜１０と連続的に接続している。一方，個片化用ス
リット６の反対側に面した内周部１１２は，凹凸形状を
有している。該内周部１１２の凸部１１３は，導体回路
１２と接続している。この凸部１１３は，後述する切り
欠きによって，パッド１１となる部分である。
【００３０】また，図５，図７に示すごとく，大型絶縁
基板７０の裏側面にも，その表側面と同様の手段によ
り，個片化用スリット６の周縁部に金属帯状部１９０を
形成する。その後，上記端子１３，導体回路１２，金属
帯状部１１，１９，及び上記内壁の金属めっき膜１０の
表面にニッケルめっき，金めっきを行い，大型絶縁基板
７０の表裏両面にソルダーレジストを被覆する。
基板７０の裏側面にも，その表側面と同様の手段によ
り，個片化用スリット６の周縁部に金属帯状部１９０を
形成する。その後，上記端子１３，導体回路１２，金属
帯状部１１，１９，及び上記内壁の金属めっき膜１０の
表面にニッケルめっき，金めっきを行い，大型絶縁基板
７０の表裏両面にソルダーレジストを被覆する。
【００３１】次に，図９に示すごとく，個片化用スリッ
ト６の内壁及び金属帯状部１１０，１９０を間隔をおい
て切り欠く。切り欠きは，間隔を置いて四角形状の突出
刃を有する打ち抜き型を，個片化用スリット６に圧入し
て行うことができる。これにより，図９〜図１２に示す
ごとく，個片化用スリット６の周縁部に上記突出刃と同
一形状の複数の溝部７５が形成されると共に，各溝部７
５の間に形成される金属めっき膜を残存させた複数の側
面導体１が形成される。また，側面導体１の上下両端に
は，各側面導体１とそれぞれ接続する複数のパッド１
１，１９が形成される。
ト６の内壁及び金属帯状部１１０，１９０を間隔をおい
て切り欠く。切り欠きは，間隔を置いて四角形状の突出
刃を有する打ち抜き型を，個片化用スリット６に圧入し
て行うことができる。これにより，図９〜図１２に示す
ごとく，個片化用スリット６の周縁部に上記突出刃と同
一形状の複数の溝部７５が形成されると共に，各溝部７
５の間に形成される金属めっき膜を残存させた複数の側
面導体１が形成される。また，側面導体１の上下両端に
は，各側面導体１とそれぞれ接続する複数のパッド１
１，１９が形成される。
【００３２】その後，図４，図９に示すごとく，大型絶
縁基板７０における個片化用スリット６の間の接続部６
９を切断し，個片化する。これにより，個片化された絶
縁基板７より構成された，図１に示すＬＣＣ３が得られ
る。尚，本例においては，溝部が四角形状であるが，そ
の他にＵ字状の溝部７５５（図１３），または三角形状
の溝部７５６（図１４）とすることもできる。
縁基板７０における個片化用スリット６の間の接続部６
９を切断し，個片化する。これにより，個片化された絶
縁基板７より構成された，図１に示すＬＣＣ３が得られ
る。尚，本例においては，溝部が四角形状であるが，そ
の他にＵ字状の溝部７５５（図１３），または三角形状
の溝部７５６（図１４）とすることもできる。
【００３３】次に，本例の作用効果について説明する。
本例のＬＣＣ３は，図１〜図３に示すごとく，絶縁基板
７の側面に，該側面から突出した多数の側面導体１を設
けている。側面導体１は，後述するごとく，切り欠き位
置の精度にかかわらず，絶縁基板７の表裏両面に形成さ
れたパッド１１，１９と確実に接続している。それ故，
本例のＬＣＣ３によれば，側面導体１とパッド１１，１
９との間の電気的導通を確保できる。従って，絶縁基板
７の表裏間の電気的導通を確実に行うことができる。
本例のＬＣＣ３は，図１〜図３に示すごとく，絶縁基板
７の側面に，該側面から突出した多数の側面導体１を設
けている。側面導体１は，後述するごとく，切り欠き位
置の精度にかかわらず，絶縁基板７の表裏両面に形成さ
れたパッド１１，１９と確実に接続している。それ故，
本例のＬＣＣ３によれば，側面導体１とパッド１１，１
９との間の電気的導通を確保できる。従って，絶縁基板
７の表裏間の電気的導通を確実に行うことができる。
【００３４】次に，上記ＬＣＣの製造方法においては，
図５に示すごとく，個片化用スリット６の内壁には金属
めっき膜１０を被覆させると共に，個片化用スリット６
の上下開口周縁部には上記内壁の金属めっき膜１０と連
続的に接続している金属帯状部１１０，１９０を形成し
ている。
図５に示すごとく，個片化用スリット６の内壁には金属
めっき膜１０を被覆させると共に，個片化用スリット６
の上下開口周縁部には上記内壁の金属めっき膜１０と連
続的に接続している金属帯状部１１０，１９０を形成し
ている。
【００３５】金属帯状部１１０，１９０は，図９に示す
ごとく，個片化用スリット６の内壁を覆う金属めっき膜
１０との接続を維持したまま間隔を置いて切り欠かれ
て，パッド１１，１９となる。そのため，切り欠きによ
り残存した金属めっき膜１とパッド１１，１９とは，こ
の切り欠き位置の精度にかかわらず，必ず接続する。従
って，絶縁基板７の表裏間の電気的導通を確実に行うこ
とができる，ＬＣＣ３を製造することができる。
ごとく，個片化用スリット６の内壁を覆う金属めっき膜
１０との接続を維持したまま間隔を置いて切り欠かれ
て，パッド１１，１９となる。そのため，切り欠きによ
り残存した金属めっき膜１とパッド１１，１９とは，こ
の切り欠き位置の精度にかかわらず，必ず接続する。従
って，絶縁基板７の表裏間の電気的導通を確実に行うこ
とができる，ＬＣＣ３を製造することができる。
【図１】実施例のＬＣＣの平面図。
【図２】実施例の，電子部品を搭載したＬＣＣの一部断
面図。
面図。
【図３】実施例の，絶縁基板の側面を示すＬＣＣの斜視
図。
図。
【図４】実施例のＬＣＣの製造方法における，大型絶縁
基板の平面図。
基板の平面図。
【図５】図４に続く，金属帯状部等を形成した，大型絶
縁基板の断面図。
縁基板の断面図。
【図６】図４に続く，金属帯状部を形成した，大型絶縁
基板の平面図。
基板の平面図。
【図７】図４に続く，金属帯状部を形成した，大型絶縁
基板の裏面図。
基板の裏面図。
【図８】個片化用スリットの周縁部を示す，図６の拡大
平面説明図。
平面説明図。
【図９】図８に続く，溝部と突出面とを形成した，大型
絶縁基板の拡大平面説明図。
絶縁基板の拡大平面説明図。
【図１０】図９のＡ−Ａ線矢視断面図。
【図１１】図９のＢ−Ｂ線矢視断面図。
【図１２】図９のＣ−Ｃ線矢視断面図。
【図１３】実施例の，他の溝部の形状（Ｕ字状）を示
す，ＬＣＣの要部平面図。
す，ＬＣＣの要部平面図。
【図１４】実施例の，他の溝部の形状（三角形状）を示
す，ＬＣＣの要部平面図。
す，ＬＣＣの要部平面図。
【図１５】従来例のＬＣＣの斜視図。
【図１６】従来例のＬＣＣの製造方法を示す説明図。
【図１７】従来例の問題点を示す説明図。
１．．．側面導体， １０．．．金属めっき膜， １１，１９，１１５，１１６．．．パッド， １１０，１９０．．．金属帯状部， １２．．．導体回路， ３．．．ＬＣＣ， ６．．．個片化用スリット， ７．．．絶縁基板， ７０．．．大型絶縁基板， ７１．．．突出面， ７５，７５５，７５６．．．溝部，
Claims (4)
- 【請求項１】 絶縁基板の表面に設けた導体回路と，該
導体回路と導通し且つ絶縁基板の表裏両面に設けた複数
のパッドと，表裏両面に設けた上記各パッドの間の電気
的導通を行い且つ絶縁基板の側面に設けた複数の側面導
体とを有するリードレスチップキャリアであって，上記
絶縁基板の側面には複数の突出面と，該突出面から窪ん
だ複数の溝部とを設けてなり，かつ上記突出面の表面は
上記側面導体により被覆されていることを特徴とするリ
ードレスチップキャリア。 - 【請求項２】 請求項１において，上記溝部の形状は，
四角形状，三角形状，又はＵ字形状のいずれかであるこ
とを特徴とするリードレスチップキャリア。 - 【請求項３】 絶縁基板に個片化用スリットを穿設し，
次に，上記個片化用スリットの内壁も含めて絶縁基板の
表裏両面に金属めっき膜を施し，次に，上記金属めっき
膜より導体回路を形成すると共に個片化用スリットの周
縁部に沿って金属帯状部を形成し，次に，上記個片化用
スリットの内壁及び上記金属帯状部を間隔を置いて切り
欠くことにより，複数の溝部を設けると共に，該溝部の
間に金属めっき膜を残存させた複数の側面導体と，上記
絶縁基板の表裏両面に上記各側面導体とそれぞれ接続す
る複数のパッドとを形成することを特徴とするリードレ
スチップキャリアの製造方法。 - 【請求項４】 請求項３において，側面導体の形成にお
ける上記個片化用スリットの内壁及び金属帯状部の切り
欠きは，溝部と同一形状を有する多数の突出刃を有する
打ち抜き型を用いて行うことを特徴とするリードレスチ
ップキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29577394A JP3509239B2 (ja) | 1994-11-04 | 1994-11-04 | リードレスチップキャリア及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29577394A JP3509239B2 (ja) | 1994-11-04 | 1994-11-04 | リードレスチップキャリア及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139220A true JPH08139220A (ja) | 1996-05-31 |
| JP3509239B2 JP3509239B2 (ja) | 2004-03-22 |
Family
ID=17824984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29577394A Expired - Fee Related JP3509239B2 (ja) | 1994-11-04 | 1994-11-04 | リードレスチップキャリア及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509239B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260062A (ja) * | 2008-04-17 | 2009-11-05 | Spansion Llc | 積層型半導体装置、及びその製造方法 |
| JP2014042014A (ja) * | 2012-08-22 | 2014-03-06 | Freescale Semiconductor Inc | 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法 |
| WO2015020443A1 (ko) * | 2013-08-07 | 2015-02-12 | 주식회사 지피엔 | 테스트용 sub 인쇄회로기판의 측면 단자 가공구조 및 그 가공방법 |
| JP2016529729A (ja) * | 2013-08-28 | 2016-09-23 | キュベイコン リミテッド | 半導体ダイおよびパッケージジグソーサブマウント |
| CN113178395A (zh) * | 2021-04-28 | 2021-07-27 | 浙江集迈科微电子有限公司 | 多层堆叠模组层间互联工艺 |
-
1994
- 1994-11-04 JP JP29577394A patent/JP3509239B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260062A (ja) * | 2008-04-17 | 2009-11-05 | Spansion Llc | 積層型半導体装置、及びその製造方法 |
| JP2014042014A (ja) * | 2012-08-22 | 2014-03-06 | Freescale Semiconductor Inc | 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法 |
| WO2015020443A1 (ko) * | 2013-08-07 | 2015-02-12 | 주식회사 지피엔 | 테스트용 sub 인쇄회로기판의 측면 단자 가공구조 및 그 가공방법 |
| JP2016529729A (ja) * | 2013-08-28 | 2016-09-23 | キュベイコン リミテッド | 半導体ダイおよびパッケージジグソーサブマウント |
| CN113178395A (zh) * | 2021-04-28 | 2021-07-27 | 浙江集迈科微电子有限公司 | 多层堆叠模组层间互联工艺 |
| CN113178395B (zh) * | 2021-04-28 | 2023-06-13 | 浙江集迈科微电子有限公司 | 多层堆叠模组层间互联工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3509239B2 (ja) | 2004-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0516402A1 (en) | Substrate provided with electric lines and its manufacturing method | |
| US4289575A (en) | Method of making printed wiringboards | |
| EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
| JP3509239B2 (ja) | リードレスチップキャリア及びその製造方法 | |
| US3850711A (en) | Method of forming printed circuit | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| GB2248345A (en) | Edge soldering of electronic components | |
| GB2151853A (en) | Method of fabricating a circuit substrate which includes one or more apertures therethrough | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH11163416A (ja) | 面実装型光電変換装置およびその製造方法 | |
| KR19990076719A (ko) | 전자부품 탑재용 기판 및 그의 제조방법 | |
| JP3436874B2 (ja) | 面実装部品及びその製造方法 | |
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| JPS59106176A (ja) | プリント基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JPH04239794A (ja) | 回路基板の製造方法 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JPS6223478B2 (ja) | ||
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| JPH0336319B2 (ja) | ||
| JP2753713B2 (ja) | リードフレーム集合シート | |
| JP2003060323A (ja) | 突出端子を有する可撓性回路基板 | |
| JP2002171041A (ja) | プリント配線板および電子部品およびその製造方法 | |
| JPS6024088A (ja) | 試験用プリント基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |