CN113178395A - 多层堆叠模组层间互联工艺 - Google Patents

多层堆叠模组层间互联工艺 Download PDF

Info

Publication number
CN113178395A
CN113178395A CN202110464995.7A CN202110464995A CN113178395A CN 113178395 A CN113178395 A CN 113178395A CN 202110464995 A CN202110464995 A CN 202110464995A CN 113178395 A CN113178395 A CN 113178395A
Authority
CN
China
Prior art keywords
silicon
tsv
silicon wafer
copper
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110464995.7A
Other languages
English (en)
Other versions
CN113178395B (zh
Inventor
冯光建
陈桥波
黄雷
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110464995.7A priority Critical patent/CN113178395B/zh
Publication of CN113178395A publication Critical patent/CN113178395A/zh
Application granted granted Critical
Publication of CN113178395B publication Critical patent/CN113178395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种多层堆叠模组层间互联工艺，包括以下步骤：步骤S1，提供硅片，在硅片的第一表面制作TSV金属柱，并通过钝化层覆盖所述硅片的第一表面和TSV金属柱顶端；步骤S2，在硅片第一表面刻蚀硅凹槽，使TSV金属柱侧壁露出，清洗去除TSV金属柱侧壁的钝化层；步骤S3，采用步骤S1～S2同样方式加工另一块硅片；步骤S4，在两块硅片的第一表面涂布胶或者金属焊料，加热使两层硅片焊接在一起；步骤S5，在两层硅片硅凹槽的TSV金属柱侧面涂布焊锡或者植焊锡球，回流焊使得焊锡融化使两层硅片的TSV金属柱互联；步骤S6，对通过以上工艺堆叠后形成的模组侧面进行抛光和打磨，使得模组侧面焊锡光滑。本发明能够简化工艺难度。

Description

多层堆叠模组层间互联工艺
技术领域
本发明涉及半导体技术领域，尤其是一种多层堆叠模组层间互联工艺。
背景技术
多层堆叠模组是未来三维封装的主要组成形式，目前对于三维堆叠模组的垂直互联一般是采用晶圆级微凸点熔融键合，BGA焊球微互联等，金属跟金属的键合应力较大，往往会出现晶圆间金属键合强度较大，键合效果较好，但是金属微凸点或者BGA焊球跟氧化硅基座脱落的问题；
而对于互联密度要求较高的CIS晶圆BSI工艺，则需要用到氧化硅和氧化硅工艺的氧氧键合外加铜金属柱的铜铜键合，这种键合方式不仅对氧化硅表面的抛光和清洗工艺要求严格，同时还对铜金属柱的抛光凹陷程度有严格的规定，铜柱凹陷太少，会导致后面退火后铜柱之间相互顶压，造成后面整张晶圆之间应力较大，导致晶圆键合效果不佳。如果铜柱凹陷太多，则会造成晶圆氧氧键合后，铜柱膨胀太少，不能形成接触，造成断路。同时现有技术还要求抛光的均匀性要好，避免出现局部区域键合不上的问题。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种多层堆叠模组层间互联工艺，能够简化混合键合工艺的难度，降低工艺成本。为实现以上技术目的，本发明采用的技术方案是：
本发明的实施例提出的一种多层堆叠模组层间互联工艺，包括以下步骤：
步骤S1，提供硅片，在硅片的第一表面制作TSV金属柱，并通过钝化层覆盖所述硅片的第一表面和TSV金属柱顶端；
步骤S2，在硅片第一表面刻蚀硅凹槽，使TSV金属柱侧壁露出，清洗去除TSV金属柱侧壁的钝化层；
步骤S3，采用步骤S1～S2同样方式加工另一块硅片；
步骤S4，在两块硅片的第一表面涂布胶或者金属焊料，加热使两层硅片焊接在一起；
步骤S5，在两层硅片硅凹槽的TSV金属柱侧面涂布焊锡或者植焊锡球，回流焊使得焊锡融化使两层硅片的TSV金属柱互联；
步骤S6，对通过以上工艺堆叠后形成的模组侧面进行抛光和打磨，使得模组侧面焊锡光滑。
进一步地，步骤S1具体包括：
先在硅片的第一表面通过光刻、刻蚀工艺制作TSV盲孔；
在硅片第一表面和TSV盲孔内表面第一次制备钝化层，然后在第一次制备的钝化层上制作种子层；
电镀铜，使铜金属充满TSV盲孔；形成TSV金属柱；
铜CMP工艺使得硅片第一表面的铜去除，留下TSV盲孔中的填铜；
在硅片的第一表面第二次制备钝化层，覆盖所述硅片的第一表面和TSV金属柱顶端。
进一步地，所述电镀铜，使铜金属充满TSV盲孔之后，200到500度温度下密化使铜更致密。
进一步地，步骤S1中，
TSV盲孔的直径范围在1μm～1000μm，深度在10μm～1000μm；
第一次制备的钝化层厚度范围在10nm～100μm，种子层厚度范围在1nm～100μm；
第二次制备的钝化层厚度范围在10nm～100μm。
进一步地，步骤S2中，通过光刻和干法刻蚀工艺在硅片第一表面继续刻蚀硅凹槽，硅凹槽的宽度在1μm～1000μm，深度在10μm～1000μm。
本发明的优点在于：在硅片的外围形成金属柱，金属柱作为侧面互联的焊盘；然后通过氧化硅和氧化硅键合或者硅硅键合的方式实现硅片间的键合工艺，然后通过侧壁焊盘植焊锡球的方式进行硅片间的电性互联，此工艺可以大大简化混合键合工艺的难度，降低工艺成本。
附图说明
图1为本发明实施例中的制作TSV金属柱示意图。
图2为本发明实施例中的硅片侧面刻蚀硅凹槽示意图。
图3为本发明实施例中的两层硅片堆叠连接示意图。
图4为本发明实施例中的在两层硅片的硅凹槽植焊锡球示意图。
图5为本发明实施例中的回流焊使两层硅片的金属柱互联示意图。
图6为本发明实施例中的模组侧面抛光打磨示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
本发明的实施例提出一种多层堆叠模组层间互联工艺，包括以下步骤：
步骤S1，提供硅片1，在硅片1的第一表面制作TSV金属柱2，并通过钝化层覆盖所述硅片1的第一表面和TSV金属柱2顶端；
如图1所示，步骤S1具体包括：
提供硅片1，先在硅片1的第一表面通过光刻、刻蚀工艺制作TSV盲孔101；TSV盲孔101的直径范围在1μm～1000μm，深度在10μm～1000μm；
在硅片1第一表面和TSV盲孔101内表面第一次制备钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，第一次制备的钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在第一次制备的钝化层上制作种子层，种子层厚度范围在1nm～100μm，种子层可以是一层也可以是多层，种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV盲孔101，200到500度温度下密化使铜更致密；形成TSV金属柱2；
铜CMP工艺使得硅片1第一表面的铜去除，留下TSV盲孔101中的填铜；
在硅片1的第一表面第二次制备钝化层3，覆盖所述硅片1的第一表面和TSV金属柱2顶端；第二次制备的钝化层3厚度范围在10nm～100μm；
步骤S2，在硅片1第一表面刻蚀硅凹槽4，使TSV金属柱2侧壁露出，清洗去除TSV金属柱2侧壁的钝化层；
如图2所示，步骤S2具体包括：
通过光刻和干法刻蚀工艺在硅片1第一表面继续刻蚀硅凹槽4，硅凹槽4的宽度在1μm～1000μm，深度在10μm～1000μm；使TSV金属柱2侧壁露出，清洗去除TSV金属柱2侧壁的钝化层；
步骤S3，采用步骤S1～S2同样方式加工另一块硅片1；
步骤S4，在两块硅片1的第一表面涂布胶或者金属焊料5，加热使两层硅片焊接在一起；
具体如图3所示；
步骤S5，在两层硅片1硅凹槽4的TSV金属柱2侧面涂布焊锡或者植焊锡球6，回流焊使得焊锡融化使两层硅片1的TSV金属柱2互联；
具体地，如图4所示，在两层硅片1硅凹槽4的TSV金属柱2侧面涂布焊锡或者植焊锡球6；
如图5所示，回流焊使得焊锡融化使两层硅片1的TSV金属柱2互联；
步骤S6，对通过以上工艺堆叠后形成的模组侧面进行抛光和打磨，使得模组侧面焊锡光滑；完成最终结构；
具体如图6所示。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种多层堆叠模组层间互联工艺，其特征在于，包括以下步骤：
步骤S1，提供硅片(1)，在硅片(1)的第一表面制作TSV金属柱(2)，并通过钝化层覆盖所述硅片(1)的第一表面和TSV金属柱(2)顶端；
步骤S2，在硅片(1)第一表面刻蚀硅凹槽(4)，使TSV金属柱(2)侧壁露出，清洗去除TSV金属柱(2)侧壁的钝化层；
步骤S3，采用步骤S1～S2同样方式加工另一块硅片(1)；
步骤S4，在两块硅片(1)的第一表面涂布胶或者金属焊料(5)，加热使两层硅片焊接在一起；
步骤S5，在两层硅片(1)硅凹槽(4)的TSV金属柱(2)侧面涂布焊锡或者植焊锡球(6)，回流焊使得焊锡融化使两层硅片(1)的TSV金属柱(2)互联；
步骤S6，对通过以上工艺堆叠后形成的模组侧面进行抛光和打磨，使得模组侧面焊锡光滑。
2.如权利要求1所述的多层堆叠模组层间互联工艺，其特征在于，
步骤S1具体包括：
先在硅片(1)的第一表面通过光刻、刻蚀工艺制作TSV盲孔(101)；
在硅片(1)第一表面和TSV盲孔(101)内表面第一次制备钝化层，然后在第一次制备的钝化层上制作种子层；
电镀铜，使铜金属充满TSV盲孔(101)；形成TSV金属柱(2)；
铜CMP工艺使得硅片(1)第一表面的铜去除，留下TSV盲孔(101)中的填铜；
在硅片(1)的第一表面第二次制备钝化层，覆盖所述硅片(1)的第一表面和TSV金属柱(2)顶端。
3.如权利要求2所述的多层堆叠模组层间互联工艺，其特征在于，
所述电镀铜，使铜金属充满TSV盲孔(101)之后，200到500度温度下密化使铜更致密。
4.如权利要求2所述的多层堆叠模组层间互联工艺，其特征在于，
步骤S1中，
TSV盲孔(101)的直径范围在1μm～1000μm，深度在10μm～1000μm；
第一次制备的钝化层厚度范围在10nm～100μm，种子层厚度范围在1nm～100μm；
第二次制备的钝化层厚度范围在10nm～100μm。
5.如权利要求1～4中任一项所述的多层堆叠模组层间互联工艺，其特征在于，
步骤S2中，通过光刻和干法刻蚀工艺在硅片(1)第一表面继续刻蚀硅凹槽(4)，硅凹槽(4)的宽度在1μm～1000μm，深度在10μm～1000μm。
CN202110464995.7A 2021-04-28 2021-04-28 多层堆叠模组层间互联工艺 Active CN113178395B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110464995.7A CN113178395B (zh) 2021-04-28 2021-04-28 多层堆叠模组层间互联工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110464995.7A CN113178395B (zh) 2021-04-28 2021-04-28 多层堆叠模组层间互联工艺

Publications (2)

Publication Number Publication Date
CN113178395A true CN113178395A (zh) 2021-07-27
CN113178395B CN113178395B (zh) 2023-06-13

Family

ID=76926976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110464995.7A Active CN113178395B (zh) 2021-04-28 2021-04-28 多层堆叠模组层间互联工艺

Country Status (1)

Country Link
CN (1) CN113178395B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139220A (ja) * 1994-11-04 1996-05-31 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
JPH08228057A (ja) * 1995-02-17 1996-09-03 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
CN1198009A (zh) * 1997-03-31 1998-11-04 日本电气株式会社 具有端面对分通孔和内区通孔的半导体器件组件
JP2007134427A (ja) * 2005-11-09 2007-05-31 Matsushita Electric Ind Co Ltd モジュールパッケージ及びモジュールパッケージの製造方法
CN106206423A (zh) * 2016-09-08 2016-12-07 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺
CN110010495A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种高密度侧壁互联方法
US20210111102A1 (en) * 2019-10-11 2021-04-15 Semiconductor Components Industries, Llc Self-aligned contact openings for backside through substrate vias

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139220A (ja) * 1994-11-04 1996-05-31 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
JPH08228057A (ja) * 1995-02-17 1996-09-03 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
CN1198009A (zh) * 1997-03-31 1998-11-04 日本电气株式会社 具有端面对分通孔和内区通孔的半导体器件组件
JP2007134427A (ja) * 2005-11-09 2007-05-31 Matsushita Electric Ind Co Ltd モジュールパッケージ及びモジュールパッケージの製造方法
CN106206423A (zh) * 2016-09-08 2016-12-07 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺
CN110010495A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种高密度侧壁互联方法
US20210111102A1 (en) * 2019-10-11 2021-04-15 Semiconductor Components Industries, Llc Self-aligned contact openings for backside through substrate vias

Also Published As

Publication number Publication date
CN113178395B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US10930621B2 (en) Die stacking for multi-tier 3D integration
US12087719B2 (en) Bond pad with micro-protrusions for direct metallic bonding
US9985001B2 (en) 3DIC package and methods of forming the same
TWI437679B (zh) 半導體裝置及其製造方法
KR101423388B1 (ko) 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US11961791B2 (en) Package structures and methods for forming the same
TWI424543B (zh) 電子元件及其製作方法
TWI467668B (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
US11315900B2 (en) Bonded semiconductor devices and methods of forming the same
US11855067B2 (en) Integrated circuit package and method
TW201023299A (en) Method of forming stacked dies
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
CN111968961A (zh) 侧壁互联板及其制作工艺
TW202220133A (zh) 低溫混合接合結構及其製造方法
US20140103522A1 (en) Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
CN113066778B (zh) 转接板堆叠结构和工艺
KR102598745B1 (ko) 웨이퍼 온 웨이퍼 본딩 구조체
CN116978801A (zh) 一种芯片封装方法及封装结构
CN114450785A (zh) 一种多芯片堆叠封装及制作方法
CN113178395B (zh) 多层堆叠模组层间互联工艺
CN115579324A (zh) 中介层结构及其制作方法
JP2013118264A (ja) 半導体装置及びその製造方法
TWI857363B (zh) 半導體基板結構及其製造方法
US20220130781A1 (en) Circuit substrate structure and manufacturing method thereof
CN114975418B (zh) 三维扇出型内存的pop封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant