JP2022090280A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022090280A
JP2022090280A JP2020202573A JP2020202573A JP2022090280A JP 2022090280 A JP2022090280 A JP 2022090280A JP 2020202573 A JP2020202573 A JP 2020202573A JP 2020202573 A JP2020202573 A JP 2020202573A JP 2022090280 A JP2022090280 A JP 2022090280A
Authority
JP
Japan
Prior art keywords
metal plate
electronic component
semiconductor device
groove
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020202573A
Other languages
English (en)
Inventor
直也 岡田
Naoya Okada
祥司 堀江
Shoji Horie
竜也 板橋
Tatsuya Itabashi
孝允 木橋
Koin Kihashi
暁人 西
Akito Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2020202573A priority Critical patent/JP2022090280A/ja
Publication of JP2022090280A publication Critical patent/JP2022090280A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】半導体装置の内部でショート不良が発生しない構造を提供する。【解決手段】半導体装置1は、金属板2と、金属板の上面に薄接合層4を介して搭載される電子部品5と、金属板と電子部品の搭載部を覆う封止樹脂6と、で構成されている。金属板は、その上面に電子部品の外周縁が内周と外周との間に位置する枠状の溝部3が形成される。薄接合層は、電子部品より面積が小さく、溝部の内側に備えられる。溝部には封止樹脂のみが充填されている。【選択図】図1

Description

本発明は、半導体装置に関し、特に金属板に半導体素子を搭載し樹脂成形する半導体装置に関する。
一般的な半導体装置は、金属板(基板、フレーム、ベース等)に半導体素子を接着材(はんだ、銀ペースト、樹脂ペースト等)で接合し、モールド樹脂でパッケージ外形を形成している。
近年は、半導体装置の高放熱化・薄厚型の要求があり、素子が搭載されるベースとなる部材は放熱性のよい金属板や基板が使われ、内蔵部品でも小型化・薄型化の必要性がある。この高放熱型半導体装置では、モールド樹脂の吸湿・膨張等による樹脂剥離を防止することが知られている。
例えば、特許文献1には、金属部材、ターミナル、素子が半田で接合され、これらを覆う樹脂で構成された半導体装置において、プライマ層と剥離抑制手段を用いた技術が開示されている。これにより、金属部材と樹脂部の剥離を抑制している。
特開2015-126119号公報
しかしながら、従来技術は、チップ全面を接着材(はんだ)で接合するにはよいが、素子接合面の外周に保護膜が存在する場合、また、外周部でのはんだ濡れ不足が発生する場合に、金属板と素子間に狭い隙間が発生する。
例えば、半導体装置では、金属板と素子間に狭い隙間があり、この距離が短いために樹脂が入り込まずに未充填になる場合が考えられる。この時、チップエッジと金属板(パターン)が狭い(例えば55ミクロン)ので、空間で放電しショート不良が発生する懸念がある。また、異物(例えば、ナノAgカス)が詰まりやすく絶縁ショートの可能性が高い構造といえる。
従って、本発明は、上述した課題を解決するためになされたものであり、半導体装置の内部でショート不良が発生しない構造を提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、金属板と、金属板の上面に薄接合層を介して搭載される電子部品と、金属板と電子部品の搭載部を覆う封止樹脂とで構成されている。金属板は、その上面に電子部品の外周縁が内周と外周との間に位置する枠状の溝部が形成され、薄接合材は電子部品より面積が小さく溝部の内側に備えられ、溝部には封止樹脂のみが充填されていることを特徴とする。
本発明によれば、溝部を設け、モールド樹脂が入り込むことにより、金属板とモールド樹脂とを強固に接合でき、金属板と電子部品との絶縁距離を確保することができる。
本発明の実施例1に係る半導体装置の概略断面図である。 本発明の実施例1に係る半導体装置の部分平面図である。 本発明の実施例2に係る半導体装置の概略断面図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。また、図は説明用の概略図である。
本発明の実施例1に係る半導体装置を説明する。図1は半導体装置1の概略断面図である。図2は半導体装置1の部分平面図である。
半導体装置1は、金属板2の一方の面に薄接合層4を介して電子部品5が搭載されている。さらに金属板2の一方の面と薄接合層4と電子部品5とを封止樹脂6で覆っている構成である。
金属板2は、銅材料からなるリードフレームである。また、リードフレームの代わりに金属パターンが備えられた絶縁基板を使用することもできる。
薄接合層4は、接着材として一般的にはんだが使用される。はんだはペースト状、ペレット状であってもよい。また、薄接合材は、はんだの他、Agペースト、導電性接着材、絶縁性接着材、焼結金属材が使用できる。
電子部品5は、半導体素子である。図ではひとつしか示していないが、複数個あってもよい。ここでは例えば、ダイオードチップである。他には、パワーチップとして、MOSFET、IGBTやFRDと組み合わせることも可能であり、また、コントロールチップとして、MICを用いることが可能である。
各略語は次のとおりである。MOSFETは、Metal OxideSemiconductorField Effect Transistorであり、IGBTは、Insulated Gate Bipolar Transistorであり、FRDは、Fast Recovery Diodeであり、MICは、Monolithic Integrated Circuitである。
電子部品5(半導体素子)のもう一方の面には、ワイヤやクリップリード等によって、外部出力端子に接続される。一般的な半導体装置と同様であるので、ここでは図を省略している。
ワイヤは、ワイヤボンディング装置で、半導体素子と半導体素子間、半導体素子とリードフレーム間を電気的に接続する。例えば、Cu、Ag、Au、Alといった材料からなる一般的なワイヤが使用できる。
封止樹脂6は、一般的なモールド樹脂で、エポキシ樹脂が使われる。
ここで、金属板2には、溝部3が形成されている。図2に示すように、溝3が電子部品5の外周に沿って形成されている。この溝部3は、電子部品5との距離を離す役目をする。また、溝部3はエッチング加工や切削加工、プレス加工によって製造することができる。加工方法は金属板2の仕様、材質、厚さ等によって適宜選択される。
例えば、金属板2の厚さは1mm、電子部品5の寸法は3mmx3mmx厚さ0.3mm、薄接合層の厚さは0.1mmである場合、溝部3の深さは0.1mm、幅は0.2mmである。
基本的に電子部品の側面やエッジと金属板(基板の場合はパターン)間において、間隔が狭い場合に放電・ショートが発生するので、溝の位置は電子部品のエッジ位置にあればよい。これにより空間距離を離すことができる。たとえば、電子部品5が半導体素子の場合、半導体素子表面には保護膜があるので絶縁性は問題がなく、金属板と側面・エッジとの間の絶縁性が問題になる。
この構造を取ることによって、溝部の深さによって、金属板と電子部品との絶縁距離を確保することができる。また、溝部にモールド樹脂が入ることによって、金属板とモールド樹脂を強固に接合することができ、さらに絶縁性を確保することができる。
図3は、実施例2の半導体装置11の概略断面図を示している。ここでは、金属板のふたつを向かい合わせて、内部に電子部品を搭載した両面放熱構造である。例えば、高絶縁性構造を有するワイヤレスタイプの両面放熱パッケージ:DSC(Dual Side Cooling)とすることができる。
ふたつの金属板12、金属板22を絶縁基板として使用する。例えば、セラミック板の両側に金属板として銅が接合されたDBC(Direct Bonded Copper)基板である。仕様によっては、銅が片側の場合もある。ここでは、金属板12、金属板22のそれぞれの厚さは、2.7mmである。すなわち、内側金属板としての銅の厚さは0.9mm、中央のセラミック基板の厚さは0.9mm、外側金属板としての銅の厚さは0.9mmである。詳細図は省略している。
ふたつの向かい合う金属板12と金属板22の間には、電子部品(半導体素子)15と電子部品(スペーサ)17がそれぞれ薄接合層14によって積層されている。仕様によって、電子部品は複数個が積層、または並列に配置される場合もある。ここでは、電子部品(半導体素子)15は、IGBTであり、厚さは0.08mmである。また、電子部品(スペーサ)17は、銅板スペーサであり、厚さは1.1mmである。薄接合層14は、焼結Agであり、厚さは0.02mm~0.08mmである。
電子部品15と金属板12の間の距離は、すなわち、半導体素子とDBC基板の銅の配線パターン間の距離は、薄接合層14の厚さ薄いため、距離が狭いくなり、電気的ショートが発生する懸念がある。この時、半導体素子の薄接合層部は電極であり、側面・エッジとは電位が異なる。
よって、金属板12に溝部13を設けることによって、電子部品15と金属板12の間の絶縁距離を確保することができる。溝部13は図2に示したように電子部品15の端部の外周に沿って設けている。ここでは、金属板12は、銅の金属パターンであり、厚さは薄いので、溶剤を使用したエッチング加工で溝部13を形成するとよい。
また、金属板22に対する溝部23も同様である。ここでは、電子部品(スペーサ)17を銅板スペーサとしており、同電位であり絶縁性には問題ないが、溝部23に封止樹脂16が入り込むことによって、薄接合層14端部が補強され、薄接合層14のクラックに対応することができる。
最後に封止樹脂16を内部に充填することによって、半導体装置が完成する。ここでは、一般的な両面放熱の半導体装置と同様であるので、外部端子等の図を省略している。
本発明の構造の効果としては、この構造を取ることによって、溝部の深さによって、金属板と電子部品との絶縁距離を確保することができる。また、溝部にモールド樹脂が入ることによって、金属板とモールド樹脂を強固に接合することができ、さらに絶縁性を確保することができる。そして、信頼性の高い半導体装置を提供することができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
電子部品の半導体素子は、Si、SiCであってもよい。さらに、フリップチップ構造でもよい。また、これらの組み合わせであってもよい。
また、電子部品はスペーサにも応用できるとしたが、半導体モジュール等の機能に使われる温度検出部品であってもよい。
また、薄接合層は、はんだの他、焼結金属、焼結Agでもよい。これにより接合厚さを薄くでき、効果は同様である。
1、半導体装置
2、金属板
3、溝部
4、薄接合層
5、電子部品
6、封止樹脂
11、半導体装置(両面放熱構造)
12、22、金属板
13、23、溝部
14、薄接合層
15、電子部品(半導体素子)
16、封止樹脂
17、電子部品(スペーサ)

Claims (4)

  1. 金属板と、金属板の上面に薄接合層を介して搭載される電子部品と、金属板と電子部品の搭載部を覆う封止樹脂と、で構成される半導体装置において、金属板は、その上面に電子部品の外周縁が内周と外周との間に位置する枠状の溝部が形成され、薄接合材は電子部品より面積が小さく溝部の内側に備えられ、溝部には封止樹脂のみが充填されていることを特徴とする半導体装置。
  2. 金属板は、リードフレーム、セラミック絶縁基板、樹脂絶縁基板のいずれかの金属回路パターンであることを特徴とする請求項1に記載の半導体装置。
  3. 電子部品は、半導体素子、スペーサ、および、その組み合わせであることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 溝部は、金属板の表面での開口幅が深さよりも大きく、薄接合層の厚みの1 / 2 以上の深さを有し、ハーフエッチングで形成されたことを特徴とする請求項1ないし請求項3に記載の半導体装置。
JP2020202573A 2020-12-07 2020-12-07 半導体装置 Pending JP2022090280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020202573A JP2022090280A (ja) 2020-12-07 2020-12-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020202573A JP2022090280A (ja) 2020-12-07 2020-12-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2022090280A true JP2022090280A (ja) 2022-06-17

Family

ID=81991579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020202573A Pending JP2022090280A (ja) 2020-12-07 2020-12-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2022090280A (ja)

Similar Documents

Publication Publication Date Title
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP5141076B2 (ja) 半導体装置
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
WO2014103133A1 (ja) 半導体装置
TW201304061A (zh) 半導體裝置及佈線基板
US8786064B2 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
JPH09260550A (ja) 半導体装置
CN107046009B (zh) 半导体装置
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JP2019071412A (ja) チップパッケージ
JP5930980B2 (ja) 半導体装置およびその製造方法
JP7238330B2 (ja) 半導体装置及び半導体装置の製造方法
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
WO2020121680A1 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
US20130112993A1 (en) Semiconductor device and wiring substrate
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
WO2018036319A1 (zh) 半导体封装结构及加工方法
JP2022090280A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method