KR102182189B1 - 전력 오버레이 구조 및 그 제조 방법 - Google Patents

전력 오버레이 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR102182189B1
KR102182189B1 KR1020140029539A KR20140029539A KR102182189B1 KR 102182189 B1 KR102182189 B1 KR 102182189B1 KR 1020140029539 A KR1020140029539 A KR 1020140029539A KR 20140029539 A KR20140029539 A KR 20140029539A KR 102182189 B1 KR102182189 B1 KR 102182189B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
conductive
layer
thermal interface
shim
Prior art date
Application number
KR1020140029539A
Other languages
English (en)
Other versions
KR20140113451A (ko
Inventor
아룬 비루팍샤 고우다
샤크티 싱 차우한
폴 알란 맥코넬리
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20140113451A publication Critical patent/KR20140113451A/ko
Application granted granted Critical
Publication of KR102182189B1 publication Critical patent/KR102182189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 소자 모듈은 유전체 층과, 상기 유전체에 결합된 제1 표면을 구비한 반도체 소자와, 상기 유전체 층에 결합된 제1 표면을 구비한 전도성 심을 포함한다. 반도체 소자는 반도체 소자의 제2 표면 및 전도성 심의 제2 표면에 결합된 제1 표면을 구비한 전기 전도성의 열확산기를 또한 포함한다. 금속화 층이 반도체 소자의 제1 표면 및 전도성 심의 제1 표면에 결합된다. 금속화 층은 유전체 층을 통해 연장되고 전도성 심 및 열 확산기를 이용하여 반도체 소자의 제2 표면에 전기적으로 연결된다.

Description

전력 오버레이 구조 및 그 제조 방법{POWER OVERLAY STRUCTURE AND METHOD OF MAKING SAME}
관련 출원에 대한 상호 참조
본 출원은 2013년 3월 14일에 출원된 미국 가특허출원 제61/784,834호의 우선권을 주장하며, 우선권의 개시는 참조로서 본 명세서에 통합된다.
기술 분야
본 발명의 실시예들은 일반적으로 반도체 소자들을 패키징하기 위한 구조 및 방법에 관한 것으로서, 특히 개선된 열적 인터페이스를 포함하는 전력 오버레이((POL(power overlay)) 패키징 구조에 관한 것이다.
전력 반도체 소자들은 예컨대 스위칭 모드 전력 공급기들과 같은 전력 전자 회로들 내 스위치들 또는 정류기들로서 사용되는 반도체 소자들이다. 대부분의 전력 반도체 소자들은 커뮤테이션(commutation) 모드에서만 사용되며(즉, 이들은 온 상태이거나 오프 상태이다), 따라서 그러한 것에 최적화되어 있다. 많은 전력 반도체 소자들이 고전압 전력 응용예들에서 사용되며, 많은 양의 전류를 운반하고 높은 전압을 지원하도록 설계된다. 사용 시, 고전압 전력 반도체 소자들은 전력 오버레이(POL) 패키징 및 상호연결 시스템을 이용하여 외부 회로에 연결된다.
종래의 전력 오버레이(POL) 구조(10)의 일반적 구조가 도 1에 도시된다. POL 구조(10)에 대한 표준 제조 공정은 통상적으로 하나 이상의 전력 반도체 소자들(12)을 접착제(16)를 사용하여 유전체 층(14)에 배치하는 것으로 시작한다. 그런 다음 금속 상호연결부(interconnect)들(18)(가령, 구리 상호연결부들)이 유전체 층(14) 위에 도금되어 전력 반도체 소자들(12)로의 직접적 금속 연결부를 형성한다. 금속 상호연결부들(18)는 전력 반도체 소자들(12)로/로부터 입출력(I/O) 시스템(20)의 생성을 준비하는 편평한 평면 상호연결 구조의 형태일 수 있다. 예컨대 인쇄 회로 기판으로의 이차 레벨 상호연결을 행하는 것과 같은 외부 회로로의 연결을 위해, 현재의 POL 패키지들은 솔더 볼 그리드 어레이들(solder ball grid arrays(BGAs))이나 랜드 그리드 어레이들(land grid arrays(LGSs))을 이용한다.
반도체 소자들(12)에 의해 발생된 열을 제거하고 외부 환경으로부터 그 소자들(12)을 보호하기 위한 방식을 제공하기 위해 히트 싱크(22) 또한 POL 구조(10)에 포함된다. 히트 싱크(22)는 DBC(direct bond copper) 기판(24)을 이용하여 소자들(12)과 열 결합된다. 도시된 바와 같이, DBC 기판(24)은 반도체 소자들(12)의 상위 표면들 및 히트 싱크(22)의 하위 표면들 사이에 위치된다.
DBC 기판(24)은 예컨대 DBC 인터페이스나 땜납층(31)을 통해 해당 양측면에 결합되는 상하위 구리판들(28, 30)과 함께, 알루미늄과 같은 비유기 세라믹 기판(26)을 포함하는 미리 제조된 구성요소이다. DBC 기판(24)의 하위 구리판(30)은 DBC 기판(24)이 반도체 소자(12)에 부착되기 전에 다수의 전도성 접촉 영역들을 형성하도록 패턴화된다. 통상적 DBC 기판은 약 1mm의 전반적 두께를 가질 수 있다.
POL 구조(10)의 제조 공정 중에, 반도체 소자들(12)의 표면에 땜납이 인가된다. 그런 다음, 땜납(32)과 하위 구리판(30)의 패턴화된 부분들을 나란히 하기 위해 DBC 기판(24)이 땜납(32) 상으로 낮춰진다. DBC 기판(24)이 반도체 소자들(12)에 결합된 후, POL 서브 모듈(36)을 형성하도록 접착층(16) 및 DBC 기판(24) 사이의 공간에 유전체 유기 물질(34)을 인가하기 위한 언더필(underfill) 기법이 사용된다. 그 다음 열 패드나 열 그리스(grease)(38)가 DBC 기판(24)의 상위 구리층(28)에 인가된다.
POL 구조(10)에서 DBC 기판의 사용은 많은 제약을 갖는다. 첫째, DBC 기판의 구리 및 세라믹 재료들의 물질 특성들이 DBC 기판의 설계에 대한 내재적 제약을 가한다. 예를 들어 DBC 기판(24)의 도자기류의 단단함과 구리 및 세라믹 재료들의 열 팽창 계수들의 차이들로 인해, 구리판들(38, 30)은 구리 재료 내에서의 큰 온도 변동에 의해 야기되는 도기류들에 가해지는 과도한 스트레스를 피하기 위해 상대적으로 얇게 유지되어야 한다. 또한, 반도체 소자(들)(12)과 만나는 DBC 기판(24)의 하위 구리층의 표면이 평면이므로, DBC 기판(24)은 다른 높이의 반도체 소자들을 가지는 POL 패키지의 제조를 용이하게 하지 못한다.
또한, DBC 기판들은 제조하기가 상대적으로 비싸고 미리 제조되는 구성요소이다. DBC 기판(24)이 미리 제조된 구성요소이므로, 구리판들(28, 30)의 두께는 세라믹 기판(26)에 인가된 구리 박편층의 두께에 기반하여 미리 결정된다. 또한, DBC 기판(24)이 POL 구조의 구성요소들의 나머지를 가지고 조립 전에 제조되기 때문에, 반도체 소자들(12)을 둘러싼 유전체 필러나 에폭시 기판은 DBC 기판(24)이 반도체 소자들(12)과 결합된 후 언더필 기법을 이용하여 인가된다. 이러한 언더필 기법은 시간이 소모되며, POL 구조 안에 바람직하지 못한 공동들이 파생될 수 있다.
따라서, DBC 기판을 포함하는 알려진 POL 구조의 상술한 구조적 프로세싱 제약들을 극복하는 개선된 열적 인터페이스를 구비한 POL 구조를 제공하는 것이 바람직할 것이다. 그러한 POL 구조가 POL 구조의 비용을 최소화하면서 다른 두께의 반도체 소자들을 처리하도록 하는 것 역시 바람직할 것이다.
본 발명의 실시예들은 전력 오버레이(POL) 서브 모듈 및 히트 싱크 사이의 열적 인터페이스로서 DBC 기판의 사용을 없애는 POL 구조를 제공함으로써 상술한 결함을 극복한다. 개선된 열적 인터페이스는 다양한 높이들의 반도체 소자들을 담당하는 전도성 심(conducting shim)들을 포함하는 반도체 소자들을 위해 제공된다.
본 발명의 한 양태에 따르면, 반도체 소자 모듈은 유전체 층과, 유전체에 결합된 제1 표면을 구비한 반도체 소자와, 유전체 층에 결합된 제1 표면을 구비한 전도성 심을 포함한다. 반도체 소자는 반도체 소자의 제2 표면 및 전도성 심의 제2 표면에 결합된 제1 표면을 구비한 전기 전도성의 열확산기를 또한 포함한다. 금속화 층이 반도체 소자의 제1 표면 및 전도성 심의 제1 표면에 결합된다. 금속화 층은 유전체 층을 통해 연장되고 전도성 심 및 열 확산기를 이용하여 반도체 소자의 제2 표면에 전기적으로 연결된다.
본 발명의 다른 양태에 따르면, 반도체 소자 패키지를 형성하는 방법은 반도체 소자를 제공하는 단계와, 반도체 소자의 제1 표면을 유전체 층의 제1 표면에 부착하는 단계와, 전도성 심의 제1 표면을 유전체 층의 제1 표면에 부착하는 단계를 포함한다. 방법은 또한 반도체 소자의 제2 표면 및 전도성 심의 제2 표면 상에, 반도체 소자를 전도성 심에 전기적으로 결합하는 열 확산기를 증착하는 단계와, 유전체 층의 제2 표면 상에 금속 상호연결 구조를 형성하는 단계를 포함한다. 금속 상호연결 구조는 반도체 소자의 제1 표면 및 전도성 심의 제1 표면을 접촉하기 위해 유전체 층 안에 형성되는 비아들을 통해 연장된다.
본 발명의 또 다른 양태에 따르면, 전력 오버레이(POL) 구조는 절연 기판, 접착층을 통해 절연 기판에 부착되는 전력 소자 및 접착층을 통해 절연 기판에 부착되는 전기적 전도성 심을 포함한다. POL 구조는 전력 소자의 상부 표면 및 전도성 심의 상부 표면에 결합되는 전기적이고 열적으로 전도성의 판(slab)과, 절연 기판을 통해 연장되는 금속 층을 더 포함한다. 금속 층은 전력 소자의 제1 및 제2 표면들 상의 접촉 위치들에 전기적으로 결합된다.
이들 및 기타 이점들과 특징들은 첨부된 도면과 함께 제공되는 본 발명의 바람직한 실시예들에 대한 이하의 상세한 설명으로부터 보다 쉽게 이해될 수 있을 것이다.
도면들은 본 발명을 실시하기 위해 현재로서 고려된 실시예들을 도시한다.
도면들에서,
도 1은 DBC 기판을 포함하는 종래의 전력 오버레이(POL) 구조의 개략적 측단면도이다.
도 2는 본 발명의 일 실시예에 따른 POL 구조의 개략적 측단면도이다.
도 3은 본 발명의 다른 실시예에 따른 POL 구조의 개략적 측단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 POL 구조의 개략적 측단면도이다.
도 5는 본 발명의 일 실시예에 따른 POL 어셈블리의 개략적 측단면도이다.
도 6-16은 본 발명의 실시예들에 따른 제조/생성 프로세스의 다양한 단계들 도중의 POL 서브 모듈의 개략적 측단면도이다.
도 17은 본 발명의 일 실시예에 따른 납을 씌운 POL 서브 모듈의 개략적 측단면도이다.
도 18은 본 발명의 다른 실시예에 따른 납을 씌운 POL 서브 모듈의 개략적 측단면도이다.
도 19는 본 발명의 일 실시예에 따른 계단형 전도성 심을 구비한 POL 서브 모듈의 개략적 측단면도이다.
도 20은 본 발명의 일 실시예에 따른 다층 전도성 심 어셈블리를 구비한 POL 서브 모듈의 개략적 측단면도이다.
도 21은 본 발명의 다른 실시예에 따른 POL 서브 모듈의 개략적 측단면도이다.
도 22는 본 발명의 다른 실시예에 따른 POL 서브 모듈의 개략적 측단면도이다.
도 23은 본 발명의 다른 실시예에 따른 POL 서브 모듈의 개략적 측단면도이다.
본 발명의 실시예들은 개선된 열적 인터페이스가 안에 포함된 전력 오버레이(POL) 구조 및 그러한 POL 구조를 형성하는 방법을 제공한다. POL 구조는 다양한 높이의 반도체 소자들을 처리하는 전도성 심들 및 캡슐 재료들과 방식들에 대한 옵션을 늘리는 열적 인터페이스 층을 포함한다.
도 2를 참조할 때, 본 발명의 일 실시예에 따른 반도체 소자 어셈블리나 전력 오버레이(POL) 구조(40)가 도시된다. POL 구조(40)는 다양한 실시예들에 따라 다이(die), 다이오드 또는 다른 전력 전자 소자의 형태일 수 있는 하나 이상의 반도체 소자들(43, 44, 45)가 안에 포함된 POL 서브 모듈(42)을 포함한다. 도 2에 도시된 바와 같이, POL 서브 모듈(42) 안에 세 개의 반도체 소자들(43, 44, 45)이 제공되지만, 더 많거나 더 적은 수의 반도체 소자들(43, 44, 45)이 POL 서브 모듈(42)에 포함될 수 있다는 것을 알 수 있다. 또한, 소자들(44 및 45)이 본 명세서에서는 반도체 소자들로서 기술되지만, 도 21-23과 관련하여 보다 상세히 기술되는 바와 같이 소자들(44, 45)의 하나 이상은 전기적 전도성 심들일 수 있다. 반도체 소자들(43, 44, 45) 외에, POL 서브 모듈(42)은 또한 예컨대 게이트 드라이버와 같은 임의 개의 추가 회로 구성요소들(46)을 포함할 수도 있다.
반도체 소자들(43, 44, 45)은 접착층(50)을 이용하여 유전체 층(48)에 결합된다. 유전체 층(48)은 다양한 실시예들에 따라 적층 또는 필름 형태일 수 있으며, Kapton®, Ultem®, PTFE(polytetrafluoroethylene), Upilex®, 폴리설폰(polysulfone) 물질들(가령, Udel®, Radel®)과 같은 복수의 유전 물질들, 또는 액정 폴리머(LCP)나 폴리이미드 물질과 같은 다른 폴리머 필름 중 하나로 형성될 수 있다.
POL 서브 모듈(42)은 또한 각각의 반도체 소자들(43, 44, 45) 상의 접촉 패드들(58)에 연결하기 위해 유전체 층(48) 안에 형성된 비아들(56)을 통해 연장되는 금속 상호연결부(54)를 이용하여 반도체 소자들(43, 44, 45)로의 직접적인 금속 연결을 형성하는 금속화 층 또는 상호연결 구조(52)를 포함한다.
POL 서브 모듈(42)은 열 전기적 전도 접촉 층(62)을 이용하여 반도체 소자들(43, 44, 45)에 단단히 고정되는 하나 이상의 전도성 판들이나 열 확산기들(60)을 더 포함한다. 다양한 실시예들에 따르면, 전도 접촉 층(62)은 예들로서 솔더 재료, 전도성 접착제, 또는 소결된 은일 수 있다. 전도성 판들(60)은 예컨대 구리, 알루미늄, 몰리브덴과 같은 금속이나 금속합금, 또는 몰리브덴 구리나 텅스텐 구리와 같은 그들의 조합 및 실리콘 알루미늄, 실리콘 카바이드 알루미늄, 흑연 알루미늄, 흑연 구리 등과 같은 합성물들이다.
POL 서브 모듈(42)에 추가적인 구조적 무결성을 제공하기 위해, POL 서브 모듈(42) 안에서 반도체 소자들(43, 44, 45) 및 전도성 판들(60) 사이 및 주변의 갭들을 채우기 위해 POL 서브 모듈(42) 안에 유전체 필러 물질(64)이 또한 제공된다. 다양한 실시예들에 따라, 유전체 필러 물질(64)은 예컨대 언더필(가령, 모세관 언더필이나 비유동성 언더필), 봉지재, 실리콘, 또는 몰딩 컴파운드와 같은 중합 물질의 형태일 수 있다.
POL 구조(40)는 또한 반도체 소자들(43, 44, 45)의 냉각을 돕기 위한 히트 싱크(66)를 포함한다. 히트 싱크(66)는 구리, 알루미늄 또는 합성물질과 같은 고열 전도성을 가진 물질을 포함한다. 히트 싱크(66)는 전도성 판들(60) 및 유전체 필러 물질(64) 위에 형성된 열적 인터페이스 기판이나 계층(68)을 이용하여 POL 서브 모듈(42)에 결합된다.
열적 인터페이스 층(68)은 예컨대 열 패드, 열 페이스트, 열 그리스, 또는 열 접착제와 같은 열 전도 전기 절연 중합 또는 유기 물질이다. 열 인터페이스 층(68)은 전도성 판들(60)로부터 히트 싱크(66)를 전기 절연시킨다. 일 실시예에 따르면, 열 인터페이스 계층(68)은 전도 필러들, 입자들, 또는 수지나 에폭시의 행렬로 부유되는 섬유들을 포함한다. 예를 들어 열적 인터페이스 층(68)은 알루미늄 및/또는 질화붕소와 같은 열 전도성의 전기 절연 필러들로 채워지는 에폭시나 실리콘 수지일 수 있다. 일 실시예에 따르면, 열적 인터페이스 층(68)은 약 100㎛의 두께를 가진다. 그러나 당업자는 열적 인터페이스 층(68)의 두께가 설계 사양에 따라 가변될 수 있다는 것을 알 수 있을 것이다. 열적 인터페이스 층(68)은 DBC 기판 안에 포함된 세라믹 층의 열 저항에 영향을 받지 않으므로 DBC 기판과 비교할 때 우수한 열적 성능을 제공한다.
열적 인터페이스 층(68)이 예컨대 미리 형성된 유기 물질의 판이나 필름과 같은 열 패드, 열 페이스트, 또는 열 그리스인 실시예들에서, 히트 싱크(66)는 열적 인터페이스 층(68)이 전도성 판들(60) 및 히트 싱크(66) 사이에 샌드위치되게 하는 POL 서브 모듈(42) 주변의 여러 위치들에서 스크류들이나 기타 조임 소자들(미도시)을 이용하여 POL 서브 모듈(42)에 고정된다. 이와 달리, 열적 인터페이스 층(68)이 중합 접착제인 실시예들에서, 열적 인터페이스 층(68)은 엉성한 상태로 POL 서브 모듈(42)에 인가되고 히트 싱크(66)가 열적 인터페이스 층(68) 위에 위치된 후에 경화된다. POL 서브 모듈(42)은 또한 도 5와 관련하여 보다 상세히 기술되는 것과 같이 인쇄 회로 보드(PCB)와 같은 외부 회로로의 POL 구조(40)의 표면 탑재를 가능하게 하는 입출력(I/O) 연결부(70)를 포함한다. 예시적 실시예에서, I/O 연결부(70)는 POL 구조(40)를 PCB에 전기적으로 결합시키기 위해 PCB에 부착되도록 구성되는 볼 그리드 어레이(BGA) 솔더 범프(땜납 돌기)들(72)로 형성되지만, 랜드 그리드 어레이(LGA) 패드들과 같은 다른 적절한 이차 레벨 솔더 상호연결들이 사용될 수도 있을 것이다. BGA 솔더 범프들(72)은 높은 스트레스 상황에서의 오작동에 저항력이 있는 매우 안정적인 상호연결 구조를 제공한다. 도 2에 도시된 바와 같이, 솔더 범프들(72)은 POL 서브 모듈(42)의 솔더 마스크 층(74)에 형성되는 오프닝(개구)들 안에 위치한다.
이제 도 3을 참조하면, 본 발명의 다른 실시예에 따른 POL 구조(76) 및 POL 서브 모듈(78)이 도시된다. POL 구조(76) 및 POL 서브 모듈(78)은 도 2의 POL 구조(40) 및 POL 서브 모듈(42)에 도시된 구성요소들과 유사한 다수의 구성요소들을 포함하며, 그에 따라 도 2의 구성요소들을 나타내는 데 사용되는 부호들이 도 3의 유사 구성요소들을 나타내는 데에도 사용될 것이다.
도시된 것처럼, POL 서브 모듈(78)은 전도성 판들(60) 및 히트 싱크(66) 사이에 위치하는 다층 열적 인터페이스(80)를 포함한다. 다층 열적 인터페이스(80)는 제1 열적 인터페이스 층(82), 세라믹 절연기 층(84) 및 제2 열적 인터페이스 층(86)을 포함한다. POL 서브 모듈(78) 및 히트 싱크(66) 사이에서의 세라믹 절연기 층(84)의 포함이 고전압 응용예들에 대한 추가 전기 절연을 제공한다. 절연기 층(84)는 예들로서, 알루미늄이나 질화 알루미늄과 같은 세라믹 물질로 구성될 수 있다.
도시된 것과 같이, 제1 열적 인터페이스 층(82)은 전도성 판들(60) 및 세라믹 절연기 층(84) 사이에 샌드위치된다. 일 실시예에 따르면, 도 3의 제1 열적 인터페이스 층(82)은 히트 싱크(66)로부터 전도성 판들(60)을 전기적으로 절연시키면서 전도성 판들(60)로부터의 열 전도를 허가하는 도 2의 열적 인터페이스 층(68)과 유사한 열 전도성 전기 절연 물질을 포함한다. 예시적인 일 실시예에서, 제1 열적 인터페이스 층(82)은 알루미늄 및/또는 질화붕소와 같은 열 전도성이지만 전기 절연하는 필러들로 채워지는 에폭시나 실리콘 수지를 포함한다.
다른 실시예에서, 제1 열적 인터페이스 층(82)은 도 4에 도시된 바와 같이 전도성 판들(60) 위에 다수의 개별 패드들(88)로서 형성되는 예컨대 솔더, 전도 접착체 또는 소결된 은과 같은 전기적 전도 물질을 포함한다. 인접한 패드들(88) 사이의 측면 공간들(90)은 다양한 실시예들에 따라 빈 공간들로 남겨지거나 유전체 필러 물질(64)로 채워질 수 있다.
이제 도 3 및 도 4를 함께 참조하면, 제2열 인터페이스 층(86)은 세라믹 절연기 층(84) 및 히트 싱크(66) 사이에 샌드위치된다. 일 실시예에 따르면, 제2 열적 인터페이스 층(86)은 도 2의 열적 인터페이스 층(68)과 유사한 열 전도성의 전기 절연 물질을 포함한다. 다른 실시예에서, 제2 열적 인터페이스 층(86)은 예컨대 은으로 채워진 에폭시나 실리콘 수지와 같은 열적으로도 전기적으로도 전도성이 있는 물질이다.
도 5는 본 발명의 일 실시예에 따른 POL 구조(40)(도 2) 및 POL 구조(76)(도 3, 4)를 병합한 POL 어셈블리(92)를 도시한다. 도시된 것처럼, 각각의 I/O 연결부들(70)은 예컨대 인쇄 회로 보드(PCB)와 같은 외부 회로 구성요소(94)와 결합된다. 두 개의 POL 구조들(40, 76)이 POL 어셈블리(92) 안에 예시되지만, 당업자는 본 발명의 다양한 실시예들에 따른 임의 개의 POL 구조들을 포함할 수 있다는 것을 알 수 있을 것이다. 또한 POL 어셈블리(92)는 둘 이상의 POL 구조들(40) 또는 둘 이상의 POL 구조들(76)과 같이 단일 타입의 여러 POL 구조들을 포함할 수 있다.
도 2-5와 관련하여 기술된 실시예들이 히트 싱크(66)를 포함하는 것으로 도시되지만, 당업자는 저전력 또는 비전력 반도체 소자들을 포함하는 POL 구조들 안에서 히트 싱크(66)는 생략될 수 있다는 것을 알 수 있을 것이다. 그러한 실시예들에서, 열적 인터페이스 계층(68, 80) 역시 옵션으로서 생략될 수 있고, 그에 따라 전도 쐐기들의 상부 표면들이 대류 열 전달에 노출될 수 있다.
이제 도 6 내지 16을 참조하여, 본 발명의 일 실시예에 따른 도 2의 POL 서브 모듈(42) 및 도 3 및 4의 서브 모듈(78)을 제조하는 기법의 공정 단계들에 대한 상세 뷰가 제공된다. 먼저 도 6를 참조하면, POL 서브 모듈(42, 78)의 생성 공정은 접착층(50)을 유도체 층(48) 상에 인가하여 시작된다. 기법의 다음 단계에서, 도 7에 도시된 바와 같이 하나 이상의 반도체 소자(들)(44, 45)(가령, 두 개의 반도체 소자들)이 접착층(50)을 이용하여 유전체 층(48)에 고정된다. 반도체 소자들(44, 45)을 유전체 층(48)에 고정시키기 위해, 반도체 소자들(44, 45)의 상부 표면들(96)이 접착층(50) 상에 배치된다. 그런 다음 접착제(50)가 유전체 층(48) 상에 반도체 소자들(44, 45)을 고정시키기 위해 경화된다.
그런 다음 도 8에 도시된 바와 같이 복수의 비아들(56)이 접착층(50) 및 유전체 층(48)을 통해 형성된다. 본 발명의 실시예들에 따르면, 레이저 삭각이나 레이저 드릴링 공정, 플라즈마 에칭, 포토 데피니션(photo-definition), 또는 기계적 드릴링 공정들을 이용하여 비아들(56)이 형성될 수 있다.
접착층(50) 및 유전체 층(48)을 통한 비아들(56)의 형성이 접착층(50) 상으로의 반도체 소자들(44, 45)의 배치 후 수행되는 것으로서 도 8에 도시되지만, 비아 형성 뒤에 반도체 소자들(44, 45)의 배치가 일어날 수도 있다는 것을 알아야 한다. 이와 달리, 비아 크기에 따라 부과되는 제약들에 따라, 반도체 소자들(44, 45)이 먼저 접착층(50) 및 유전체 층(48) 위에 배치될 수 있고, 이후 비아들(56)이 반도체 소자들(44, 45) 상에 형성된 복수의 금속화 회로들 및/또는 연결 패드들에 대응하는 위치들에서 형성된다. 또한 사전 및 사후 드릴링된 비아들이 사용될 수도 있다.
이제 도 9 및 10을 참조하면, 유전체 층(48) 상의 반도체 소자들(44, 45)의 고정 및 비아들(56)이 형성되었으면, 비아들(56)은 세척되고(반응 이온 에칭(RIE) 디수트(desoot) 공정 등을 통해) 이어서 금속화 또는 상호연결 층(54)을 형성하기 위해 금속화된다. 금속화 층(54)은 통상적으로 박막증착 및 전기도금 응용예들의 조합을 통해 생성되지만, 다른 비전기 금속 증착 방식 역시 사용될 수 있다는 것을 알아야 한다. 예를 들어 티타늄 접착층 및 구리 시드(seed) 층이 박막증착 공정을 통해 먼저 적용될 수 있고, 구리의 두께를 원하는 수준까지 높이는 전기 도금 공정이 뒤따른다. 적용된 금속 물질이 이어서, 원하는 모양과 유전체 층(48) 및 접착층(50)을 통해 형성된 수직 피드 스루(feed-through)들로서의 기능을 구비한 금속 상호연결부들(54) 안에 패턴화된다. 금속 상호연결부들(54)은 비아들/오프닝(56)을 통해 반도체 소자들(44, 45)의 회로들 및/또는 연결 패드 접촉 패드들(58)로부터 유전체 층(48)의 상부 표면(98)에 걸쳐 연장된다.
도 11에 도시된 것과 같이, 보호 코팅을 제공하고 상호연결 패드들을 규정하기 위해 솔더 마스크 층(74)이 패턴화된 금속 상호연결부들(54) 위에 인가된다. 다른 대안적 실시예에서, 상호연결 패드들이 Ni 또는 Ni/Au와 같이 땜납기능을 돕는 금속 마감(finish)을 가질 수 있다는 것을 알아야 한다.
이제 도 12를 참조하여, 제조 기법의 다음 단계로, 전도 접촉 층(62)이 반도체 소자들(44, 45)의 하부 표면(100)에 인가된다. 그런 다음 전도성 판들(60)의 하부 표면(102)이 전도 접촉 층(62)을 이용하여 반도체 소자(44, 45)에 결합된다.
본 발명의 일 실시예에 따라 도 12에 도시된 것과 같이, 반도체 소자들(44, 45)은 다양한 두께/높이를 가질 수 있다. 각각의 반도체 소자들(44, 45)의 전반적 높이를 같게 하기 위해, 전도성 판들(60)은 각각의 반도체 소자(44, 45)/전도성 판 쌍(60)의 전반적 두께/높이가 동일하고 전도성 판들(60)의 뒷 표면이 "평탄화"되도록 서로 다른 높이를 가질 수 있다.
도 13에 도시된 것과 같이, POL 서브 모듈(42, 78)의 생성 기법은 유전체 층(48)을 속박하고 추가적인 전기 절연 및 구조적 무결성을 POL 서브 모듈(42, 78)로 제공하도록, POL 서브 모듈(42, 78) 안에서 반도체 소자들(44, 45) 및 전도성 판들(60) 사이 및 주변의 간격들을 채우기 위한 유전체 필러 물질(64)의 도포로 이어진다. 일 실시예에서 유전체 필러 물질(64)은 오버몰딩(overmolding) 기법을 이용하여 도포된 후 경화된다. 유전체 필러 물질(64)이 경화된 후, 전도성 판(60)을 노출시키기 위해 그라인딩 동작을 이용하여 유전체 필러 물질(64)의 일부(104)가 제거된다. 이 그라인딩 동작은 도 14에 도시된 것과 같이, 전도성 판들(60)의 상부 표면(106)과 유전체 필러 물질(64)의 상부 표면(108)이 동일 면이 되도록 전도성 판들(60)의 높이에 대한 어떤 차이(variation)를 제거하는 데 사용될 수도 있다. 이와 달리, 오버몰딩이나 캡슐화 기법이 경화된 유전체 필러 물질(64)의 상부 표면(108)이 그라인딩 단계 없이 전도성 판들(60)의 상부 표면(106)과 같은 높이가 되도록 유전체 필러 물질(64)을 도포하는 데 사용될 수 있다. 또 다른 실시예에서, 유전체 필러 물질(64)은 언더필 기법을 이용하여 인가될 수 있다.
제조 공정의 다음 단계에서, 도 15에 도시된 것과 같이 열적 인터페이스(112)의 제1 측부(110)가 전도성 판들(60) 및 유전체 필러 물질(64)의 각각의 상부 표면들(106, 108)에 인가된다. 열적 인터페이스(112)가 하나의 열적 인터페이스 층(68)(도 2)을 포함하는 실시예들에서, 열적 인터페이스(112)는 전도성 판들(60) 및 유전체 필러 물질(64)의 상부 표면들(106, 108)로 한 단계로 인가된다. 이와 달리, 도 3 및 4에 도시된 바와 같이 열적 인터페이스(112)가 다층 열적 인터페이스(80)일 수 있다. 도 3 및 4를 또한 참조하면, 다층의 열적 인터페이스(80)의 개별 층들이 어떤 생성 기법을 이용하여 전도성 판들(60) 및 유전체 필러 물질(64)의 상부 표면들(106, 108)에 순차적으로 인가되며, 이때 제1 열적 인터페이스 층(82)이 유전체 필러 물질(64) 및 전도성 판들(60) 위에 인가되고, 세라믹 절연기 층(84)이 이어서 제1 열적 인터페이스 층(82) 위에 인가되며, 제2 열적 인터페이스 층(86)이 마지막으로 세라막 절연기 층(84)의 상부 표면에 인가된다.
상기 제조 기법의 다음 단계에서, I/O 연결부들(70)이 솔더 마스크 층(74)에 인가된다. 일 실시예에서 I/O 연결부들(70)은 도 16에 도시된 것과 같이 솔더 범프들(72)이다. 생성 기법의 다른 대안적 실시예에서, I/O 연결부들(70)은 도 17에 도시된 것과 같이 스루 홀 구성요소에 대한 리드(lead)들(114)로서 구성된다. POL 서브 모듈(42, 78)의 생성 공정이 완료된 후, 히트 싱크(66)가 열적 인터페이스(112)의 제2 측부(116)에 부착된다. POL 서브 모듈(42, 78)은 PCB(94)와 같은 외부 회로로의 표면 탑재를 위해 싱귤레이션될(singulated) 수 있다.
이제 도 8을 참조하면, POL 서브 모듈(118)의 다른 실시예가 도시된다. POL 서브 모듈(118)은 도 2의 POL 서브 모듈(42)에 도시된 구성요소들과 유사한 다수의 구성요소들을 포함하며, 그에 따라 도 2의 구성요소들을 나타내는 데 사용되는 부호들이 도 18의 유사 구성요소들을 나타내는 데에도 사용될 것이다.
도시된 바와 같이, POL 서브 모듈(118)은 접착층(50)을 이용하여 유전체 층(48)에 탑재된 반도체 소자(들)(44)을 포함한다. 금속 상호연결부들(54)은 반도체 소자(들)(44) 상의 접촉 패드들(미도시)에 연결하도록 전도체 층(48)에 형성된 비아들(54)을 통해 연장된다. 전도성 심(120)은 전도 접촉 층(62)을 이용하여 각각의 반도체 소자(44)와 결합된다. 도 2의 전도성 판들(60)와 유사하게, 전도성 심들(120)은 예컨대 구리, 알루미늄, 몰리브덴, 또는 이들의 조합과 같은 금속이나 금속 합금을 포함한다. POL 서브 모듈(118) 안에서 반도체 소자들(44) 및 전도성 심들(120) 사이 및 그 주변의 간격들을 채우기 위해 유전체 필러 물질(64)이 제공된다. 열적 인터페이스 층(68)(도 2)이나 다층의 열적 인터페이스(80)(도 3)와 같은 열적 인터페이스(112)가 유전체 필러 물질(64) 및 전도성 심들(120) 상에 제공된다.
도 18에 도시된 바와 같이, 전도성 심들(120)은 리드 프레임(122)과 결합된다. 본 발명의 실시예들에 따르면, 리드 프레임(122)은 전도 접촉 층(62) 안으로의 전도성 심들(120)의 배치 전에 전도성 심(120)에 사전 부착된다. 예를 들어 리드 프레임(122) 및 전도성 판들(60)은 공통 구리 판으로부터 사전 제조될 수 있고, 혹은 리드 프레임(122)이 납땜, 경납땜, 용접, 또는 POL 서브 모듈(118) 안으로의 조립(어셈블리)을 위한 유사 방법과 같은 고온 합체 공정을 이용하여 전도성 판들(60)에 사전 부착될 수 있다. 이와 달리, 리드 프레임(122)이 POL 서브 모듈(118)의 제조가 완료된 후 사후 부착될 수 있다는 것을 알아야 한다.
이제 도 19 및 20을 참조하면, POL 서브 모듈(124)이 상이한 높이들의 반도체 소자들(126, 128)을 포함하는 상황들을 담당하는 POL 서브 모듈(124)의 두 가지 대안적 실시예들이 예시된다. 다시 한번, POL 서브 모듈(124)은 도 2의 POL 서브 모듈(42)에 도시된 구성요소들과 유사한 다수의 구성요소들을 포함하며, 그에 따라 도 2의 구성요소들을 나타내는 데 사용되는 부호들이 도 19 및 도 20의 유사 구성요소들을 나타내는 데에도 사용될 것이다.
이제 도 19를 참조하면, 단계적 구성을 가지는 전도성 심(130)을 포함하는 다른 대안적 실시예가 도시된다. 도시된 것과 같이, 전도성 심(130)의 평면 상부 표면(140)을 유지하면서 반도체 소자들(126, 128)의 서로 다른 높이들을 다루기 위해 전도성 심(130)의 제1 부분(132)은 제1높이나 두께(134)를 가지며 전도성 심(130)의 제2 부분(136)은 제2높이나 두께(138)를 가진다.
POL 서브 모듈(124)의 대안적 실시예가 도 20에 도시되며, 여기서 제1 전도성 심(142)은 예컨대 전도 접촉 층(62)(도 2)과 유사한 솔더와 같은 제1 전도 접촉 층(144)을 이용하여 반도체 소자(126)와 결합된다. 제1 전도성 심(142)은 제1 전도성 심(142)의 상위 표면(146) 및 반도체 소자(128)의 상위 표면(148)이 공면이 되도록 하는 크기로 된다. 그런 다음 제2 전도 접촉 층(150)이 제1 전도성 심(142) 및 반도체 소자(128)의 상부 표면들로 인가된다. 일 실시예에서 제2 전도 접촉 층(150)은 솔더를 포함한다. 그런 다음 반도체 소자들(126, 128)의 적어도 전체적 폭을 아우르는 크기로 된 제2 전도성 심(152)이 도시된 것과 같이 제2 전도성 심(152)에 부착된다.
본 발명의 실시예들이 고전압 전력 응용예들에서 사용되는 전력 반도체 소자들을 포함하는 것으로서 기술되었지만, 당업자는 본 명세서에 기술된 기법들이 비전력 반도체 소자들이나 반도체 소자들의 단일 측에만 이어지는 전기 연결부들을 구비한 반도체 소자들을 포함하는 저전력 응용예들 및 칩 패키지들에도 등가적으로 적용가능하다는 것을 알 수 있을 것이다. 그러한 응용예들에서, 도 21과 관련하여 보다 상세히 기술되는 바와 같이, POL 서브 모듈(42)(도 2)과 유사하지만 열적 인터페이스 층이 없는 집적된 칩 패키지들이 형성될 수 있고, 그에 따라 전도성 판들(60)의 뒷면들을 대류 냉각에 노출되게 할 수 있다. 이와 달리, 열적 인터페이스 층(68)은 도 22와 관련하여 보다 상세히 기술되는 바와 같이, 전도성 판들(60) 및 주변 환경과의 사이에 전기적 절연을 제공하고 단락을 방지하기 위해 전도성 판들(60) 상에 형성될 수 있다.
이제부터 도 21-23을 참조하여, 반도체 소자 어셈블리(113)가 본 발명의 다른 대안적 실시예와 관련하여 기술된다. 반도체 소자 어셈블리(113)가 도 2의 POL 서브 모듈(42)에 도시된 구성요소들과 유사한 다수의 구성요소들을 포함하므로, 유사한 구성요소들을 나타내기 위해 본 명세서에서 유사한 참조번호가 사용된다.
도 21에 도시된 실시예를 먼저 참조하면, 반도체 소자 어셈블리(113)는 유전체 층(48)의 상부 표면과 결합된 반도체 소자(44)를 포함한다. 다양한 실시예들에 따르면, 반도체 소자(44)는 예들로서 스위치나 정류기와 같은 전력 반도체 소자이다. 반도체 소자 어셈블리(113)는 또한 전기적 전도성 심(45)을 포함한다. 전도성 심(45)은 예컨대 구리, 몰리브덴 구리, 텅스텐 구리, 실리콘 알루미늄, 실리콘 카바이드 알루미늄, 흑연 알루미늄, 흑연 구리 등과 같은 전기적 전도 물질이다.
도시된 바와 같이, 반도체 소자(44)의 제1 표면(39) 및 전도성 심(45)의 제1 표면(41)은 접착층(50)을 통해 유전체 층(48)에 결합된다. 전도성 심(45)은 전도성 심(45)의 제2 표면(49)이 도 21에 도시된 것과 같이 반도체 소자(44)의 제2 표면(47)과 실질적으로 동일 평면(공면)에 있도록 하는 크기로 만들어진다. 전도판이나 열 확산기(60)는 반도체 소자(44)의 제2 표면(47) 및 전도성 심(45)의 제2 표면(49)에 전도 접촉 층(62)을 통해 결합된다.
전도 접촉 층(62)은 예컨대 예로서 솔더 물질, 전도성 접착제, 또는 소결된 은과 같은 전기적이고 열적으로 전도성이 있는 물질이다. 열 확산기(60)는 열적이고 전기적으로 전도성이 있는 물질을 포함한다. 이와 같이, 열 확산기(60)는 반도체 소자(44)의 제2 표면(47)을 전도성 심(45)에 전기적으로 결합시켜서 반도체 소자(44)로부터의 열 전도를 돕는다. 금속화 층(54)이 유전체 층(48) 안에 형성된 비아들(56)을 통해 연장되고, 반도체 소자(44)의 제1 표면(39) 및 제2 표면(47) 모두로의 전기 연결부들을 생성한다.
반도체 소자(44)가 저전력 소자인 실시예들에 따르면, 도 21에 도시된 것과 같이 전도성 판(60)의 상부 표면(61)이 대류 냉각을 위해 노출될 수 있다. 이와 달리, 도 22에 도시된 바와 같이 열적 인터페이스 층(68)(도 2)과 같은 열적 인터페이스(112)나 다른 절연 물질이 전도성 판(60)의 상부 표면(61)을 코팅하는 보호 층으로서 인가될 수 있다.
도 23을 참조하여, 반도체 소자(44)가 고전력 소자인 실시예들에서, 히트 싱크(66)와 같은 히트 싱크가 반도체 소자(44)를 위한 추가적 열 전도를 지원하기 위해 열적 인터페이스 층(112)을 통해 전도성 판(60)에 결합된다. 다양한 실시예들에 따라, 열적 인터페이스 층(112)은 열적 인터페이스 층(68)(도 2)과 관련하여 기술된 바와 같이, 열 전도성이 있고 전기 전도성이 있거나 전기 절연적인 단일 층의 기판일 수 있다. 이와 달리, 열적 인터페이스 층(112)은 도 3 및 4와 관련하여 기술된 열적 인터페이스(112)와 유사한 다층 기판일 수 있다.
도 21-23에 개시된 실시예들은 위에서 하나의 전력 반도체 소자(44), 전도성 심(45) 및 열 확산기(60)를 포함한다고 기술되었지만, 당업자는 반도체 소자 어셈블리(113)가 본 발명의 범위 안에 있는 하나 이상의 반도체 소자들, 전도성 심들 및 열 확산기들과 함께 제조될 수 있다는 것을 알 수 있을 것이다.
그에 따라 본 발명의 실시예들은 바람직하게도, DBC 기반의 결함들이 없는 열적 인터페이스를 포함하는 POL 패키징 및 상호연결 구조를 제공한다. 예를 들어 열적 인터페이스 층(68) 및 다층의 열적 인터페이스(80)가 유전체 필러 물질(64)이 도포되고 경화된 후 발생하는 제조 단계 중에 인가될 수 있으므로, 유전체 필러 물질(64)은 빈 공간들을 낳을 가능성이 큰 보다 값비싸고 시간 소모적인 언더필 공정이 아닌, 캡슐화나 오버몰딩 기법을 이용하여 도포될 수 있다. 또한 열적 인터페이스가 사전 제조된 구성요소로서 제공되기 보다 패키지 생성 공정 중에 형성되기 때문에, 열적 인터페이스의 치수와 재료들은 원하는 동작 특성들에 기반하여 맞춰질 수 있다. 또한, 전도성 판들(60, 120, 130, 142 및/또는 152)의 사용이 다양한 높이의 반도체 소자들을 담당하는 능력을 제공한다.
따라서, 본 발명의 일 실시예에 따르면, 반도체 소자 모듈은 유전체 층과, 유전체에 결합된 제1 표면을 구비한 반도체 소자와, 유전체 층에 결합된 제1 표면을 구비한 전도성 심을 포함한다. 반도체 소자는 반도체 소자의 제2 표면 및 전도성 심의 제2 표면에 결합된 제1 표면을 구비한 전기 전도성의 열 확산기를 또한 포함한다. 금속화 층이 반도체 소자의 제1 표면 및 전도성 심의 제1 표면에 결합된다. 금속화 층은 유전체 층을 통해 연장되고 전도성 심 및 열 확산기를 이용하여 반도체 소자의 제2 표면에 전기적으로 연결된다.
본 발명의 다른 실시예에 따르면, 반도체 소자 패키지를 형성하는 방법은 반도체 소자를 제공하는 단계와, 반도체 소자의 제1 표면을 유전체 층의 제1 표면에 부착하는 단계와, 전도성 심의 제1 표면을 유전체 층의 제1 표면에 부착하는 단계를 포함한다. 방법은 또한 반도체 소자의 제2 표면 및 전도성 심의 제2 표면 상에, 반도체 소자를 전도성 심에 전기적으로 결합하는 열 확산기를 증착하는 단계와, 유전체 층의 제2 표면 상에 금속 상호연결 구조를 형성하는 단계를 포함한다. 금속 상호연결 구조는 반도체 소자의 제1 표면 및 전도성 심의 제1 표면을 접촉하기 위해 유전체 층 안에 형성되는 비아들을 통해 연장된다.
본 발명의 또 다른 실시예에 따르면, 전력 오버레이(POL) 구조는 절연 기판, 접착층을 통해 절연 기판에 부착되는 전력 소자 및 접착층을 통해 절연 기판에 부착되는 전기적 전도성 심을 포함한다. POL 구조는 전력 소자의 상부 표면 및 전도성 심의 상부 표면에 결합되는 전기적이고 열적으로 전도성의 판(slab)과, 절연 기판을 통해 연장되는 금속 층을 더 포함한다. 금속 층은 전력 소자의 제1 및 제2 표면들 상의 접촉 위치들에 전기적으로 결합된다.
본 발명은 단지 제한된 수의 실시예들과 관련하여 상세히 설명되었지만, 본 발명이 그렇게 개시된 실시예들에만 한정되는 것은 아니라는 것을 쉽게 알 수 있을 것이다. 그보다 본 발명은 지금까지 설명되지 않은 임의 개의 변화, 변경, 치환 또는 등가적 구성들을 포함하도록 수정될 수 있으며, 이들은 본 발명의 사상과 범위에 상응한다. 또한, 본 발명의 다양한 실시예들이 설명되었지만, 본 발명의 양태들이 그렇게 기술된 실시예들의 일부만을 포함할 수 있다는 것을 알아야 한다. 따라서, 본 발명은 상술한 설명에 의해 제한되는 것으로 간주되지 않으며 첨부된 청구범위에 의해서만 제한된다.

Claims (15)

  1. 반도체 소자 패키지(113)로서,
    유전체 층(48)과,
    상기 유전체 층(48)에 결합된 제1 표면(39)을 구비한 반도체 소자(44)와,
    상기 유전체 층(48)에 결합된 제1 표면(41)을 구비한 전도성 심(conducting shim)(45)과,
    상기 반도체 소자(44)의 제2 표면(47) 및 상기 전도성 심(45)의 제2 표면(49) 상에 배치된 열 및 전기 전도성의 접촉층(62) - 상기 반도체 소자(44)의 제2 표면(47)과 상기 전도성 심(45)의 제2 표면(49)은 동일 평면 상에 있음(co-planar) - 과,
    상기 열 및 전기 전도성의 접촉층(62) 상에 직접 배치되는 제1 표면을 갖는 전기 전도성 열 확산기(60) - 상기 열 확산기(60)는 상기 반도체 소자(44)를 상기 전도성 심(45)에 전기적으로 연결함 - 와,
    상기 반도체 소자(44)의 제1 표면(39) 및 상기 전도성 심(45)의 제1 표면(41)에 결합된 금속화 층(54) - 상기 금속화 층(54)은 상기 유전체 층(48)을 통해 연장되고 상기 전도성 심(45) 및 상기 열 확산기(60)를 경유하여 상기 반도체 소자(44)의 제2 표면(47)에 전기적으로 연결됨 - 을 포함하는
    반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 반도체 소자(44)는 전력 소자를 포함하는
    반도체 소자 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 열 확산기(60)의 제2 표면(61)을 코팅하는 열적 인터페이스 층(68, 112)을 더 포함하되, 상기 열적 인터페이스 층(68, 112)은 전기 절연성이면서 열 전도성인 재료를 포함하는
    반도체 소자 패키지.
  4. 제3항에 있어서,
    상기 열적 인터페이스 층(68)은 유기 물질 및 수지 내에 부유하는 복수의 전기 전도성 입자 중 적어도 하나를 포함하는
    반도체 소자 패키지.
  5. 제3항에 있어서,
    상기 열적 인터페이스 층(112)에 결합된 히트 싱크(66)를 더 포함하는
    반도체 소자 패키지.
  6. 제1항 또는 제2항에 있어서,
    상기 열 확산기의 제2 표면(61)이 대류 열 전도를 위해 주변 대기에 노출되는
    반도체 소자 패키지.
  7. 제1항 또는 제2항에 있어서,
    상기 반도체 소자(44)와 상기 전도성 심(45)을 둘러싸는 봉지재(an encapsulant)(64)를 더 포함하는
    반도체 소자 패키지.
  8. 반도체 소자 패키지를 형성하는 방법으로서,
    반도체 소자(44)를 제공하는 단계와,
    상기 반도체 소자(44)의 제1 표면(39)을 유전체 층(48)의 제1 표면에 부착하는 단계와,
    전도성 심(45)의 제1 표면(41)을 상기 유전체 층(48)의 제1 표면에 부착하는 단계와,
    상기 반도체 소자(44)의 제2 표면(47) 및 상기 전도성 심(45)의 제2 표면(49) 상에 열 및 전기 전도성 접촉 층(62)을 배치하는 단계와,
    상기 열 및 전기 전도성 접촉 층(62) 상에 열 확산기(60)의 제1 표면을 직접 배치하는 단계 - 상기 열 확산기(60)는 상기 반도체 소자(44)를 상기 전도성 심(45)에 전기적으로 결합함 - 와,
    상기 유전체 층(48)의 제2 표면 상에 금속 상호연결 구조(54)를 형성하는 단계 - 상기 금속 상호연결 구조(54)는 상기 반도체 소자(44)의 제1 표면(39) 및 상기 전도성 심(45)의 제1 표면(41)에 접촉하도록 상기 유전체 층(48) 안에 형성되는 비아(56)를 통해 연장됨 - 와,
    상기 반도체 소자(44), 상기 전도성 심(45), 및 상기 열 확산기(60)의 적어도 일부를 중합 물질로 캡슐화하는 단계를 포함하는
    반도체 소자 패키지 형성 방법.
  9. 제8항에 있어서,
    상기 열 확산기(60)의 상부 표면(61) 상에 열적 인터페이스 층(68, 112)을 형성하는 단계를 더 포함하는
    반도체 소자 패키지 형성 방법.
  10. 제9항에 있어서,
    상기 열적 인터페이스 층(68, 112)에 히트 싱크(66)를 연결하는 단계를 더 포함하는
    반도체 소자 패키지 형성 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 유전체 층(48)과 상기 열적 인터페이스 층(68) 사이의 공간을 유전체 재료(64)로 언더필하는 단계를 더 포함하는
    반도체 소자 패키지 형성 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020140029539A 2013-03-14 2014-03-13 전력 오버레이 구조 및 그 제조 방법 KR102182189B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361784834P 2013-03-14 2013-03-14
US61/784,834 2013-03-14
US13/897,685 2013-05-20
US13/897,685 US10269688B2 (en) 2013-03-14 2013-05-20 Power overlay structure and method of making same

Publications (2)

Publication Number Publication Date
KR20140113451A KR20140113451A (ko) 2014-09-24
KR102182189B1 true KR102182189B1 (ko) 2020-11-24

Family

ID=50390993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029539A KR102182189B1 (ko) 2013-03-14 2014-03-13 전력 오버레이 구조 및 그 제조 방법

Country Status (6)

Country Link
US (2) US10269688B2 (ko)
EP (1) EP2779231B1 (ko)
JP (2) JP6401468B2 (ko)
KR (1) KR102182189B1 (ko)
CN (1) CN104051376B (ko)
TW (2) TWI679736B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US10319660B2 (en) * 2013-10-31 2019-06-11 Nxp Usa, Inc. Semiconductor device packages using a thermally enhanced conductive molding compound
US9576930B2 (en) 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
WO2015141284A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
CN208159004U (zh) * 2015-11-05 2018-11-27 株式会社村田制作所 部件安装基板
JP6555134B2 (ja) * 2016-01-08 2019-08-07 株式会社デンソー 電子制御ユニット、および、これを用いた電動パワーステアリング装置
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
CN107369660B (zh) * 2016-05-12 2019-11-05 台达电子企业管理（上海）有限公司 功率模块及其制造方法
CN205807211U (zh) * 2016-06-20 2016-12-14 冯霞 用于容器的发光装置
JP6989632B2 (ja) * 2016-09-21 2022-01-05 株式会社東芝 半導体装置
KR102052900B1 (ko) * 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지
US10224268B1 (en) * 2016-11-28 2019-03-05 CoolStar Technology, Inc. Enhanced thermal transfer in a semiconductor structure
US11404349B2 (en) * 2016-12-07 2022-08-02 Intel Corporation Multi-chip packages and sinterable paste for use with thermal interface materials
DE112017006956B4 (de) * 2017-01-30 2022-09-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
WO2018181236A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
TWI677958B (zh) * 2017-05-19 2019-11-21 學校法人早稻田大學 功率半導體模組裝置及功率半導體模組製造方法
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
WO2019049781A1 (ja) * 2017-09-07 2019-03-14 株式会社村田製作所 回路ブロック集合体
CN208938956U (zh) * 2017-11-07 2019-06-04 台湾东电化股份有限公司 基板结构
KR101982058B1 (ko) * 2017-12-06 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
US10659166B2 (en) * 2017-12-20 2020-05-19 Finisar Corporation Integrated optical transceiver
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN109994437B (zh) * 2019-03-29 2021-11-19 上海天马微电子有限公司 芯片封装结构及其制作方法
US11037860B2 (en) * 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
WO2021192172A1 (ja) * 2020-03-26 2021-09-30 太陽誘電株式会社 パワーモジュールおよびその製造方法
US11774190B2 (en) 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
US11398445B2 (en) 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby
US11551993B2 (en) * 2020-08-28 2023-01-10 Ge Aviation Systems Llc Power overlay module and method of assembling
DE112020007745T5 (de) 2020-10-29 2023-08-10 Mitsubishi Electric Corporation Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
TWI746391B (zh) * 2021-03-15 2021-11-11 群豐科技股份有限公司 積體電路封裝系統
US11637050B2 (en) * 2021-03-31 2023-04-25 Qorvo Us, Inc. Package architecture utilizing wafer to wafer bonding
EP4199072A3 (en) * 2021-12-15 2023-08-09 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fan-out wafer-level package
EP4199071A1 (en) * 2021-12-15 2023-06-21 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fan-out wafer-level package
US20230238301A1 (en) * 2022-01-25 2023-07-27 Ge Aviation Systems Llc Power overlay module with thermal storage
WO2023190107A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
WO2023190106A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
US20240030096A1 (en) * 2022-07-21 2024-01-25 Qorvo Us, Inc. Power block based on top-side cool surface-mount discrete devices with double-sided heat sinking
US20240112976A1 (en) 2022-09-30 2024-04-04 Ge Aviation Systems Llc Accurate and fast power module properties assessment
WO2024089880A1 (ja) * 2022-10-28 2024-05-02 三菱電機株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156235A1 (en) * 2009-12-29 2011-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586102A (en) 1969-02-17 1971-06-22 Teledyne Inc Heat sink pillow
JPS5965457A (ja) * 1982-10-05 1984-04-13 Mitsubishi Electric Corp 半導体装置
US4561011A (en) 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
EP0547807A3 (en) 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JPH06177320A (ja) 1992-12-02 1994-06-24 Fujitsu Ltd 半導体装置
TW272311B (ko) 1994-01-12 1996-03-11 At & T Corp
US6104078A (en) 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
JPH07321257A (ja) 1994-05-20 1995-12-08 Hitachi Ltd マルチチップモジュール
KR100261793B1 (ko) * 1995-09-29 2000-07-15 니시무로 타이죠 고강도 고신뢰성 회로기판 및 그 제조방법
US5880530A (en) 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US7653215B2 (en) 1997-04-02 2010-01-26 Gentex Corporation System for controlling exterior vehicle lights
JPH11121662A (ja) 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置の冷却構造
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JPH11238692A (ja) * 1998-02-23 1999-08-31 Nichia Chem Ind Ltd 窒化物半導体の低抵抗化方法
US6297550B1 (en) 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
JP2000049280A (ja) 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP3525753B2 (ja) * 1998-08-26 2004-05-10 株式会社豊田中央研究所 パワーモジュール
JP2000114413A (ja) 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6232151B1 (en) 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001244376A (ja) 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2002050889A (ja) 2000-07-31 2002-02-15 Furukawa Electric Co Ltd:The 電子部品内蔵型筐体
JP3683179B2 (ja) 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002334975A (ja) 2001-05-08 2002-11-22 Nec Corp 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
US6707671B2 (en) 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
US6551148B1 (en) 2001-10-19 2003-04-22 Hewlett-Packard Development Company, L.P. Electrical connector with minimized non-target contact
JP3627738B2 (ja) 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6534859B1 (en) 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
DE10227658B4 (de) 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US7015640B2 (en) 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
AU2003273342A1 (en) 2002-09-30 2004-04-23 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
TWI282158B (en) * 2002-10-11 2007-06-01 Siliconware Precision Industries Co Ltd Semiconductor package with ground-enhancing chip and fabrication method thereof
WO2004053931A2 (en) 2002-12-09 2004-06-24 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7795710B2 (en) 2003-06-25 2010-09-14 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
US7169345B2 (en) 2003-08-27 2007-01-30 Texas Instruments Incorporated Method for integrated circuit packaging
US7550097B2 (en) * 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
WO2005051525A1 (en) 2003-11-25 2005-06-09 Polyvalor, Limited Partnership Permeation barrier coating or layer with modulated properties and methods of making the same
JP3809168B2 (ja) 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP3823974B2 (ja) 2004-02-13 2006-09-20 株式会社デンソー 半導体装置の製造方法
US7233064B2 (en) 2004-03-10 2007-06-19 Micron Technology, Inc. Semiconductor BGA package having a segmented voltage plane and method of making
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
US7286736B2 (en) 2004-07-22 2007-10-23 Finisar Corporation Z-axis alignment of an optoelectronic component using a composite adhesive
JP2006073655A (ja) 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7190581B1 (en) 2005-01-11 2007-03-13 Midwest Research Institute Low thermal resistance power module assembly
JP2006278771A (ja) 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
KR100723587B1 (ko) * 2005-09-23 2007-06-04 후지쯔 가부시끼가이샤 전자 부품 탑재 기판의 제조 방법
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
TWI279897B (en) 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
JP5291864B2 (ja) 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
US7733554B2 (en) 2006-03-08 2010-06-08 E Ink Corporation Electro-optic displays, and materials and methods for production thereof
US7804131B2 (en) 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US20070257343A1 (en) 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
US20070295387A1 (en) 2006-05-05 2007-12-27 Nanosolar, Inc. Solar assembly with a multi-ply barrier layer and individually encapsulated solar cells or solar cell strings
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US20080006936A1 (en) 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
CN101202259B (zh) 2006-12-13 2010-07-21 财团法人工业技术研究院 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
US20080142954A1 (en) 2006-12-19 2008-06-19 Chuan Hu Multi-chip package having two or more heat spreaders
KR101391924B1 (ko) 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7688497B2 (en) 2007-01-22 2010-03-30 E Ink Corporation Multi-layer sheet for use in electro-optic displays
TWI376774B (en) 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
JP2009059760A (ja) 2007-08-30 2009-03-19 Toshiba Corp 電子回路基板の放熱構造体
JP2009076657A (ja) 2007-09-20 2009-04-09 Nitto Shinko Kk 熱伝導シート
JP2009130044A (ja) 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
TWI355068B (en) 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US8742558B2 (en) 2008-05-21 2014-06-03 General Electric Company Component protection for advanced packaging applications
DE102008028757B4 (de) 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8358000B2 (en) 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
US8026608B2 (en) 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
JP5577553B2 (ja) * 2009-05-27 2014-08-27 協同油脂株式会社 放熱コンパウンド組成物
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
WO2011103341A1 (en) 2010-02-18 2011-08-25 Alliance For Sustainable Energy, Llc Moisture barrier
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
CN102339818B (zh) 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8476087B2 (en) 2011-04-21 2013-07-02 Freescale Semiconductor, Inc. Methods for fabricating sensor device package using a sealing structure
US9001524B1 (en) 2011-08-01 2015-04-07 Maxim Integrated Products, Inc. Switch-mode power conversion IC package with wrap-around magnetic structure
US8653635B2 (en) 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
US8581416B2 (en) 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
US8941208B2 (en) 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US9299630B2 (en) 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9196564B2 (en) * 2013-03-14 2015-11-24 Futurewei Technologies, Inc. Apparatus and method for a back plate for heat sink mounting
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156235A1 (en) * 2009-12-29 2011-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN104051376B (zh) 2019-07-05
JP6401468B2 (ja) 2018-10-10
TWI679736B (zh) 2019-12-11
TWI613774B (zh) 2018-02-01
US10186477B2 (en) 2019-01-22
JP2018152591A (ja) 2018-09-27
TW201448137A (zh) 2014-12-16
EP2779231A2 (en) 2014-09-17
EP2779231B1 (en) 2020-11-25
US20170077014A1 (en) 2017-03-16
EP2779231A3 (en) 2015-04-29
KR20140113451A (ko) 2014-09-24
US20140264800A1 (en) 2014-09-18
JP2014179612A (ja) 2014-09-25
US10269688B2 (en) 2019-04-23
CN104051376A (zh) 2014-09-17
TW201804579A (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR101978512B1 (ko) 리드프레임 접속을 갖는 ｐｏｌ 구조체
CN107452707B (zh) 含热、电性能改善的再分布结构的芯片载体及半导体器件
US9184124B2 (en) Reliable surface mount integrated power module
US9953917B1 (en) Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
US9953913B1 (en) Electronics package with embedded through-connect structure and method of manufacturing thereof
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
US20240057255A1 (en) Method of manufacturing a printed circuit board assembly

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant