WO2023190107A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023190107A1
WO2023190107A1 PCT/JP2023/011708 JP2023011708W WO2023190107A1 WO 2023190107 A1 WO2023190107 A1 WO 2023190107A1 JP 2023011708 W JP2023011708 W JP 2023011708W WO 2023190107 A1 WO2023190107 A1 WO 2023190107A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
semiconductor device
semiconductor
linear expansion
expansion coefficient
Prior art date
Application number
PCT/JP2023/011708
Other languages
English (en)
French (fr)
Inventor
達洋 中澤
健吾 竹内
孝 四戸
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Publication of WO2023190107A1 publication Critical patent/WO2023190107A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present invention relates to a semiconductor device in which a semiconductor element is embedded in an insulating layer.
  • Patent Document 1 describes that a metal block is used to match the thickness of an IGBT chip and a diode chip.
  • One of the objects of the present disclosure is to provide a semiconductor device in which interface deterioration between constituent elements is suppressed.
  • a semiconductor device includes a first wiring layer, a holding layer, a first semiconductor element provided between the first wiring layer and the holding layer, and a first wiring layer and a holding layer.
  • a second semiconductor element having a thickness greater than the thickness of the first semiconductor element; an insulator in which the first semiconductor element and the second semiconductor element are embedded; the first semiconductor element and the holder; and a thickness adjustment section provided between the semiconductor element and the insulator, the linear expansion coefficient of the thickness adjustment section having a value between the linear expansion coefficient of the semiconductor element and the linear expansion coefficient of the insulator.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to one embodiment of the present disclosure.
  • FIG. 1 is a block configuration diagram illustrating an example of a control system that employs a semiconductor device according to an embodiment of the present disclosure.
  • 1 is a circuit diagram illustrating an example of a control system that employs a semiconductor device according to an embodiment of the present disclosure.
  • FIG. 2 is a block configuration diagram showing another example of a control system that employs a semiconductor device according to an embodiment of the present disclosure.
  • FIG. 2 is a circuit diagram illustrating another example of a control system that employs a semiconductor device according to an embodiment of the present disclosure.
  • first, second, etc. are used to describe various elements used herein, the elements are not limited by these terms.
  • the terms first, second, etc. are only used to distinguish one element from another.
  • a first element can be referred to as a second element
  • a second element can be referred to as a first element, without departing from the scope of this disclosure.
  • the term “and/or” encompasses any or all combinations of one or more of the listed items.
  • the semiconductor device of the present disclosure includes a first wiring layer 1, a holding layer, a first semiconductor element provided between the first wiring layer and the holding layer, and a first semiconductor element. an insulator in which the first semiconductor element and the second semiconductor element are embedded, and between the first semiconductor element and the holding layer; A linear expansion coefficient of the thickness adjustment part is between a value between a linear expansion coefficient of the semiconductor element and a linear expansion coefficient of the insulator.
  • the "linear expansion coefficient” refers to that measured according to JIS R 3102 (1995). Note that the linear expansion coefficient in the present disclosure refers to the linear expansion coefficient in the stacking direction (vertical direction in the paper), unless otherwise specified.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to one embodiment of the present disclosure.
  • the first wiring layer 1 constitutes an upper wiring layer
  • the holding layer 2 constitutes a part of a second wiring layer (lower wiring layer).
  • the second wiring layer 2 is made of copper foil formed on both sides of the base material 8, and the copper foil on the first surface side and the copper foil on the second surface side of the base material 8 have through holes. electrically connected via.
  • the first semiconductor element 3 and the second semiconductor element 4 are placed on the second wiring layer via adhesive layers 11a and 11b, respectively.
  • the first semiconductor element 3 is, for example, a metal oxide semiconductor field effect transistor (MOSFET), and includes a semiconductor layer 3b, a source electrode 3a and a gate electrode 3c provided on the first surface side of the semiconductor layer 3b, and It has a drain electrode 3d provided on the second surface side opposite to the first surface of the semiconductor layer 3b.
  • the first semiconductor element 3 is not limited to a MOSFET, but may be an insulated gate bipolar transistor (IGBT), for example.
  • IGBT insulated gate bipolar transistor
  • the first semiconductor element 3 has an emitter electrode 3a, a semiconductor layer 3b, a gate electrode 3c, and a collector electrode 3d.
  • the second semiconductor element 4 is, for example, a Schottky barrier diode (SBD), and includes a semiconductor layer 4b, a Schottky electrode 4a provided on the first surface side of the semiconductor layer 4b, and a Schottky electrode 4a provided on the first surface side of the semiconductor layer 4b. It has an ohmic electrode 4c provided on the second surface side opposite to the first surface.
  • the second semiconductor element 4 may be a PiN diode. In this case, the second semiconductor element 4 has an ohmic electrode 4a (4c) and a semiconductor layer 4b.
  • the embodiments of the present disclosure also include cases where the second semiconductor element is a MOSFET or an IGBT.
  • the linear expansion coefficient of the semiconductor layer 3b of the first semiconductor element 3 is not particularly limited as long as it does not depart from the scope of the present disclosure.
  • the linear expansion coefficient of the semiconductor layer 3b is usually 3.0 ppm/K to 8.0 ppm/K.
  • the thickness of the first semiconductor element 3 may also be specified as long as it does not depart from the scope of the present disclosure. Not limited. In the present disclosure, the thickness of the first semiconductor element 3 is usually within the range of 50 ⁇ m to 500 ⁇ m.
  • the thickness of the second semiconductor element 4 is also greater than the thickness of the first semiconductor element 3. As long as it is large, it is not particularly limited as long as it does not depart from the scope of the present disclosure.
  • the thickness of the second semiconductor element 4 is usually within the range of 50 ⁇ m to 500 ⁇ m. Note that in the present disclosure, the linear expansion coefficient 3 of the semiconductor layer 3b of the first semiconductor element 3 and the linear expansion coefficient of the semiconductor layer 4b of the second semiconductor element 4 are also simply referred to as "linear expansion coefficient of the semiconductor element.”
  • the first wiring layer 1, the first semiconductor element 3, and the second semiconductor element 4 are electrically connected via conductive vias 7, respectively. More specifically, the gate electrode 3c and source electrode 3a of the first semiconductor element 3 are electrically connected to the first wiring layer 1 via the conductive via 7. Further, the Schottky electrode 4a of the second semiconductor element 4 is electrically connected to the first wiring layer 1 via a conductive via 7. Further, the first wiring layer 1 and the second wiring layer 2 are electrically connected via a through hole 10.
  • the number and shape of the conductive vias are not limited to those shown in FIG.
  • the conductive via 7 is used for electrical connection between the first wiring layer 1 and the first semiconductor element 3 or the second semiconductor element 4 as described above.
  • the connection between the first wiring layer 1 and the first semiconductor element or the second semiconductor element 4 is limited to the form of a conductive via 7, as long as the connection can be made. isn't it.
  • the materials of the semiconductor layers 3b and 4b are also not particularly limited. In the present disclosure, it is preferable that the semiconductor layers 3b and 4b are made of a power semiconductor material.
  • power semiconductor materials include silicon, gallium nitride, silicon carbide, gallium oxide, and diamond. According to the semiconductor device of the present disclosure, when the semiconductor element is made of a power semiconductor material, it is possible to suitably suppress deterioration of the interface between each component when operating at a high temperature.
  • the constituent materials of the first wiring part 1 and the second wiring part (holding layer) 2 are not particularly limited as long as they have conductivity.
  • the constituent material of the first wiring part 1 and/or the second wiring part 2 is, for example, Cu, Au, Al, Ag, Fe, Ti, Ni, Pt, Pd, or an alloy thereof (other metals may be used). ) may be included.
  • the constituent material of the first wiring section 1 and/or the second wiring section 2 is Cu.
  • the constituent material of the conductive via 7 is not particularly limited as long as it has conductivity.
  • the conductive via 7 may be made of, for example, Cu, Au, Al, Ag, Fe, Ti, Ni, Pt, Pd, an alloy thereof (which may contain other metals), or a conductive resin paste. Can be mentioned. In the present disclosure, it is preferable that the constituent material of the conductive via 7 is Cu or a Cu alloy.
  • the thickness adjustment section 6 is not particularly limited as long as it is provided between the second wiring section (holding layer) 2 and the first semiconductor element 3.
  • the thickness adjustment section 6 may be a structure such as a metal block, or may be a layered structure such as a metal layer formed using a known film forming process (plating, etc.).
  • it is preferable that the thickness of the thickness adjustment portion is equal to or approximately equal to the difference between the thickness D1 of the first semiconductor element 3 and the thickness D2 of the second semiconductor element 4.
  • the thickness of the thickness adjustment portion 6 is, for example, within a range of 1 ⁇ m to 450 ⁇ m.
  • the constituent material of the thickness adjustment section 6 is also not particularly limited unless it deviates from the scope of the present disclosure.
  • the constituent material of the thickness adjustment section 6 may be a conductive material, an insulating material, or a semiconductor material. Note that although the present embodiment shows an example in which the thickness adjustment section 6 is provided on the first semiconductor element 3 side, the present disclosure is not limited to such a configuration.
  • the thickness adjusting portion 6 may be provided in both the first semiconductor element 3 and the second semiconductor element 4.
  • the thickness adjusting part 6 on the second semiconductor element 4 side refers to a preferable form of the thickness adjusting part 6 of the first semiconductor element 3. More specifically, for example, the linear expansion coefficient of the thickness adjustment section provided on the first semiconductor element 3 side is between the linear expansion coefficient of the first semiconductor element 3 and the linear expansion coefficient of the insulator. and the linear expansion coefficient of the thickness adjustment section provided on the second semiconductor element 4 side is a value between the linear expansion coefficient of the second semiconductor element 4 and the linear expansion coefficient of the insulator. is preferable.
  • the constituent material of the thickness adjustment section 6 is preferably electrically conductive, and preferably contains metal.
  • the constituent material of the thickness adjustment section 6 is, for example, Cu, Au, Al, Ag, Fe, Ti, Ni, Pt, Pd, Cr, Mo, W, or an alloy thereof (may also contain other metals). ), SiC, Al-SiC, Mg-SiC, AlN, copper diamond, and silver diamond.
  • the thickness adjustment portion preferably contains at least two or more metals, and is more preferably made of an alloy containing two or more metals. With such a preferable configuration, it is possible to better adjust the linear expansion coefficient of the thickness adjustment portion, and the linear expansion coefficient is set to a value between the linear expansion coefficient of the semiconductor element and the linear expansion coefficient of the insulator. be able to.
  • the linear expansion coefficient of the thickness adjustment part 6 is not particularly limited as long as it is a value between the linear expansion coefficient of the first semiconductor element 3 and the linear expansion coefficient of the insulator 5.
  • the "linear expansion coefficient” refers to what is measured according to JIS R 3102 (1995), and in the embodiment of the present disclosure, refers to the linear expansion coefficient in the thickness direction (vertical direction in the paper of FIG. 1).
  • the linear expansion coefficient of the thickness adjustment portion is approximately intermediate between the linear expansion coefficient of the insulator and the linear expansion coefficient of the semiconductor element.
  • “about intermediate” means a value within ⁇ 40% from the median value of the linear expansion coefficient of the insulator and the linear expansion coefficient of the semiconductor element.
  • the linear expansion coefficient of the thickness adjustment portion is within 25 ppm/K ⁇ 40%.
  • the thickness adjustment portion may be made of, for example, copper (Cu), silver (Ag), gold (Au), zinc (Zn), aluminum (Al), tin (Sn), nickel (Ni), chromium (Cr), etc. can be mentioned. It may also be an alloy or a laminated structure of two or more of these metals.
  • the linear expansion coefficient of the thickness adjustment portion is, for example, 15 ppm/K or more, and preferably 20 ppm/K or more. In the embodiment of the present disclosure, it is also preferable that the linear expansion coefficient of the thickness adjustment part is increased to approach the linear expansion coefficient of the insulator, and the linear expansion coefficient of the thickness adjustment part and the linear expansion coefficient of the insulator are preferably increased.
  • the difference is within 20%.
  • the thickness adjustment part has an alloy or a laminated structure of two or more metals, and the first metal is a group 11 metal of the periodic table, and the thickness adjustment part has a linear expansion coefficient lower than that of the first metal. It may also include a large second metal.
  • the thermal conductivity of the thickness adjustment portion 6 is not particularly limited as long as it does not depart from the scope of the present disclosure.
  • the thermal conductivity of the thickness adjusting portion 6 is preferably 100 W/m ⁇ K or more, more preferably 150 W/m ⁇ K or more, and preferably 200 W/m ⁇ K or more. is most preferred.
  • the area of the thickness adjustment portion is larger than the area of the first semiconductor element in plan view.
  • the outer periphery of the thickness adjustment part is located outside the outer periphery of the first semiconductor element in plan view.
  • the form of bonding between the thickness adjustment portion 6 and the first semiconductor element 3 (third electrode 3d) is not particularly limited as long as it does not depart from the scope of the present disclosure.
  • the thickness adjustment section 6 is a layered structure such as a metal layer formed using a known film forming process (plating, etc.)
  • the bonding between the thickness adjustment section 6 and the semiconductor element 3 is performed using a semiconductor element. If an electrode is provided on the substrate, they are joined via the electrode. If no electrode is provided, it will be directly connected to the semiconductor element. With such a configuration, a structure with better heat dissipation can be achieved.
  • the thickness adjustment section 6 is a structure such as a metal block or a metal plate
  • the thickness adjustment section 6 and the semiconductor element 3 are bonded, for example, via a bonding layer (not shown).
  • the material for the bonding layer include sintered silver (Ag) material, sintered copper material, solder, silver paste, and AuGe alloy. From the viewpoint of ease of manufacture, it is also preferable that the bonding layer contains a flexible adhesive.
  • Examples of the material for the adhesive layers (conductive adhesive layers) 11a and 11b include silver (Ag) sintered material, copper sintered material, solder, silver paste, and AuGe-based alloy. Note that it is also possible to connect the first semiconductor element 3 and the second semiconductor element 4 to the second wiring section 2 by direct bonding (for example, diffusion bonding), and in that case, the adhesive layer 11a , 11b are unnecessary. Therefore, in the embodiment of the present disclosure, it is also possible to omit the adhesive layers 11a and 11b.
  • the material constituting the insulator 5 is also not particularly limited as long as it does not depart from the scope of the present disclosure.
  • the constituent material of the insulator is, for example, a reinforcing material such as glass, aramid, or LCP fiber woven fabric or nonwoven fabric impregnated with a thermosetting resin such as epoxy resin or polyimide resin. B-stage prepreg etc.
  • the constituent material of the insulator may be ceramic (for example, aluminum oxide (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), silicon oxide (SiO 2 ), etc.).
  • the linear expansion coefficient of the insulator 5 in the thickness direction (laminated direction) is usually within the range of 40 ppm/K to 65 ppm/K.
  • insulating protective layers 9a and 9b that form the casing wall of the module are provided.
  • the insulating protective layer 9a is made of an electrically insulating material such as a solder resist
  • the insulating protective layer 9b is made of a material such as TIM (Thermal Interface Material) that allows heat radiation while insulating the module from the outside. made of materials.
  • a heat sink such as a radiation fin is connected to the upper surface of the insulating protective layer 9b, and the heat generated from the semiconductor elements 5 and 6, which are heat sources, is effectively radiated to the outside of the module. .
  • a control system including a gate driver, etc.
  • a host system or a controlled object is arranged, and mutual communication is possible. Signals and power are exchanged.
  • the semiconductor element 3 when a gate driver (not shown) outputs a control signal (switching signal), the semiconductor element 3 operates to perform switching control. As a result, a desired pulse waveform is generated from the semiconductor element 3 and outputted as a drive signal from the first electrode 5b. This drive signal is given to a control target (not shown).
  • a control target for example, when the semiconductor element 3 is a MOSFET, switching control of the MOSFET 3 is performed by supplying a control signal from a gate driver (not shown) to the gate electrode 3c of the MOSFET.
  • the semiconductor element 4 is, for example, an SBD, and functions as a high voltage free wheeling diode (FWD) for circulating the current of the source electrode 3a of the MOSFET to the drain electrode 3d.
  • FWD high voltage free wheeling diode
  • the semiconductor elements 3 and 4 operate, electrical signals and processing signals are collected via the electrical circuit formed in the first wiring layer 1, and are transmitted to the control system via the electrical circuit in the second wiring layer 2. sent to. That is, electrical signals and processing signals sent to the control system are exchanged via the second wiring layer 2. Therefore, electrical signals input and output from the second electrode 3c and third electrode 3d of the semiconductor element 3 and the second electrode 4c of the semiconductor element 4 are also given to the electrical circuit of the first wiring layer 1, and further Conductivity is established through a loop connected to the second wiring layer 2 via the through hole 10. In this way, the first wiring layer 1 and the second wiring layer 2 provide electrical continuity between the semiconductor elements 3 and 4 that connect the first and second wiring layers 1 and 2 via the through hole 10. contributes to
  • heat within the module that is, heat generated from the semiconductor elements 3 and 4 is radiated above or below the semiconductor device 100 via the conductive vias 7 and the through holes 10.
  • a heat dissipation mechanism such as a heat dissipation fin (not shown) is attached to the upper side of the first wiring layer 1, so that heat is effectively dissipated from above the module. Ru.
  • FIGS. 2A to 2E schematic cross-sectional views shown in FIGS. 2A to 2E.
  • FIG. 2A schematically shows a cross-sectional view of a printed circuit board in which an upper copper foil 2a and a lower copper foil 2b are provided on both sides of a base material 8.
  • the base material 8 is composed of an insulating substrate.
  • the constituent material of the base material 8 is, for example, glass, epoxy resin, phenol resin, and/or a mixture thereof.
  • Through holes are formed in the printed circuit board and a circuit is patterned to obtain the structure shown in FIG. 2B.
  • an insulator 5 is laminated and filled to obtain the structure shown in FIG. 2C.
  • FIG. 2C In the structure shown in FIG.
  • a thickness adjustment section 6 is provided between the first semiconductor element 3 and the upper surface copper foil 2a of the second wiring layer.
  • the thickness adjustment part 6 is arranged on the electrode 3d of the semiconductor element 3 before die bonding of the first semiconductor element 3.
  • the thickness adjustment part 6 may be formed using a known method such as a plating method (electroless plating, electrolytic plating, etc.), or a structure such as a metal block may be formed using a first It may be bonded onto the electrode 3d of the semiconductor element 3.
  • a sealing resin is laminated on the structure shown in FIG. 2C, and the semiconductor element is sealed by heating and pressure bonding.
  • via holes are formed by performing known blasting or laser processing.
  • the via hole is provided to penetrate the above-mentioned sealing resin, and the electrodes 3a and 3c are exposed at the bottom of the via hole.
  • electroless plating and/or electrolytic plating is performed to form a conductor inside the via hole, thereby obtaining the structure shown in FIG. 2D.
  • the first wiring layer 1 is formed by applying a known patterning method.
  • a surface protective layer such as a solder resist is formed using a known method to obtain the structure shown in FIG. 2E.
  • a semiconductor device incorporating one semiconductor element specifically includes, for example, a first wiring layer, a holding layer, and a semiconductor device disposed between the first wiring layer and the holding layer.
  • the thickness adjustment section in this case is used to improve mounting performance, suppress warpage, improve heat dissipation, and the like.
  • the semiconductor element shown in FIG. 1 is a vertical element, it may be a horizontal element in which electrodes are provided only on one side.
  • the surface on which the electrodes are provided may be above or below the plane of the drawing, and the effects of the present invention described above can be expected.
  • a power semiconductor element When a power semiconductor element is mounted as a semiconductor element, it is particularly useful to use silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga2O3), etc. as the semiconductor material for the power semiconductor.
  • SiC silicon carbide
  • GaN gallium nitride
  • Ga2O3 gallium oxide
  • a semiconductor device includes a gallium oxide ( ⁇ -Ga2O3) having a corundum structure with a high band gap or a gallium oxide ( ⁇ -Ga2O3) having a ⁇ -gallium structure. Since these semiconductor materials generate a particularly large amount of heat during operation, application to the present invention, which has excellent module miniaturization and heat dissipation properties, contributes not only to higher density of semiconductor devices but also to improved reliability.
  • the semiconductor device described above may be used as a submodule, and a plurality of these submodules may be combined to form a module.
  • FIG. 3 is a block diagram showing an example of a control system using a semiconductor device according to an embodiment of the present invention
  • FIG. 4 is a circuit diagram of the control system, which is particularly suitable for installation in an electric vehicle. It is a control system with
  • the control system 500 includes a battery (power source) 501, a step-up converter 502, a step-down converter 503, an inverter 504, a motor (driven object) 505, and a drive control section 506, which are installed in an electric vehicle. It becomes.
  • the battery 501 is composed of a storage battery such as a nickel metal hydride battery or a lithium ion battery, and stores electric power through charging at a power supply station or regenerated energy during deceleration, and is necessary for the operation of the electric vehicle's running system and electrical system. Can output DC voltage.
  • the boost converter 502 is a voltage conversion device equipped with, for example, a chopper circuit, and boosts the DC voltage of, for example, 200 V supplied from the battery 501 to, for example, 650 V by the switching operation of the chopper circuit, and outputs it to a driving system such as a motor. be able to.
  • the step-down converter 503 is also a voltage conversion device equipped with a chopper circuit, but by stepping down the DC voltage of, for example, 200V supplied from the battery 501 to, for example, about 12V, it can be used for power windows, power steering, or in-vehicle electrical equipment. It can be output to the electrical system including the following.
  • the inverter 504 converts the DC voltage supplied from the boost converter 502 into a three-phase AC voltage by a switching operation, and outputs it to the motor 505.
  • the motor 505 is a three-phase AC motor that constitutes the running system of the electric vehicle, and is rotationally driven by three-phase AC voltage output from the inverter 504, and the rotational driving force is applied to the wheels of the electric vehicle via a transmission (not shown) or the like. to communicate.
  • the drive control unit 506 has the function of a controller including a calculation unit such as a CPU (Central Processing Unit) and a data storage unit such as a memory, and generates a control signal using the input measurement signal and sends it to the inverter 504. By outputting it as a feedback signal, the switching operation by the switching element is controlled.
  • a controller including a calculation unit such as a CPU (Central Processing Unit) and a data storage unit such as a memory, and generates a control signal using the input measurement signal and sends it to the inverter 504.
  • the alternating current voltage applied by the inverter 504 to the motor 505 is instantaneously corrected, so that driving control of the electric vehicle can be executed accurately, and safe and comfortable operation of the electric vehicle can be realized.
  • FIG. 4 shows a circuit configuration excluding the step-down converter 503 in FIG. 3, that is, only the configuration for driving the motor 505.
  • the semiconductor device according to the embodiment of the present invention is used, for example, as a Schottky barrier diode in a boost converter 502 and an inverter 504 to perform switching control.
  • the boost converter 502 is incorporated into a chopper circuit to perform chopper control
  • the inverter 504 is incorporated into a switching circuit including an IGBT to perform switching control.
  • the current is stabilized by intervening an inductor (such as a coil) in the output of the battery 501, and by interposing a capacitor (such as an electrolytic capacitor) between the battery 501, boost converter 502, and inverter 504. Efforts are being made to stabilize the voltage.
  • an inductor such as a coil
  • a capacitor such as an electrolytic capacitor
  • the drive control section 506 is provided with a calculation section 507 consisting of a CPU (Central Processing Unit) and a storage section 508 consisting of a nonvolatile memory.
  • the signal input to the drive control section 506 is given to the calculation section 507, which generates a feedback signal for each semiconductor element by performing programmed calculations as necessary.
  • the storage unit 508 temporarily holds the calculation results by the calculation unit 507, stores physical constants, functions, etc. necessary for drive control in the form of a table, and outputs the table to the calculation unit 507 as appropriate.
  • the arithmetic unit 507 and the storage unit 508 can have a known configuration, and their processing capacity can be arbitrarily selected.
  • diodes and switching elements such as thyristors, power transistors, IGBTs, MOSFETs, etc. are used for switching operations of the boost converter 502, buck converter 503, and inverter 504.
  • gallium oxide (Ga 2 O 3 ), particularly corundum-type gallium oxide ( ⁇ -Ga 2 O 3 ) as a material for these semiconductor elements, the switching characteristics are significantly improved. Furthermore, by applying the semiconductor device according to the embodiment of the present invention, extremely good switching characteristics can be expected, and further miniaturization and cost reduction of the control system 500 can be realized.
  • each of the boost converter 502, the buck converter 503, and the inverter 504 can be expected to have the effects of the present invention, and any one of these, a combination of two or more, or a configuration including the drive control unit 506 can also be used.
  • the effects of the present invention can be expected in any of the above.
  • control system 500 described above can not only apply the semiconductor device according to the embodiment of the present invention to the control system of an electric vehicle, but also can be used for all kinds of applications such as step-up and step-down of power from a DC power supply and power conversion from DC to AC. It is possible to apply it to the control system of the application. It is also possible to use a power source such as a solar cell as the battery.
  • FIG. 5 is a block configuration diagram showing another example of a control system that employs a semiconductor device according to an embodiment of the present invention, and FIG. This is a control system suitable for installation in home appliances, etc.
  • the control system 600 receives power supplied from an external, for example, three-phase AC power source (power source) 601, and includes an AC/DC converter 602, an inverter 604, a motor (to be driven) 605, It has a drive control unit 606, which can be installed in various devices (described later).
  • the three-phase AC power supply 601 is, for example, a power generation facility of a power company (a thermal power plant, a hydroelectric power plant, a geothermal power plant, a nuclear power plant, etc.), and its output is supplied as an AC voltage while being stepped down through a substation. Ru.
  • the power may be installed in a building or a nearby facility in the form of a private generator, for example, and supplied via a power cable.
  • the AC/DC converter 602 is a voltage converter that converts an alternating current voltage to a direct current voltage, and converts the alternating current voltage of 100 V or 200 V supplied from the three-phase alternating current power supply 601 into a predetermined direct current voltage. Specifically, the voltage is converted to a commonly used desired DC voltage such as 3.3V, 5V, or 12V. When the driven object is a motor, conversion to 12V is performed. Note that it is also possible to use a single-phase AC power source instead of the three-phase AC power source, and in that case, the same system configuration can be achieved by using a single-phase input AC/DC converter.
  • the inverter 604 converts the DC voltage supplied from the AC/DC converter 602 into a three-phase AC voltage by a switching operation, and outputs it to the motor 605.
  • the motor 604 has different forms depending on the object to be controlled, but it is used to drive wheels when the object to be controlled is a train, to drive a pump or various power sources in the case of factory equipment, and to drive a compressor etc. in the case of home appliances. It is a three-phase AC motor, and is rotationally driven by three-phase AC voltage output from the inverter 604, and transmits its rotational driving force to a drive target (not shown).
  • the control system 600 does not require an inverter 604, and as shown in FIG. 20, DC voltage is supplied from the AC/DC converter 602 to the driven object.
  • a 3.3V DC voltage is supplied to a personal computer, and a 5V DC voltage is supplied to an LED lighting device.
  • FIG. 6 shows the circuit configuration of FIG. 5.
  • the semiconductor device according to the embodiment of the present invention is used for switching control by being employed as, for example, a Schottky barrier diode in an AC/DC converter 602 and an inverter 604.
  • the AC/DC converter 602 uses, for example, a Schottky barrier diode circuit configured in a bridge shape, and performs DC conversion by converting and rectifying the negative voltage portion of the input voltage into a positive voltage.
  • the inverter 604 is incorporated into the switching circuit of the IGBT to perform switching control.
  • a capacitor (such as an electrolytic capacitor) is interposed between the AC/DC converter 602 and the inverter 604 to stabilize the voltage.
  • the drive control section 606 is provided with a calculation section 607 consisting of a CPU and a storage section 608 consisting of a nonvolatile memory.
  • the signal input to the drive control section 606 is given to the calculation section 607, which generates a feedback signal for each semiconductor element by performing programmed calculations as necessary.
  • the storage unit 608 temporarily holds the calculation results by the calculation unit 607, stores physical constants, functions, etc. necessary for drive control in the form of a table, and outputs the table to the calculation unit 607 as appropriate.
  • the arithmetic unit 607 and the storage unit 608 can have a known configuration, and their processing capacity can be arbitrarily selected.
  • control system 600 As in the control system 500 shown in FIGS. 3 and 4, diodes, switching elements such as thyristors, and power transistors are used for rectifying and switching operations of the AC/DC converter 602 and inverter 604. , IGBT, MOSFET, etc. are used.
  • gallium oxide (Ga 2 O 3 ), particularly corundum-type gallium oxide ( ⁇ -Ga 2 O 3 ) as a material for these semiconductor elements, switching characteristics are improved. Furthermore, by applying the semiconductor device according to the embodiment of the present invention, extremely good switching characteristics can be expected, and further miniaturization and cost reduction of the control system 600 can be realized.
  • each of the AC/DC converter 602 and the inverter 604 can be expected to have the effects of the present invention, and the effects of the present invention can be achieved with either one or a combination of these, or with the drive control unit 606 as well. can be expected.
  • the motor 605 is illustrated as an object to be driven, but the object to be driven is not necessarily limited to those that operate mechanically, and can be many devices that require AC voltage.
  • the control system 600 can be applied as long as it inputs power from an AC power source to drive a driven object, and can be applied to infrastructure equipment (for example, power equipment in buildings and factories, communication equipment, traffic control equipment, water and sewage treatment equipment, etc.). It can be installed for drive control of devices such as equipment, system equipment, labor-saving equipment, trains, etc.) and home appliances (e.g., refrigerators, washing machines, computers, LED lighting equipment, video equipment, audio equipment, etc.) can.
  • infrastructure equipment for example, power equipment in buildings and factories, communication equipment, traffic control equipment, water and sewage treatment equipment, etc.
  • home appliances e.g., refrigerators, washing machines, computers, LED lighting equipment, video equipment, audio equipment, etc.
  • a semiconductor device comprising: a linear expansion coefficient of the thickness adjustment portion having a value between a linear expansion coefficient of the semiconductor element and a linear expansion coefficient of the insulator.
  • the semiconductor device includes an alloy.
  • Appendix 8 The semiconductor device according to any one of appendices 1 to 7, wherein the difference between the linear expansion coefficient of the thickness adjusting portion and the linear expansion coefficient of the insulator is within 20%.
  • Appendix 9 The semiconductor device according to any one of appendices 1 to 8, wherein the thickness adjustment portion has a linear expansion coefficient of 20 ppm/K or more.
  • Appendix 10 The semiconductor device according to any one of appendices 1 to 9, wherein the area of the thickness adjustment portion is larger than the area of the first semiconductor element in plan view. (Appendix 11) 11.
  • Appendix 12 The semiconductor device according to any one of appendices 1 to 11, wherein the holding layer constitutes a part of the second wiring layer.
  • Appendix 13 13. The semiconductor device according to appendix 12, wherein the first semiconductor element and the holding layer are bonded to each other via a conductive adhesive layer.
  • Appendix 14 A power conversion device using the semiconductor device according to any one of Supplementary Notes 1 to 13.
  • Appendix 15 A control system using the semiconductor device according to any one of Supplementary Notes 1 to 13.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

構成要素同士の界面劣化が抑制された半導体装置の提供を目的とする。　第１の配線層と、保持層と、前記第１の配線層と前記保持層との間に併設されている第１の半導体素子および前記第１の半導体素子の厚さよりも大きい厚さを有する第２の半導体素子と、前記第１の半導体素子および前記第２の半導体素子が埋設される絶縁体と、前記第１の半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数との間の値である半導体装置。

Description

半導体装置
　本発明は、半導体素子が絶縁層に埋設された半導体装置に関する。
　近年、プリント回路基板をコアとして、絶縁層内にパワー素子が埋め込まれたパワーモジュールが検討されている。特許文献１には、ＩＧＢＴチップとダイオードチップとの厚みを整合させるために、金属ブロックを用いることが記載されている。
　なお、背景技術のセクションは、当業者が本発明の範囲および有用性を理解することを支援するために、本発明の実施態様を技術的または動作的な文脈で提供されるものである。明示的に特定されたものでない限り、単に背景技術のセクションに含まれていることによって本明細書の記述が先行技術であると認められるものではない。
米国特許第９４１８９３０号明細書
　以下は、当業者に基本的理解を提供するために本開示の簡略化された概要を提示する。この概要は、本開示の実施形態の重要な要素を特定することまたは本発明の範囲を定めることを意図していない。この発明の概要の目的は、後に提示されるより詳細な説明の前置きとして、簡略化された形態で、本明細書で開示されるいくつかの概念を提示することである。
　本開示は、構成要素同士の界面劣化が抑制された半導体装置を提供することを課題の一つとする。
　本開示の１つの実施形態に係る半導体装置は、第１の配線層と、保持層と、前記第１の配線層と前記保持層との間に併設されている第１の半導体素子および前記第１の半導体素子の厚さよりも大きい厚さを有する第２の半導体素子と、前記第１の半導体素子および前記第２の半導体素子が埋設される絶縁体と、前記第１の半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数との間の値である。
　本開示の実施形態にかかる半導体装置は、構成要素同士の界面の劣化が抑制され得る。
本開示の１つの実施形態に係る半導体装置の模式的な断面図である。 本開示の１つの実施形態に係る半導体装置の製造方法を説明するための断面図である。 本開示の１つの実施形態に係る半導体装置の製造方法を説明するための断面図である。 本開示の１つの実施形態に係る半導体装置の製造方法を説明するための断面図である。 本開示の１つの実施形態に係る半導体装置の製造方法を説明するための断面図である。 本開示の１つの実施形態に係る半導体装置の製造方法を説明するための断面図である。 本開示の実施形態に係る半導体装置を採用した制御システムの一例を示すブロック構成図である。 本開示の実施形態に係る半導体装置を採用した制御システムの一例を示す回路図である。 本開示の実施形態に係る半導体装置を採用した制御システムの他の例を示すブロック構成図である。 本開示の実施形態に係る半導体装置を採用した制御システムの他の例を示す回路図である。
　本開示の態様と、その様々な特徴および優位な詳細は、図面を用いて説明および／または示され、また、以下の本明細書において述べられる非限定的な態様および例を参照してより具体的に説明される。当業者にとって明らかなように、本明細書において述べられていなくとも、図面中において示される特徴は必ずしも一定の縮尺で描かれているわけではない。また、１つの態様における１つの特徴は別の態様においても単独でまたは他の特徴と組み合わせて用いられ得ることに留意されたい。周知の要素および加工技術についての記載は、本開示の態様を必要に不明確にすることのないように省略され得る。本明細書において用いられる例は、単に本開示の理解を助けること、またさらに当業者が本開示の態様を実施できるようにすることを目的としている。したがって、本明細書における態様および例は本開示の範囲に限定されて解釈されるものではなく、特許請求の範囲および適用可能な法律によってのみ定められる。さらに、本開示の図面において、同様の参照番号は同様の部分を表す。
　「第１の」、「第２の」等の用語は、本明細において用いられる様々な要素を記述するために用いられるが、要素は、これらの用語によって限定されるものではない。第１の、第２の等の用語は、１つの要素を別の要素から区別するためにのみ用いられる。例えば、本開示の範囲から逸脱することなく、第１の要素は第２の要素と称することができ、また、第２の要素は第１の要素と称することができる。本明細書において用いられるように、用語「および／または」は、挙げられた項目のうち１つまたは複数のいくつかまたは全ての組み合わせを包含する。
　層、領域、または基板等の要素が別の要素の「上に」存在するまたは「上へ」延びるという表現が用いられる場合には、別の要素の上に直接存在するか、または上へ直接延びることができ、または介在する要素が存在してもよいことを理解されたい。一方、要素が「上に直接」存在する、または「上に直接」延びるという表現が用いられる場合には、介在する要素は存在しない。同様に、層、領域、または基板等の要素が「わたって」いる、または「わたって」延びるという表現が用いられる場合には、別の要素に直接わたっているか、または直接わたって延びることができ、介在する要素が存在してもよいことを理解されたい。一方、「直接わたって」いるか、または「直接わたって」延びるという表現が用いられる場合には、介在する要素は存在しない。要素が別の要素に「接続される」または「結合される」という表現が用いられる場合には、別の要素に直接接続または結合されることができ、または介在する要素が存在してもよいことを理解されたい。一方で、要素が別の要素に「直接接続される」または「直接結合される」との表現が用いられる場合には、介在する要素は存在しない。
　本明細書において用いられる用語は、特定の態様のみを記述することを目的としており、本開示を限定することを意図していない。本明細書において用いられる「備える」「含む」は、記載された要素の存在を表すものであり、１つまたは複数の他の要素の存在を排除するものではない。
　別途定義されない限り、本明細書において用いられる全ての用語（技術用語および科学用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるものと同じ意味を持つ。本明細書において用いられる用語は本明細書の文脈および関連技術におけるいみと矛盾しない意味を有するように解釈される。また、本明細書において定義されない限り、本明細書において用いられる用語は、理想化された、または過度に形式的な意味で解釈されるべきでないことを理解されたい。
　本開示の半導体装置は、第１の配線層１と、保持層と、前記第１の配線層と前記保持層との間に併設されている第１の半導体素子および前記第１の半導体素子の厚さよりも大きい厚さを有する第２の半導体素子と、前記第１の半導体素子および前記第２の半導体素子が埋設される絶縁体と、前記第１の半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数との間の値であることを特長とする。ここで、「線膨張係数」とは、ＪＩＳ　Ｒ　３１０２（１９９５）に従い測定されるものをいう。なお、本開示における線膨張係数は、特別に定義された場合を除き、積層方向（紙面上下方向）の線膨張係数をいう。
　図１は本開示の１つの実施形態に係る半導体装置を模式的に示す断面図である。図１の半導体装置は、第１の配線層１と保持層２との間に併設された第１の半導体素子３および第２の半導体素子４と、前記第１の半導体素子３および前記第２の半導体素子４とを埋設する絶縁体５とを備える。図１の半導体装置においては、第１の配線層１が上部配線層を構成しており、前記保持層２が第２の配線層（下部配線層）の一部を構成している。前記第２の配線層２は基材８の両面にわたって形成された銅箔から構成されており、前記基材８の第１面側の銅箔と第２面側の銅箔とはスルーホールを介して電気的に接続されている。また、前記第１の半導体素子３よび前記第２の半導体素子４は、それぞれ接着層１１ａおよび１１ｂを介して、前記第２の配線層上に載置されている。
　第１の半導体素子３は、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、半導体層３ｂ、前記半導体層３ｂの第１面側に設けられているソース電極３ａおよびゲート電極３ｃ、前記半導体層３ｂの第１面と反対側の第２面側に設けられているドレイン電極３ｄを有している。前記第１の半導体素子３は、ＭＯＳＦＥＴの場合に限定されず、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であってもよい。前記第１の半導体素子３がＩＧＢＴである場合には、前記第１の半導体素子３は、エミッタ電極３ａ半導体層３ｂ、ゲート電極３ｃおよびコレクタ電極３ｄを有する。また、第２の半導体素子４は、例えば、ショットキーバリアダイオード（ＳＢＤ）であり、半導体層４ｂ、前記半導体層４ｂの第１面側に設けられているショットキー電極４ａ、前記半導体層４ｂの第１面と反対側の第２面側に設けられているオーミック電極４ｃを有する。前記第２の半導体素子４は、ＰｉＮダイオードであってもよい。この場合、前記第２の半導体素子４は、オーミック電極４ａ（４ｃ）および半導体層４ｂを有する。また、第２の半導体素子がＭＯＳＦＥＴまたはＩＧＢＴである場合も本開示の実施形態に含まれる。
　なお、前記第１の半導体素子３の半導体層３ｂの線膨張係数は、本開示の範囲を逸脱しない限り、特に限定されない。前記半導体層３ｂの線膨張係数は、通常３．０ｐｐｍ／Ｋ～８．０ｐｐｍ／Ｋである。また、前記第１の半導体素子３の厚み（半導体層３ｂ、電極３ａ、３ｃおよび３ｄを含めた積層方向の厚み。図１のＤ１で示される。）も本開示の範囲を逸脱しない限り、特に限定されない。本開示においては、前記第１の半導体素子３の厚みは、通常、５０μｍ～５００μｍの範囲内である。また、前記第２の半導体素子４の厚み（半導体層４ｂ、電極４ａおよび４ｃを含めて積層方向の厚み。図１のＤ２で示される。）も、前記第１の半導体素子３の厚みよりも大きければ、本開示の範囲を逸脱しない限り特に限定されない。前記第２の半導体素子４の厚みは、通常、５０μｍ～５００μｍの範囲内である。なお、本開示において、第１の半導体素子３の半導体層３ｂの線膨張係数３および第２の半導体素子４の半導体層４ｂの線膨張係数を、単に「半導体素子の線膨張係数」ともいう。
　前記第１の配線層１と前記第１の半導体素子３および前記第２の半導体素子４とは、それぞれ導電ビア７を介して電気的に接続されている。より具体的には、前記第１の半導体素子３のゲート電極３ｃおよびソース電極３ａが、導電ビア７を介して第１の配線層１と電気的に接続されている。また、前記第２の半導体素子４のショットキー電極４ａが、導電ビア７を介して前記第１の配線層１と電気的に接続されている。また、第１の配線層１と第２の配線層２とは、スルーホール１０を介して電気的に接続されている。前記導電ビアの数および形状は、図１に示されるものに限定されない。なお、本開示の実施形態においては、前記第１の配線層１と前記第１および／または前記第２の半導体素子との電気的接続に導電ビアが用いられた場合であっても、熱応力による導電ビアの劣化（破断等）を抑制させることができる。なお、図１においては、上述のとおり第１の配線層１と前記第１の半導体素子３または前記第２の半導体素子４との電気的接続に導電ビア７が用いられているが、電気的接続をとることができるものであれば、第１の配線層１と前記第１の半導体素子または前記第２の半導体素子４との間の接続部は、導電ビア７の形態に限定されるものではない。
　半導体層３ｂおよび４ｂの材料も、特に限定されるものではない。本開示においては、前記半導体層３ｂおよび４ｂの材料が、パワー半導体材料で構成されているのが好ましい。パワー半導体材料としては、例えば、シリコン、窒化ガリウム、炭化珪素、酸化ガリウム、ダイヤモンド等が挙げられる。本開示の半導体装置によれば、前記半導体素子がパワー半導体材料で構成されている場合に、高温動作を行った場合であって各構成要素同士の界面の劣化を好適に抑制することができる。
　第１の配線部１および第２の配線部（保持層）２の構成材料は、導電性を有するものであれば、特に限定されない。前記第１の配線部１および／または前記第２の配線部２の構成材料としては、例えば、Ｃｕ、Ａｕ、Ａｌ、Ａｇ、Ｆｅ、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄまたはこれらの合金（他の金属を含んでいてもよい）が挙げられる。本開示においては、前記第１の配線部１および／または前記第２の配線部２の構成材料がＣｕであるのが好ましい。また、導電ビア７の構成材料は、導電性を有するものであれば、特に限定されない。前記導電ビア７の構成材料としては、例えば、Ｃｕ、Ａｕ、Ａｌ、Ａｇ、Ｆｅ、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ若しくはこれらの合金（他の金属を含んでいてもよい）または導電性樹脂ペーストが挙げられる。本開示においては、前記導電ビア７の構成材料が、ＣｕまたはＣｕ合金であるのが好ましい。
　厚み調整部６は、前記第２の配線部（保持層）２と前記第１の半導体素子３との間に設けられているものであれば、特に限定されない。厚み調整部６は、例えば金属ブロック等の構造体であってもよいし、公知の成膜プロセス（めっき等）を用いて形成された金属層等の層構造体であってもよい。本開示においては、前記厚み調整部の厚みが、前記第１の半導体素子３の厚みＤ１と前記第２の半導体素子４の厚みＤ２との差分と同等または略同等であるのが好ましい。厚み調整部６の厚みは、具体的には、例えば、１μｍ～４５０μｍの範囲内である。このような好ましい構成とすることにより、第１の半導体素子３と第２の半導体素子４との厚みに差分がある場合であっても、半導体素子の両面からの各配線層への電気的接続の信頼性を向上させることができる。前記厚み調整部６の構成材料も本開示の範囲を逸脱しない限り、特に限定されない。前記厚み調整部６の構成材料は、導電材料であってもよいし、絶縁材料であってもよいし、半導体材料であってもよい。なお、本実施形態では、厚み調整部６が第１の半導体素子３側に設けられている例を示したが、本開示はこのような形態に限定されるものではない。第１の半導体素子３および第２の半導体素子４の両方に厚み調整部６が設けられていてもよい。このような場合において、第２の半導体素子４側の厚み調整部６の好ましい態様については、第１の半導体素子３の厚み調整部６の好ましい態様が参照される。より具体的には、例えば、第１の半導体素子３側に設けられた厚み調整部の線膨張係数が前記第１の半導体素子３の線膨張係数と前記絶縁体の線膨張係数との間の値であり、前記第２の半導体素子４側に設けられた厚み調整部の線膨張係数が前記第２の半導体素子４の線膨張係数と前記絶縁体の線膨張係数との間の値であるのが好ましい。
　本開示においては、特に前記保持層２が第２の配線層の一部を構成するものである場合や前記第１の半導体素子１が、第１面および第１面と反対側の第２面側の両方に電極を備える縦型デバイスである場合には、前記厚み調整部６の構成材料が導電性を有するのが好ましく、金属を含むのが好ましい。前記厚み調整部６の構成材料としては、例えば、Ｃｕ、Ａｕ、Ａｌ、Ａｇ、Ｆｅ、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｃｒ、Ｍｏ、Ｗ若しくはこれらの合金（他の金属を含んでいてもよい）、ＳｉＣ、Ａｌ－ＳｉＣ、Ｍｇ－ＳｉＣ、ＡｌＮ、銅ダイヤモンド、銀ダイヤモンドが挙げられる。また、本開示においては、前記厚み調整部が、少なくとも２以上の金属を含むのが好ましく、２以上の金属を含む合金で構成されているのがより好ましい。このような好ましい構成とすることにより、前記厚み調整部の線膨張係数をより良好に調整することができ、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数との間の値とすることができる。
　前記厚み調整部６の線膨張係数は、前記第１の半導体素子３の線膨張係数と前記絶縁体５の線膨張係数との間の値であれば、特に限定されない。ここで、「線膨張係数」とは、ＪＩＳ　Ｒ　３１０２（１９９５）に従い測定されるものをいい、本開示の実施形態においては、厚み方向（図１の紙面上下方向）の線膨張係数をいう。このような線膨張係数とすることにより、前記半導体素子と前記絶縁体との間の線膨張係数差による応力を緩和することができる。さらに、図１に示す半導体装置１００のように、第１の半導体素子および第２の半導体素子との間で厚み調整部の有無または厚み調整部の厚みの違いがある場合であっても、半導体装置全体について応力をより緩和することができる。また、本開示の実施形態においては、前記厚み調整部の線膨張係数は、前記絶縁体の線膨張係数と半導体素子の線膨張係数の中間程度であるのが好ましい。ここで、「中間程度」とは、前記絶縁体の線膨張係数と前記半導体素子の線膨張係数の中央値から±４０％以内の値であることをいう。例えば、前記絶縁体の線膨張係数が４０ｐｐｍ／Ｋで、前記半導体素子の線膨張係数が１０ｐｐｍ／Ｋである場合、前記厚み調整部の線膨張係数は、２５ｐｐｍ／Ｋ±４０％以内の値となる。このような好ましい構成とすることにより、前記絶縁体と前記厚み調整部との線膨張係数差によって生じる応力の影響をより低減することができる。この場合、前記厚み調整部は、例えば、銅（Ｃｕ）、銀（Ａｇ）および金（Ａｕ）亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等が挙げられる。またこれらの２種以上の金属の合金や積層構造であってもよい。前記厚み調整部の線膨張係数は、具体的には、例えば、１５ｐｐｍ／Ｋ以上であり、好ましくは、２０ｐｐｍ／Ｋ以上である。本開示の実施形態においては、前記厚み調整部の線膨張係数を大きくして前記絶縁体の線膨張係数に近づけるのも好ましく、厚み調整部の線膨張係数と前記絶縁体の線膨張係数との差が２０％以内であるの好ましい。この場合、前記厚み調整部が上記した２種以上の金属の合金や積層構造であって、周期律表第１１族金属である第１の金属と、前記第１の金属よりも線膨張係数の大きい第２の金属を含んでいてもよい。
　なお、前記厚み調整部６の熱伝導率も、本開示の範囲を逸脱しない限り、特に限定されない。本開示においては、前記厚み調整部６の熱伝導率が、１００Ｗ／ｍ・Ｋ以上であるのが好ましく、１５０Ｗ／ｍ・Ｋ以上であるのがより好ましく、２００Ｗ／ｍ・Ｋ以上であるのが最も好ましい。このような好ましい厚み調整部を用いることにより、半導体素子の発熱を厚み調整部側からより良好に放熱することができる。また、本開示の実施形態においては、平面視で、前記厚み調整部の面積が前記第１の半導体素子の面積よりも大きいのが好ましい。また、平面視で、前記厚み調整部の外周が前記第１の半導体素子の外周よりも外側に位置しているのが好ましい。このような構成とすることにより、前記熱伝導率との組合せで、前記半導体素子の発熱を厚み調整部側からの放熱効果をより高めることができる。
　前記厚み調整部６と前記第１の半導体素子３（第３の電極３ｄ）との接合の形態は、本開示の範囲を逸脱しない限り、特に限定されない。前記厚み調整部６が、公知の成膜プロセス（めっき等）を用いて形成された金属層等の層構造体である場合、前記厚み調整部６と前記半導体素子３との接合は、半導体素子に電極が設けられている場合は電極を介して接合される。電極が設けられていない場合は半導体素子と直接接合となる。このような構成である場合、より放熱性に優れた構造とすることができる。また、前記厚み調整部６が金属ブロックまたは金属板等の構造体である場合、前記厚み調整部６および前記半導体素子３とは、例えば接合層（図示せず）介して接合される。前記接合層の材料としては、例えば、銀（Ａｇ）焼結材、銅焼結材、はんだ、銀ペースト、ＡｕＧｅ系合金などが挙げられる。製造容易性の観点では、前記接合層は、柔軟性接着剤を含むものであるのも好ましい。
　接着層（導電性接着層）１１ａ、１１ｂの材料としては、例えば、銀（Ａｇ）焼結材、銅焼結材、はんだ、銀ペースト、ＡｕＧｅ系合金などが挙げられる。なお、前記第１の半導体素子３および前記第２の半導体素子４と前記第２の配線部２とを直接接合（例えば拡散接合）により接続することも可能であり、その場合には接着層１１ａ、１１ｂは不要である。したがって、本開示の実施形態においては、接着層１１ａ、１１ｂを省略して構成することも可能である。
　前記絶縁体５を構成する材料も、本開示の範囲を逸脱しない限り、特に限定されない。帆本開示の実施形態においては、前記絶縁体の構成材料は、例えば、ガラス、アラミド、ＬＣＰ繊維の織布や不織布などの補強材にエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含侵させたＢ－ステージのプリプレグ等である。また、絶縁体の構成材料は、セラミック（例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化シリコン（ＳｉＯ２）など）であってもよい。前記絶縁体５の厚さ方向（積層方向）の線膨張係数は、通常、４０ｐｐｍ／Ｋ～６５ｐｐｍ／Ｋの範囲内である。
　第１の配線部１の上面と、第２の配線層２の下面には、モジュールの筐体壁を形成する絶縁保護層９ａ、９ｂが設けられる。絶縁保護層９ａは、例えばソルダーレジストなど電気的絶縁性を有する材料で製作され、また絶縁保護層９ｂは、例えばＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）などの、モジュール外部との絶縁を図りつつ放熱を許容する材料で製作される。ここでは図示を省略するが、絶縁保護層９ｂの上面には、例えば、放熱フィンなどのヒートシンクが接続され、熱源である半導体素子５，６から発生した熱がモジュール外部に効果的に放熱される。また、第１の配線部１および絶縁保護層９ａの下面には、例えば、半導体素子３および４の制御系統（ゲートドライバなどを含む）や上位システム、または制御対象などが配置されており、相互に信号や電力の授受が行われる。
　以上のように構成された本発明の実施形態に係る半導体装置１００の動作等について詳しく説明する。
　まず、図示しないゲートドライバが制御信号（スイッチング信号）を出力すると、半導体素子３が動作してスイッチング制御が行われる。これによって、半導体素子３からは所望のパルス波形が生成され、第１の電極５ｂから駆動信号として出力される。この駆動信号は、図示しない制御対象に与えられる。例えば半導体素子３がＭＯＳＦＥＴの場合、ＭＯＳＦＥＴのゲート電極３ｃに対して、図示しないゲートドライバから制御信号を供給することでＭＯＳＦＥＴ３のスイッチング制御が行われる。また、この場合には、半導体素子４は例えばＳＢＤであり、ＭＯＳＦＥＴのソース電極３ａの電流をドレイン電極３ｄに還流するための高耐圧還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）として機能する。
　また、半導体素子３，４が動作する際、第１の配線層１に形成された電気回路を介して電気信号や処理信号が集められ、第２の配線層２の電気回路を介して制御系統に送られる。つまり、制御系統に送られる電気信号や処理信号は、第２の配線層２を経由して授受がなされる。そのため、半導体素子３の第２の電極３ｃ、第３の電極３ｄ、半導体素子４の第２の電極４ｃから入出力される電気信号も、第１の配線層１の電気回路に与えられ、さらにスルーホール１０を経由して第２の配線層２につながるループで導通する。このように、第１の配線層１と第２の配線層２は、スルーホール１０を介して、第１および第２の配線層１，２を接続する半導体素子３，４の電気的な導通に寄与している。
　また、導電ビア７およびスルーホール１０を介して、モジュール内の熱、すなわち半導体素子３，４からの発熱が半導体装置１００の上方または下方に放熱される。本発明の実施形態においては、上述のとおり、第１の配線層１の上側には図示しない放熱フィンなどの放熱機構が取り付けられることで、モジュール上方からの放熱が効果的に行われるよう構成される。
　続いて、本開示の１つの実施形態にかかる半導体装置１００の具体的な製造プロセスに関して、図２Ａ～図２Ｅに示される模式的な断面図を用いてより詳しく説明する。
　図２Ａは、上部銅箔２ａおよび下部銅箔２ｂが基材８の両面に設けられたプリント基板の断面図を模式的に示している。基材８は、絶縁基板で構成されている。前記基材８の構成材料としては、たとえば、ガラス、エポキシ樹脂、フェノール樹脂および／またはこれらの混合物である。プリント基板にスルーホールを形成および回路をパターニングして図２Ｂに示される構造体を得る。図２Ｂに、第１の半導体素子３および第２の半導体素子４をダイボンディングにより配置した後、絶縁体５を積層、充填して図２Ｃの構造体を得る。なお、図２Ｃの構造体において、前記第１の半導体素子３と第２の配線層の上面銅箔２ａとの間には、厚み調整部６が設けられている。厚み調整部６は、前記第１の半導体素子３のダイボンディング前に前記半導体素子３の電極３ｄ上に配置される。厚み調整部６は、上述のように、めっき法（無電解めっき、電解めっき等）などの公知の方法を用いて形成されたものであってもよいし、金属ブロック等の構造体が第１の半導体素子３の電極３ｄ上に接合されたものであってもよい。
　次に、図２Ｃの構造体上に封止用の樹脂を積層し、加熱・圧着により半導体素子を封止する。ついで、公知のブラスト加工またはレーザ加工を行うことにより、ビアホールを形成する。ビアホールは上記した封止用の樹脂を貫通して設けられ、ビアホールの底部には電極３ａおよび電極３ｃが露出する。ついで、無電解めっきおよび／または電解めっきを施すことにより、ビアホール内部に導体を形成することにより、図２Ｄの構造体を得る。その後、公知のパターニング方法を適用することにより、第１の配線層１を形成する。その後、ソルダーレジスト等の表面保護層を公知の方法を用いることにより形成して、図２Ｅの構造体を得る。
　図２Ｅの構造体を得た後、例えば、放熱フィンなどのヒートシンクを絶縁保護層１７の上面に接続することで、熱源である半導体素子５，６から発生した熱をモジュール外部に放熱させることができる。また、例えば、半導体素子５，６の制御系統や上位システム、または制御対象などを第１の配線部１および絶縁保護層１８の下方に配置することで、信号や電力の授受を相互に行うことができる。
　本発明の実施形態に係る半導体装置は、半導体素子２つを内蔵する場合において一方の半導体素子の高さを他方の半導体素子の高さと整合させる構成を例に説明したが、半導体素子の個数に制約はなく、例えば、１個の半導体素子を内蔵したものであってもよいし、３個以上の半導体素子を内蔵したものであってもよい。いずれの場合であっても、上述した本発明の効果を期待することができる。本開示において、１個の半導体素子を内蔵する半導体装置は、具体的には、例えば、第１の配線層と、保持層と、前記第１の配線層と前記保持層との間に配置されている半導体素子と、前記半導体素子が埋設される絶縁体と、前記半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記保持層の線膨張係数との間の値である。この場合の厚み調整部は、実装性の向上、反りの抑制や放熱性の向上等に用いられるものである。
　また、図１に示した半導体素子は縦型素子であったが、電極が片面のみに設けられた横型素子であってもよい。この場合、電極が設けられた面が図面の紙面方向の上方であっても下方であってもよく、上述した本発明の効果を期待することができる。
　半導体素子としてパワー半導体素子が搭載される場合においては、パワー半導体の半導体材料として炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられる場合が特に有用である。特に、バンドギャップの高いコランダム構造の酸化ガリウム（α－Ｇａ２Ｏ３）や、βガリア構造の酸化ガリウム（β－Ｇａ２Ｏ３）が用いられた半導体素子を含む場合に極めて有用である。これらの半導体材料は動作時の発熱が特に大きいことから、モジュールの小型化と放熱特性にも優れた本発明への適用によって、半導体装置の高密度化のみならず信頼性向上にも貢献する。
　また、本発明の実施形態においては、上記した半導体装置をサブモジュールとした上で、これらサブモジュールを複数組み合わせてモジュールを形成して使用してもよい。
　上述した本発明の実施形態に係る半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。図３は、本発明の実施形態に係る半導体装置を用いた制御システムの一例を示すブロック構成図、図４は同制御システムの回路図であり、特に電気自動車（Ｅｌｅｃｔｒｉｃ　Ｖｅｈｉｃｌｅ）への搭載に適した制御システムである。
　図３に示すように、制御システム５００はバッテリー（電源）５０１、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４、モータ（駆動対象）５０５、駆動制御部５０６を有し、これらは電気自動車に搭載されてなる。バッテリー５０１は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ５０２は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、チョッパ回路のスイッチング動作により例えば６５０Ｖに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ５０３も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、例えば１２Ｖ程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。
　インバータ５０４は、昇圧コンバータ５０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ５０５に出力する。モータ５０５は電気自動車の走行系を構成する三相交流モータであり、インバータ５０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。
　一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量（アクセル量）などの実測値が計測され、これらの計測信号が駆動制御部５０６に入力される。また同時に、インバータ５０４の出力電圧値も駆動制御部５０６に入力される。駆動制御部５０６はＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ５０４にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ５０４がモータ５０５に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部５０６からのフィードバック信号を昇圧コンバータ５０２に与えることで、インバータ５０４への出力電圧を制御することも可能である。
　図４は、図３における降圧コンバータ５０３を除いた回路構成、すなわちモータ５０５を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の実施形態に係る半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ５０２およびインバータ５０４に採用されることでスイッチング制御に供される。昇圧コンバータ５０２においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ５０４においてはＩＧＢＴを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー５０１の出力にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またバッテリー５０１、昇圧コンバータ５０２、インバータ５０４のそれぞれの間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
　また、図４中に点線で示すように、駆動制御部５０６内にはＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）からなる演算部５０７と不揮発性メモリからなる記憶部５０８が設けられている。駆動制御部５０６に入力された信号は演算部５０７に与えられ、プログラムされた演算を必要に応じて行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部５０８は、演算部５０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部５０７に適宜出力する。演算部５０７や記憶部５０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。
　図３や図４に示されるように、制御システム５００においては、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これらの半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明の実施形態に係る半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム５００の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部５０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
　なお、上述の制御システム５００は本発明の実施形態に係る半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。
　図５、本発明の実施形態に係る半導体装置を採用した制御システムの他の例を示すブロック構成図、図６は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムである。
　図５に示すように、制御システム６００は、外部の例えば三相交流電源（電源）６０１から供給される電力を入力するもので、ＡＣ／ＤＣコンバータ６０２、インバータ６０４、モータ（駆動対象）６０５、駆動制御部６０６を有し、これらは様々な機器（後述する）に搭載することができる。三相交流電源６０１は、例えば電力会社の発電施設（火力発電所、水力発電所、地熱発電所、原子力発電所など）であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。ＡＣ／ＤＣコンバータ６０２は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源６０１から供給される１００Ｖや２００Ｖの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により３．３Ｖや５Ｖ、あるいは１２Ｖといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には１２Ｖへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはＡＣ／ＤＣコンバータを単相入力のものとすれば同様のシステム構成とすることができる。
　インバータ６０４は、ＡＣ／ＤＣコンバータ６０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ６０５に出力する。モータ６０４は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ６０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。
　なお、例えば家電機器においてはＡＣ／ＤＣコンバータ６０２から出力される直流電圧をそのまま供給することが可能な駆動対象も多く（例えばパソコン、ＬＥＤ照明機器、映像機器、音響機器など）、その場合には制御システム６００にインバータ６０４は不要となり、図２０中に示すように、ＡＣ／ＤＣコンバータ６０２から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには３．３Ｖの直流電圧が、ＬＥＤ照明機器などには５Ｖの直流電圧が供給される。
　一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部６０６に入力される。また同時に、インバータ６０４の出力電圧値も駆動制御部６０６に入力される。これらの計測信号をもとに、駆動制御部６０６はインバータ６０４にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ６０４がモータ６０５に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてＡＣ／ＤＣコンバータ６０２をフィードバック制御することも可能である。
　図６は、図５の回路構成を示したものである。同図に示されるように、本発明の実施形態に係る半導体装置は、例えばショットキーバリアダイオードとしてＡＣ／ＤＣコンバータ６０２およびインバータ６０４に採用されることでスイッチング制御に供される。ＡＣ／ＤＣコンバータ６０２は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ６０４においてはＩＧＢＴにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、ＡＣ／ＤＣコンバータ６０２とインバータ６０４の間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
　また、図６中に点線で示すように、駆動制御部６０６内にはＣＰＵからなる演算部６０７と不揮発性メモリからなる記憶部６０８が設けられている。駆動制御部６０６に入力された信号は演算部６０７に与えられ、プログラムされた演算を必要に応じて行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部６０８は、演算部６０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部６０７に適宜出力する。演算部６０７や記憶部６０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。
　このような制御システム６００においても、図３や図４に示した制御システム５００と同様に、ＡＣ／ＤＣコンバータ６０２やインバータ６０４の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これら半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が向上する。さらに、本発明の実施形態に係る半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム６００の一層の小型化やコスト低減が実現可能となる。すなわち、ＡＣ／ＤＣコンバータ６０２、インバータ６０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部６０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
　なお、図５および図６では駆動対象としてモータ６０５を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム６００においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器（例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など）や家電機器（例えば、冷蔵庫、洗濯機、パソコン、ＬＥＤ照明機器、映像機器、音響機器など）といった機器を対象とした駆動制御のために搭載することができる。
　以下、上述した実施形態について付記する。
以下、本発明の諸態様を付記としてまとめて記載する。
［付記］
　以上のように、本実施形態は以下のような開示を含む。
（付記１）
　第１の配線層と、保持層と、前記第１の配線層と前記保持層との間に併設されている第１の半導体素子および前記第１の半導体素子の厚さよりも大きい厚さを有する第２の半導体素子と、前記第１の半導体素子および前記第２の半導体素子が埋設される絶縁体と、前記第１の半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数との間の値であることを特徴とする半導体装置。
（付記２）
　前記厚み調整部が、導電性を有する付記１記載の半導体装置。
（付記３）
　前記厚み調整部が、金属を含む付記１または２に記載の半導体装置。
（付記４）
　前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数の中央値から±４０％の範囲内である付記１～３のいずれかに記載の半導体装置。
（付記５）
　前記厚み調整部が、少なくとも２以上の金属を含む付記１～４のいずれかに記載の半導体装置。
（付記６）
　前記厚み調整部が、周期表第１１族金属である第１の金属と、前記第１の金属よりも線膨張係数の大きい第２の金属を含む付記１～５のいずれかに記載の半導体装置。
（付記７）
　前記厚み調整部が、合金を含む付記１～６のいずれかに記載の半導体装置。
（付記８）
　前記厚み調整部の線膨張係数と前記絶縁体の線膨張係数との差が２０％以内である付記１～７のいずれかに記載の半導体装置。
（付記９）
　前記厚み調整部の線膨張係数が２０ｐｐｍ／Ｋ以上である付記１～８のいずれかに記載の半導体装置。
（付記１０）
　平面視において、前記厚み調整部の面積が、前記第１の半導体素子の面積よりも大きい付記１～９のいずれかに記載の半導体装置。
（付記１１）
　前記第１の配線層と前記第１の半導体素子とが、導電ビアを介して電気的に接続されている付記１～１０のいずれかに記載の半導体装置。
（付記１２）
　前記保持層が、前記第２の配線層の一部を構成している付記１～１１のいずれかに記載の半導体装置。
（付記１３）
　前記第１の半導体素子と前記保持層とが、導電性接着層を介して接合されている付記１２記載の半導体装置。
（付記１４）
　付記１～１３のいずれかに記載の半導体装置を用いた電力変換装置。
（付記１５）
　付記１～１３のいずれかに記載の半導体装置を用いた制御システム。
１　　　第１の配線層（上部配線層）
２　　　保持層（第２の配線層／下部配線層）
２ａ　　上部銅箔
２ｂ　　下部銅箔
２ｃ　　スルーホール
３　　　第２の半導体素子
３ａ　　ソース電極（エミッタ電極）
３ｂ　　半導体層
３ｃ　　ゲート電極
３ｄ　　ドレイン電極（コレクタ電極）
４　　　第２の半導体素子
４ａ　　ショットキー電極（オーミック電極）
４ｂ　　半導体層
４ｃ　　オーミック電極
５　　　絶縁体
６　　　厚み調整部
７　　　導電ビア
８　　　基材
９ａ　　絶縁保護層
９ｂ　　絶縁保護層
１０　　スルーホール
１１ａ　接着層（導電性接着層）
１１ｂ　接着層（導電性接着層）
１００　半導体装置
５００　制御システム
５０１　バッテリー（電源）
５０２　昇圧コンバータ
５０３　降圧コンバータ
５０４　インバータ
５０５　モータ（駆動対象）
５０６　駆動制御部
５０７　演算部
５０８　記憶部
６００　制御システム
６０１　三相交流電源（電源）
６０２　ＡＣ／ＤＣコンバータ
６０４　インバータ
６０５　モータ（駆動対象）
６０６　駆動制御部
６０７　演算部
６０８　記憶部

Claims (15)

  1. 　第１の配線層と、保持層と、前記第１の配線層と前記保持層との間に併設されている第１の半導体素子および前記第１の半導体素子の厚さよりも大きい厚さを有する第２の半導体素子と、前記第１の半導体素子および前記第２の半導体素子が埋設される絶縁体と、前記第１の半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数との間の値であることを特徴とする半導体装置。
  2. 　前記厚み調整部が、導電性を有する請求項１記載の半導体装置。
  3. 　前記厚み調整部が、金属を含む請求項１または２に記載の半導体装置。
  4. 　前記厚み調整部の線膨張係数が、前記半導体素子の線膨張係数と前記絶縁体の線膨張係数の中央値から±４０％の範囲内である請求項１～３のいずれかに記載の半導体装置。
  5. 　前記厚み調整部が、少なくとも２以上の金属を含む請求項１～４のいずれかに記載の半導体装置。
  6. 　前記厚み調整部が、周期表第１１族金属である第１の金属と、前記第１の金属よりも線膨張係数の大きい第２の金属を含む請求項１～５のいずれかに記載の半導体装置。
  7. 　前記厚み調整部が、合金を含む請求項１～６のいずれかに記載の半導体装置。
  8. 　前記厚み調整部の線膨張係数と前記絶縁体の線膨張係数との差が２０％以内である請求項１～７のいずれかに記載の半導体装置。
  9. 　前記厚み調整部の線膨張係数が２０ｐｐｍ／Ｋ以上である請求項１～８のいずれかに記載の半導体装置。
  10. 　平面視において、前記厚み調整部の面積が、前記第１の半導体素子の面積よりも大きい請求項１～９のいずれかに記載の半導体装置。
  11. 　前記第１の配線層と前記第１の半導体素子とが、導電ビアを介して電気的に接続されている請求項１～１０のいずれかに記載の半導体装置。
  12. 　前記保持層が、前記第２の配線層の一部を構成している請求項１～１１のいずれかに記載の半導体装置。
  13. 　前記厚み調整部と前記保持層とが、導電性接着層を介して接合されている請求項１２記載の半導体装置。
  14. 　請求項１～１３のいずれかに記載の半導体装置を用いた電力変換装置。
  15. 　請求項１～１３のいずれかに記載の半導体装置を用いた制御システム。
PCT/JP2023/011708 2022-03-31 2023-03-24 半導体装置 WO2023190107A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-060827 2022-03-31
JP2022060827 2022-03-31

Publications (1)

Publication Number Publication Date
WO2023190107A1 true WO2023190107A1 (ja) 2023-10-05

Family

ID=88202178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/011708 WO2023190107A1 (ja) 2022-03-31 2023-03-24 半導体装置

Country Status (1)

Country Link
WO (1) WO2023190107A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027277A (ja) * 2012-07-30 2014-02-06 General Electric Co <Ge> 表面実装モジュールのための拡散障壁
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027277A (ja) * 2012-07-30 2014-02-06 General Electric Co <Ge> 表面実装モジュールのための拡散障壁
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法

Similar Documents

Publication Publication Date Title
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
CN109860159B (zh) 半导体模块、其制造方法以及电力变换装置
CN108538793B (zh) 半导体功率模块及电力变换装置
JP2021048255A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
KR101930391B1 (ko) 전자기기
CN202662593U (zh) 半导体器件
US20180294201A1 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
WO2023190107A1 (ja) 半導体装置
WO2023190106A1 (ja) 半導体装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
Yannou et al. Analysis of innovation trends in packaging for power modules
WO2020245890A1 (ja) パワーモジュール及び電力変換装置
JP7186955B2 (ja) 半導体装置および半導体システム
JP2013211299A (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JP2023006386A (ja) 電子部品装置の製造方法
WO2023190839A1 (ja) 半導体装置
WO2022210617A1 (ja) 半導体装置および半導体システム
JP7478336B1 (ja) 複合モジュールユニット
WO2022210616A1 (ja) 半導体装置および半導体システム
JP2012222000A (ja) 半導体モジュール及びその製造方法
JP2023000449A (ja) 半導体装置
JP7168828B2 (ja) 半導体装置および半導体システム
WO2022039276A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23780117

Country of ref document: EP

Kind code of ref document: A1