WO2021191946A1 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
WO2021191946A1
WO2021191946A1 PCT/JP2020/012621 JP2020012621W WO2021191946A1 WO 2021191946 A1 WO2021191946 A1 WO 2021191946A1 JP 2020012621 W JP2020012621 W JP 2020012621W WO 2021191946 A1 WO2021191946 A1 WO 2021191946A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
heat radiating
radiating member
insulating layer
sealing portion
Prior art date
Application number
PCT/JP2020/012621
Other languages
English (en)
French (fr)
Inventor
高野貴之
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to PCT/JP2020/012621 priority Critical patent/WO2021191946A1/ja
Publication of WO2021191946A1 publication Critical patent/WO2021191946A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Definitions

  • the present invention relates to a power module, for example, a power module equipped with a power semiconductor element.
  • a power semiconductor element and a drive circuit for driving the power semiconductor element are used.
  • a power module is known in which heat dissipation members are provided on both the upper and lower surfaces of a power semiconductor element to dissipate heat from both sides of the power semiconductor element (for example, Patent Document 1).
  • a power semiconductor element and a drive circuit are sealed in separate sealing portions (for example, Patent Document 2).
  • a power semiconductor element and a passive component are separately connected to a cooler (for example, Patent Document 3).
  • a drive circuit is provided on a power semiconductor element (for example, Patent Document 4).
  • a power semiconductor element and a drive circuit are mounted in a plane, and the power semiconductor element and the drive circuit are sealed by one sealing portion (for example, Patent Document 5).
  • Patent Documents 4 and 5 if the power semiconductor element and the electronic component of the drive circuit are sealed by one sealing portion, the size can be reduced. However, if the temperature of the electronic component in the drive circuit rises due to the heat generated in the power semiconductor element, the electronic component may not operate normally. Therefore, as in Patent Documents 1 to 3, considering mutual heat interference, it is conceivable that the power semiconductor element and the electronic component of the drive circuit are not provided in one sealing portion and are thermally separated. On the other hand, in order to improve heat dissipation and reliability, it is conceivable to provide heat sinks covering the entire area on the front and back. However, as the planar size of the heat sink increases, the warp of the heat sink increases. As a result, cracks may occur in electronic components in power semiconductor devices and drive circuits. As described above, it is required to reduce the size of the power module in consideration of improvement of heat dissipation, suppression of heat interference between parts, and suppression of cracks.
  • the present invention has been made in view of the above problems, and an object of the present invention is to reduce the size.
  • the present invention is provided with a power semiconductor element, a first heat radiating member bonded to the upper surface of the power semiconductor element, a first sealing portion for sealing the power semiconductor element, and a lower portion of the first sealing portion.
  • a semiconductor package including a first metal layer connected to the power semiconductor element, the upper surface of the first heat radiating member exposed from the upper surface of the first sealing portion, a first insulating layer, and the first insulation.
  • An electronic component mounted on the layer and forming at least a part of a drive circuit for driving the power semiconductor element, and a second metal layer provided under the first insulating layer and connected to the electronic component are provided.
  • the semiconductor package is a power module including a component module on which the semiconductor package is not mounted and a second heat radiating member to which the first metal layer and the second metal layer are bonded.
  • the second heat radiating member includes a second insulating layer and a third metal layer provided on the second insulating layer, and is electrically connected to the power semiconductor element to form a third metal layer.
  • the first pattern composed of the electronic component and the second pattern composed of the third metal layer which overlaps with the electronic component in a plan view and is electrically connected to the second metal layer are separated on the second insulating layer.
  • the component module is provided on the first insulating layer, traverses above the region where the first pattern and the second pattern are separated, and electrically connects the power semiconductor element and the electronic component. It can be configured to include wiring for connecting to the target.
  • the second heat radiating member includes a third heat radiating member that overlaps the power semiconductor element in a plan view and a fourth heat radiating member that overlaps the electronic component in a plan view and is separated from the third heat radiating member. It can be configured to include.
  • the component module is provided on the first insulating layer, and the power semiconductor element and the electronic component cross over a region where the third heat radiating member and the fourth heat radiating member are separated. It can be configured to include wiring that is electrically connected.
  • the semiconductor package and the component module may be provided on the second heat radiating member, and the second sealing portion having a lower thermal conductivity than the first sealing portion may be provided. can.
  • the semiconductor package includes the first sealing portion and the third insulating layer provided under the power semiconductor element, and the first metal layer is provided through a through hole penetrating the third insulating layer. It can be configured to be electrically connected to the power semiconductor element.
  • the third insulating layer can be configured to be directly bonded to the first sealing portion and the power semiconductor element.
  • the present invention includes a first insulating layer, a first power semiconductor element having a front surface mounted on the first insulating layer, and a first heat radiating member provided on the back surface of the first power semiconductor element.
  • a first semiconductor package that includes a first sealing portion that seals the first power semiconductor element, and the upper surface of the first heat radiating member is exposed from the first sealing portion, a second insulating layer, and the above.
  • a second power semiconductor element having a front surface mounted on a second insulating layer, a second heat radiating member provided on the back surface of the second power semiconductor element, and a second power semiconductor element are sealed.
  • the first semiconductor package is provided with two sealing portions, and the upper surface of the second heat radiating member is exposed from the second sealing portion, the third insulating layer, and the third insulating layer.
  • a component module including a power semiconductor element and an electronic component constituting at least a part of a drive circuit for driving the second power semiconductor element, and a lower surface of the first semiconductor package and the second semiconductor package are mounted on the upper surface.
  • the third heat radiating member, the fourth heat radiating member separated from the third heat radiating member, and the component module mounted on the upper surface, the first semiconductor package, the second semiconductor package, and the component module are sealed.
  • a third sealing portion wherein the upper surface of the first heat radiating member and the upper surface of the second heat radiating member are exposed from the upper surface, and the lower surface of the third heat radiating member and the lower surface of the fourth heat radiating member are exposed from the lower surface. It is a power module to be equipped.
  • the third heat radiating member includes the first power semiconductor element and a metal layer electrically connected to the second power semiconductor element
  • the component module includes the third heat radiating member and the fourth heat radiating member.
  • the configuration may include wiring that crosses above the separated region and electrically connects the electronic component and the metal layer.
  • the size can be reduced.
  • FIG. 1 is a cross-sectional view of the power module according to the first embodiment.
  • FIG. 2 is a plan view of a substrate in the power module according to the first embodiment.
  • 3 (a) to 3 (d) are cross-sectional views (No. 1) showing a method of manufacturing the power module according to the first embodiment.
  • 4 (a) to 4 (d) are cross-sectional views (No. 2) showing a method of manufacturing the power module according to the first embodiment.
  • 5 (a) and 5 (b) are cross-sectional views (No. 3) showing a method of manufacturing the power module according to the first embodiment.
  • FIG. 6 is a cross-sectional view in which the power module according to the first embodiment is mounted on the cooler.
  • FIG. 7 is a cross-sectional view of the power module according to the first modification of the first embodiment.
  • FIG. 8 is a plan view of the substrate in the power module according to the first modification of the first embodiment.
  • FIG. 9 is a circuit diagram of the DC-DC converter according to the second modification of the first embodiment.
  • FIG. 1 is a cross-sectional view of the power module according to the first embodiment.
  • FIG. 2 is a plan view of a substrate in the power module according to the first embodiment.
  • FIG. 1 corresponds to the cross section taken along the line AA of FIG. 2, but the dimensions and the like do not always match those of FIGS. 1 and 2.
  • the semiconductor packages 10a and 10b and the component module 20 are mounted on the heat sink 30.
  • a power semiconductor element such as a power transistor is mounted on the semiconductor packages 10a and 10b, and a drive circuit or the like for driving the power transistor is mounted on the component module 20.
  • an electrode 12 is provided on the lower surface of the semiconductor element 11 (power semiconductor element).
  • a transistor is formed near the lower surface (front surface) of the semiconductor element 11.
  • a heat radiating plate 16 (first heat radiating member) is bonded to the upper surface (back surface) of the semiconductor element 11 via a bonding layer 17.
  • a sealing portion 18 is provided so as to seal the semiconductor element 11.
  • the heat sink 16 is exposed on the upper surface of the sealing portion 18.
  • An insulating layer 13 (third insulating layer) is provided under the semiconductor element 11 and the sealing portion 18.
  • a metal layer 15 (first metal layer) is provided under the insulating layer 13. The metal layer 15 is electrically connected to the electrode 12 through a through hole 14 penetrating the insulating layer 13.
  • the semiconductor element 11 is, for example, a power transistor such as an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor, or a FET (Field Effect Transistor).
  • a semiconductor material such as Si, GaN or SiC is used for the transistor.
  • the semiconductor element 11 is, for example, a bare chip or a package in which a bare chip is sealed and mounted.
  • the package on which the bare chip is mounted is a package such as WLP (Wafer Level Package) or SIP (Single Inline Package).
  • the semiconductor element 11 is a bare chip of a horizontal transistor such as a GaN FET.
  • the thickness of the semiconductor element 11 is, for example, 10 ⁇ m to 600 ⁇ m.
  • the electrode 22 is, for example, a source electrode, a drain electrode, and a gate electrode, and is a metal layer mainly made of Cu (copper), Au (gold), Ag (silver), Al (aluminum), or the like.
  • the insulating layer 13 is a resin layer such as polyimide, and has flexibility.
  • the thickness of the insulating layer 13 is, for example, 10 ⁇ m to 125 ⁇ m.
  • the insulating layer 13 does not have to have flexibility.
  • the metal layer 15 uses, for example, copper as a main material.
  • the thickness of the metal layer 15 is, for example, several ⁇ m to 125 ⁇ m, which is the thickness at which the through hole 14 (via) is embedded.
  • the size of the through hole 14 is, for example, 30 ⁇ m to 500 ⁇ m.
  • the heat radiating plate 16 is a metal plate whose main material is copper or aluminum, or an insulating plate whose main material is aluminum oxide or aluminum nitride.
  • the thermal conductivity of the heat radiating plate 16 is higher than that of the sealing portion 18.
  • the heat sink 16 may be a DBC (Direct Bonded Cupper) substrate or a DBA (Direct Bonded Aluminum) substrate.
  • the thickness of the heat sink 16 is, for example, 200 ⁇ m to 5000 ⁇ m.
  • the bonding layer 17 is a metal layer obtained by sintering a so-called conductive paste in which metal particles such as copper or silver or metal powder is contained in a binder such as a resin paste and a binder.
  • the bonding layer 17 may be a brazing material such as solder or a heat-conducting grease.
  • the thickness of the bonding layer 17 is, for example, 5 to 100 ⁇ m.
  • the sealing portion 18 is a resin layer such as an epoxy resin, and may contain an inorganic insulator filler such as aluminum oxide or aluminum nitride.
  • the electronic components 21 and 23 are mounted on the insulating layer 25 (first insulating layer).
  • a metal layer 27 connected to the electronic components 21 and 23 is provided under the insulating layer 25.
  • a metal layer 28 connected to the electronic components 21 and 23 is provided on the insulating layer 25.
  • the metal layers 27 and 28 are electrically connected by a through hole 29 penetrating the insulating layer 25.
  • An insulating layer 26 is provided on the insulating layer 25 so as to cover the metal layer 28.
  • the electrode 22 of the electronic component 21, the electrode 24 of the electronic component 23, and the lead 38b are joined to the metal layer 28 provided in the opening of the insulating layer 26.
  • a metal layer in which a conductive paste is sintered or a brazing material such as solder is used for joining the metal layer 28 to the electrodes 22, 24 and the leads 38b.
  • the electronic component 21 is an integrated circuit on which a drive circuit is mounted and has a silicon substrate.
  • the electronic component 21 is, for example, a bare chip or a package in which a bare chip is sealed and mounted.
  • the electronic component 23 is a discrete passive component such as a chip resistor, a chip capacitor and a chip inductor.
  • An electrode 22 is provided on the lower surface of the electronic component 21. Electrodes 24, which are external electrodes, are provided at both ends of the electronic component 23.
  • the insulating layers 25 and 26 are resin layers such as polyimide and glass epoxy resin.
  • the insulating layers 25 and 26 may or may not be flexible.
  • the metal layers 27, 28 and via 29 are mainly made of copper, for example.
  • the heat radiating plate 30 is, for example, a DBC substrate or a DBA substrate, and has an insulating layer 32 sandwiched between the metal layers 31, 33 and the metal layers 31 and 33.
  • the metal layer 33 is patterned and the patterned metal layer 33 functions as wiring or pads.
  • the metal layers 15 of the semiconductor packages 10a and 10b, the metal layer 27 of the component module 20, and the leads 38a are bonded onto the metal layer 33 via the bonding layer 34.
  • the metal layers 31 and 33 are mainly made of copper or aluminum.
  • the insulating layer 32 is made of an inorganic insulating material having a higher thermal conductivity than a resin such as aluminum oxide or aluminum nitride.
  • the thickness of the heat sink 30 is, for example, 200 ⁇ m to 5000 ⁇ m.
  • the leads 38a and 38b are mainly made of a metal such as a copper alloy.
  • the bonding layer 34 is a metal layer in which a conductive paste is sintered or a brazing material such as sold
  • a sealing portion 36 for sealing the semiconductor packages 10a and 10b and the component module 20 is provided on the heat radiating plate 30.
  • the upper surface of the heat radiating plate 16 is exposed from the sealing portion 36.
  • the sealing portion 36 is a resin layer such as an epoxy resin.
  • the thermal conductivity of the sealing portion 36 is lower than the thermal conductivity of the sealing portion 18.
  • the sealing portion 36 does not contain, for example, an inorganic insulator filler, and has a thermal conductivity of 0.5 W / m ⁇ K or less.
  • the sealing portion 18 contains, for example, an inorganic insulator filler, and has a thermal conductivity of 1 W / m ⁇ K or more.
  • the sealing portion 36 may contain an inorganic insulator filler to such an extent that the thermal conductivity is lower than that of the sealing portion 18.
  • the heat radiating plate 30 has a pattern 33a (first pattern) which is composed of a metal layer 33 and is electrically connected to the semiconductor elements 11 of the semiconductor packages 10a and 10b, and an electronic component 21 which overlaps with the electronic components 21 and 23 in a plan view.
  • a pattern 33b (second pattern) electrically connected to the and 23 is provided.
  • the region where the pattern 33a is formed is the region 54, and the region where the pattern 33b is formed is the region 56.
  • the patterns 33a and 33b are separated in the heat sink 30.
  • the region where the patterns 33a and 33b are separated is the region 52.
  • the metal layer 33 forms a pattern 33a such as a drain electrode ED, a source electrode ES, and a gate electrode EG.
  • the drain electrode ED and the source electrode ES are connected to the drain and source of the semiconductor element 11 in the semiconductor packages 10a and 10b, respectively.
  • the two gate electrodes EG are connected to the gates of the semiconductor element 11 in the semiconductor packages 10a and 10b, respectively.
  • Lead 38a includes drain lead TD and source lead TS.
  • the drain electrode ED is electrically connected to the drain lead TD, and the source electrode ES is connected to the source lead TS.
  • Wiring La and Lb are formed as a metal layer 28 on the insulating layer 25.
  • the gate electrode EG is connected to the wirings La and Lb.
  • the wirings La and Lb are electrically connected to the electronic component 21 via the electronic component 23, which is a resistor, respectively.
  • the semiconductor element 11 in the semiconductor packages 10a and 10b is driven by the signal output from the drive circuit of the electronic component 21.
  • the bonding layer 17 is applied on the heat radiating plate 16.
  • the surface of the semiconductor element 11 is mounted on the bonding layer 17.
  • the semiconductor element 11 is bonded onto the heat radiating plate 16 via the bonding layer 17.
  • the lower surface of the semiconductor element 11 is attached to the tape 50.
  • the tape 50 is, for example, a dicing tape, and an adhesive is applied to the upper surface of the resin tape.
  • a sealing portion 18 is formed on the tape 50.
  • the sealing portion 18 is formed by using, for example, a transfer molding method, a vacuum printing method, or a compression molding method.
  • the upper surface of the heat radiating plate 16 is exposed from the upper surface of the sealing portion 18.
  • the semiconductor element 11 is sealed in the sealing portion 18.
  • the tape 50 is peeled off from the lower surfaces of the sealing portion 18 and the semiconductor element 11.
  • the insulating layer 13 is formed on the lower surface (upper surface in the drawing) of the sealing portion 18 and the semiconductor element 11.
  • the insulating layer 13 is attached to the lower surface of the sealing portion 18 and the semiconductor element 11 by using, for example, a laminating method.
  • the insulating layer 13 is, for example, a photosensitive polyimide.
  • a through hole 14 penetrating the insulating layer 13 is formed by exposure, development and curing.
  • the through hole 14 may be formed by irradiation with a laser beam.
  • the electrode 12 is exposed from the through hole 14.
  • a metal layer 15 connected to the electrode 12 is formed on the insulating layer 13 via the through hole 14.
  • the metal layer 15 is formed by, for example, the following method.
  • a seed layer is formed on the insulating layer 13 and on the inner surface of the through hole 14.
  • the seed layer is formed by, for example, a sputtering method or an electroless plating method.
  • the seed layer is used as an electrode, and a plating layer is formed on the lower surface of the seed layer by an electrolytic plating method.
  • the plating layer is processed into a desired conductive pattern using a photolithography method and an etching method.
  • the semiconductor package 10 is separated by cutting the insulating layer 13 and the sealing portion 18.
  • a blade dicing method is used to cut the insulating layer 13 and the sealing portion 18.
  • the bonding layer 34 is applied onto the metal layer 33.
  • the metal layers 15 of the semiconductor packages 10a and 10b and the metal layer 27 of the component module 20 are arranged on the metal layer 33.
  • the metal layers 33 and 15 and the metal layer 33 and the metal layer 27 are joined via the joining layer 34.
  • the sealing portion 36 is formed.
  • the sealing portion 36 is formed by using, for example, a transfer molding method, a vacuum printing method, or a compression molding method.
  • FIG. 6 is a cross-sectional view in which the power module according to the first embodiment is mounted on the cooler.
  • the metal layer 31 of the power module of the first embodiment is connected to the cooler 40 via the heat conductive material 41, and the heat radiating plate 16 is connected to the cooler 42 via the heat conductive material 43.
  • Coolers 40 and 42 are, for example, air-cooled coolers, water-cooled coolers, heat pipes or vapor chambers and the like.
  • the heat conductive materials 41 and 43 are, for example, electrothermal grease.
  • the heat radiating plate 16 (first heat radiating member) bonded from the sealing portion 18 (first sealing portion) to the upper surface of the semiconductor element 11 (power semiconductor element) is exposed. do.
  • the heat generated in the power semiconductor element 11 is conducted to the heat radiating plate 16 like the path 60, and is discharged from the upper surface of the heat radiating plate 16 to the cooler 42.
  • a metal layer 15 (first metal layer) electrically connected to the semiconductor element 11 is provided under the sealing portion 18.
  • the metal layer 15 is joined to the heat radiating plate 30 (second heat radiating member).
  • the heat generated in the semiconductor element 11 is released from the heat radiating plate 30 to the cooler 40 via the metal layer 15 as in the path 62. In this way, the semiconductor element 11 can be cooled from both the upper and lower surfaces.
  • the metal layer 27 (second metal layer) connected to the electronic components 21 and 23 forming at least a part of the drive circuit for driving the semiconductor element 11 is provided under the insulating layer 25 (first insulating layer). ..
  • the metal layer 27 is joined to the heat radiating plate 30 (second heat radiating member). As a result, the semiconductor element 11 and the electronic components 21 and 23 can be mounted on the heat radiating plate 30 in a plane. Therefore, the power module can be miniaturized.
  • the thermal conductivity of the sealing portion 36 (second sealing portion) provided on the heat radiating plate 30 and sealing the semiconductor packages 10a and 10b and the component module 20 is lower than the thermal conductivity of the sealing portion 18. Since the heat conductivity of the sealing portion 18 is high, the heat generated in the semiconductor element 11 as in the path 64 is conducted to the heat radiating plate 30 via the sealing portion 18 and the metal layer 15. As a result, the heat dissipation from the semiconductor element 11 is improved. Since the thermal conductivity of the sealing portion 36 is low, the heat conduction through the sealing portion 36 such as the path 65 is small, and it is possible to suppress the heat generated in the semiconductor element 11 from being conducted to the electronic components 21 and 23. Therefore, deterioration of the electronic components 21 and 23 due to heat can be suppressed.
  • the thermal conductivity of the sealing portion 36 is preferably 1/2 or less, more preferably 1/10 or less of the thermal conductivity of the sealing portion 18.
  • Example 1 in order to keep the thermal conductivity of the sealing portion 36 low, the amount of the inorganic insulator filler is adjusted and added to the resin. As a result, it is possible to prevent the introduction of cracks and the like into the sealing portion 36.
  • the insulating layer 13 may be bonded to the semiconductor element 11 and the sealing portion 18 via an adhesive.
  • the insulating adhesive has a lower thermal conductivity than the insulating layer 13, the heat dissipation is inferior when passing through the path 64. Therefore, it is preferable that the insulating layer 13 is directly bonded to the semiconductor element 11 and the sealing portion 18. Thereby, the heat dissipation property through the insulating layer 13 can be improved.
  • a metal layer 33 (third metal layer) is provided on the insulating layer 32 (second insulating layer).
  • the pattern 33a (first pattern) composed of the metal layer 33 is electrically connected to the semiconductor element 11.
  • the pattern 33b (second pattern) composed of the metal layer 33 overlaps the electronic components 21 and 23 in a plan view and is electrically connected to the metal layer 27.
  • the patterns 33a and 33b are separated on the insulating layer 32.
  • the thermal conductivity of the sealing portion 36 is made lower than that of the sealing portion 18, and the patterns 33a and 33b are separated to heat the electronic components 21 and 23 from the semiconductor element 11. Can be separated. Therefore, deterioration of the electronic components 21 and 23 due to heat can be suppressed.
  • the wirings La and Lb are provided on the insulating layer 25 and cross over the region 52 in which the patterns 33a and 33b are separated, and the semiconductor element 11 and the electronic components 21 and 23 And electrically connect.
  • the semiconductor element 11 and the electronic components 21 and 23 can be electrically connected.
  • FIG. 7 is a cross-sectional view of the power module according to the first modification of the first embodiment.
  • FIG. 8 is a plan view of the substrate in the power module according to the first modification of the first embodiment.
  • FIG. 7 corresponds to the AA cross section of FIG.
  • the heat radiating plate 30 in the region 52 overlaps with the semiconductor element 11 in a plan view, the heat radiating plate 30a (third heat radiating member). Is divided in the region 52 into a heat radiating plate 30b (fourth heat radiating member) that overlaps with the electronic components 21 and 23 in a plan view.
  • the semiconductor element 11 and the electronic components 21 and 23 can be thermally separated.
  • warpage due to stress from the resin such as the sealing portion 36 can be suppressed.
  • the heat radiating plate 30 can follow the stress caused by the insulating layers 25 and 26 of the component module 20 and the like.
  • heat dissipation is improved and reliability is improved.
  • the plane size of the heat sink becomes large, the warp becomes large due to the difference in the material and the coefficient of thermal expansion. As a result, cracks occur in the semiconductor element 11, the electronic component 21 or 23. Therefore, it is required to improve the heat dissipation of the power module and suppress cracks in the semiconductor element 11, the electronic component 21 or 23.
  • the semiconductor element 11 is placed on the insulating layer 13 (first and second insulating layers).
  • the front surface of the (first and second power semiconductor elements) is mounted, and the heat radiating plate 16 (first and second heat radiating members) is provided on the back surface of the semiconductor element 11.
  • the sealing portions 18 (first and second sealing portions) seal the semiconductor element 11.
  • the upper surface of the heat sink 16 is exposed from the upper surfaces of the semiconductor packages 10a and 10b.
  • the component module 20 includes electronic components 21 and 23 that are mounted on the insulating layer 25 (third insulating layer) and form at least a part of the drive circuit 46 (see FIG. 9) that drives the semiconductor element 11.
  • the heat radiating plate 30a (third heat radiating member) on which the lower surfaces of the semiconductor packages 10a and 10b are mounted on the upper surface and the heat radiating plate 30b (fourth heat radiating member) on which the component module 20 is mounted on the upper surface are separated.
  • the upper surface of the heat radiating plate 16 is exposed from the upper surface of the sealing portion 36 (third sealing portion) that seals the semiconductor packages 10a and 10b and the component module 20, and the lower surfaces of the heat radiating plates 30a and 30b are exposed from the lower surface.
  • heat can be radiated from the upper surface of the heat radiating plate 16 and the lower surfaces of the heat radiating plates 30a and 30b, so that the heat radiating property is improved. Further, since the heat radiating plate 16 is separated from the component module 20 on which the electronic components 21 and 23 are mounted, it is possible to prevent the electronic components 21 and 23 from being deteriorated by the heat of the semiconductor element 11.
  • the heat sinks 16 of the semiconductor packages 10a and 10b are separated, and the heat sinks 30a and 30b are separated. As a result, the warp of the heat sink can be suppressed. Therefore, cracks in the semiconductor element 11, the electronic components 21 and 23 can be suppressed.
  • the connection between the semiconductor element 11 and the electronic components 21 and 23 is mainly wiring connected to the gate of the semiconductor element 11. Therefore, the wirings La and Lb provided in the insulating layer 25 are bypassed before reaching the dividing region 52 from the gate electrode EG electrically connected to the semiconductor element 11. This makes it possible to install the wiring connected to the gate of the semiconductor element 11 in the divided region 52.
  • the two semiconductor elements 11 are connected in series with each other (see FIG. 9), and a large current flows through the source electrode ES and the drain electrode ED. Therefore, the source electrode ES and the drain electrode ED are thick and wide. Therefore, the source electrode ES and the drain electrode ED are formed by the metal layer 33 of the heat sink 30. Therefore, it is difficult to install the source electrode ES and the drain electrode ED in the divided region 52.
  • the wirings La and Lb are provided on the insulating layer 25 and cross over the region 52 in which the heat sinks 30a and 30b are separated, and the semiconductor element 11 and the electronic component 21 and It is electrically connected to 23.
  • the semiconductor element 11 and the electronic components 21 and 23 can be electrically connected.
  • Other configurations are the same as those in the first embodiment, and the description thereof will be omitted.
  • Modification 2 of Example 1 is an example of a step-down DC (Direct Current) -DC converter using Example 1 and the modification 1 thereof.
  • FIG. 9 is a circuit diagram of the DC-DC converter according to the second modification of the first embodiment. As shown in FIG. 9, the input capacitor C1 is connected between the input terminal Tin and the ground terminal Tgnd. Transistors Tr1 and Tr2 are connected in parallel with the input capacitor C1 between the input terminal Tin and the ground terminal Tgnd. Further, the transistors Tr1 and Tr2 are connected in series.
  • the source S, gate G and drain D of the transistor Tr1 are connected to the input terminal Tin, the drive circuit 46 and the node SW, respectively, and the source S, the gate G and the drain D of the transistor Tr2 are the node SW, the drive circuit 46 and the ground terminal, respectively. It is connected to Tgnd.
  • a coil L is connected between the node SW and the output terminal Tout.
  • An output capacitor C2 is connected between the output terminal Tout and the ground terminal Tgnd.
  • a load Z is connected between the output terminal Tout and the ground terminal Tgnd.
  • the drive circuit 46 controls the on and off of the transistors Tr1 and Tr2.
  • a DC input voltage Vin is applied between the input terminal Tin and the ground terminal Tgnd.
  • the drive circuit 46 turns the transistors Tr1 and Tr2 on and off, respectively.
  • a current flows from the input terminal Tin to the output terminal Tout, and an electric charge is accumulated in the output capacitor C2. Further, magnetic field energy is stored in the coil L.
  • a DC output voltage Vout is output between the output terminal Tout and the ground terminal Tgnd.
  • the drive circuit 46 When the output voltage Vout becomes higher than the target voltage, the drive circuit 46 turns the transistors Tr1 and Tr2 off and on, respectively. A commutation current flows through the transistor Tr2 due to the magnetic field energy of the coil L, and the output voltage Vout is maintained. When the output voltage Vout becomes lower than the desired voltage, the drive circuit 46 turns the transistors Tr1 and Tr2 on and off, respectively. As a result, the voltage of the output terminal Tout becomes a substantially constant output voltage Vout.
  • the transistors Tr1 and Tr2 are the semiconductor elements 11 of the first embodiment and the first modification thereof, and the drive circuit 46 is composed of the electronic components 21 and 23. As a result, heat dissipation is good, miniaturization is possible, and deterioration of the drive circuit 46 due to heat generation of the transistors Tr1 and Tr2 can be suppressed.
  • the power conversion circuit may be a step-up DC-DC converter, an AC (Alternating Current) -DC converter, or a DC-AC converter in addition to the step-down DC-DC converter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

パワー半導体素子１１と、前記パワー半導体素子の上面に接合された第１放熱部材と、前記パワー半導体素子を封止する第１封止部１８と、前記第１封止部下に設けられ、前記パワー半導体素子に接続された第１金属層１５と、を備え、前記第１放熱部材の上面は前記第１封止部の上面から露出する半導体パッケージ１０ａ、１０ｂと、第１絶縁層２５と、前記第１絶縁層上に実装され前記パワー半導体素子を駆動する駆動回路の少なくとも一部を構成する電子部品２１と、前記第１絶縁層下に設けられ前記電子部品に接続された第２金属層２７と、を備え、前記半導体パッケージは搭載されていない部品モジュール２０と、前記第１金属層および前記第２金属層が接合された第２放熱部材と、を備えるパワーモジュール。　

Description

パワーモジュール
　本発明は、パワーモジュールに関し、例えばパワー半導体素子を搭載するパワーモジュールに関する。
　電力変換装置では、パワー半導体素子とパワー半導体素子を駆動する駆動回路が用いられる。パワー半導体素子の上下両面に放熱部材を設け、パワー半導体素子の両面から放熱させるパワーモジュールが知られている（例えば特許文献１）。パワー半導体素子と駆動回路を別の封止部に封止することが知られている（例えば特許文献２）。パワー半導体素子と受動部品とを別々に冷却器に接続することが知られている（例えば特許文献３）。パワー半導体素子上に駆動回路を設けることが知られている（例えば特許文献４）。パワー半導体素子と駆動回路とを平面的に実装し、パワー半導体素子と駆動回路とを１つの封止部で封止することが知られている（例えば特許文献５）。
特開２０１９－１３１４９号公報 特開２０１３－１５７３９８号公報 特開２０１８－６７９９８号公報 国際公開第２０１３／１２１４９１号 特開平１１－２３３７１２号公報
　特許文献４および５のように、パワー半導体素子と駆動回路の電子部品とを１つの封止部により封止すると、小型化可能である。しかし、パワー半導体素子において発生した熱により、駆動回路における電子部品の温度が上昇すると、電子部品が正常に動作しないことがありうる。そのため、特許文献１から３のように、熱の相互干渉を考慮すると、パワー半導体素子と駆動回路の電子部品を１つの封止部内には設けず、熱的に分離することが考えられる。一方、放熱性を向上し、信頼性を向上させるために、表と裏に全域を覆う放熱板を設けることが考えられる。しかし、放熱板の平面的サイズが大きくなると、放熱板の反りが大きくなる。その結果、パワー半導体素子や駆動回路における電子部品にクラックが発生する可能性がある。このように、放熱性の向上、部品間の熱の干渉の抑制、さらにはクラックの抑制を考慮し、パワーモジュールを小型化することが求められる。
　本発明は、上記課題に鑑みなされたものであり、小型化することを目的とする。
　本発明は、パワー半導体素子と、前記パワー半導体素子の上面に接合された第１放熱部材と、前記パワー半導体素子を封止する第１封止部と、前記第１封止部下に設けられ、前記パワー半導体素子に接続された第１金属層と、を備え、前記第１放熱部材の上面は前記第１封止部の上面から露出する半導体パッケージと、第１絶縁層と、前記第１絶縁層上に実装され前記パワー半導体素子を駆動する駆動回路の少なくとも一部を構成する電子部品と、前記第１絶縁層下に設けられ前記電子部品に接続された第２金属層と、を備え、前記半導体パッケージは搭載されていない部品モジュールと、前記第１金属層および前記第２金属層が接合された第２放熱部材と、を備えるパワーモジュールである。
　上記構成において、前記第２放熱部材は、第２絶縁層と、前記第２絶縁層上に設けられた第３金属層と、を備え、前記パワー半導体素子と電気的に接続され第３金属層からなる第１パターンと、前記電子部品と平面視において重なりかつ前記第２金属層と電気的に接続され前記第３金属層からなる第２パターンと、は前記第２絶縁層上において分離されている構成とすることができる。
　上記構成において、前記部品モジュールは、前記第１絶縁層上に設けられ、前記第１パターンと前記第２パターンとが分離された領域の上方を横断し前記パワー半導体素子と前記電子部品とを電気的に接続する配線を備える構成とすることができる。
　上記構成において、前記第２放熱部材は、前記パワー半導体素子と平面視において重なる第３放熱部材と、前記電子部品と平面視において重なり前記第３放熱部材と分離された第４放熱部材と、を含む構成とすることができる。
　上記構成において、前記部品モジュールは、前記第１絶縁層上に設けられ、前記第３放熱部材と前記第４放熱部材が分離された領域の上方を横断し前記パワー半導体素子と前記電子部品とを電気的に接続する配線を備える構成とすることができる。
　上記構成において、前記第２放熱部材上に設けられ、前記半導体パッケージおよび前記部品モジュールを封止し、前記第１封止部より熱伝導率の低い第２封止部を備える構成とすることができる。
　上記構成において、前記半導体パッケージは、前記第１封止部および前記パワー半導体素子下に設けられた第３絶縁層を備え、前記第１金属層は前記第３絶縁層を貫通する貫通孔を介し前記パワー半導体素子に電気的に接続される構成とすることができる。
　上記構成において、前記第３絶縁層は、前記第１封止部および前記パワー半導体素子に直接接合されている構成とすることができる。
　本発明は、第１絶縁層と、前記第１絶縁層上におもて面が実装された第１パワー半導体素子と、前記第１パワー半導体素子の裏面に設けられた第１放熱部材と、前記第１パワー半導体素子を封止する第１封止部と、を備え、前記第１封止部から前記第１放熱部材の上面が露出する第１半導体パッケージと、第２絶縁層と、前記第２絶縁層上におもて面が実装された第２パワー半導体素子と、前記第２パワー半導体素子の裏面に設けられた第２放熱部材と、前記第２パワー半導体素子を封止する第２封止部と、を備え、前記第２封止部から前記第２放熱部材の上面が露出する第２半導体パッケージと、第３絶縁層と、前記第３絶縁層に実装され、前記第１パワー半導体素子および前記第２パワー半導体素子を駆動する駆動回路の少なくとも一部を構成する電子部品と、を備える部品モジュールと、上面に前記第１半導体パッケージおよび前記第２半導体パッケージの下面が実装された第３放熱部材と、前記第３放熱部材と分離され、上面に前記部品モジュールが実装された第４放熱部材と、前記第１半導体パッケージ、前記第２半導体パッケージ、前記部品モジュールを封止し、上面から前記第１放熱部材の上面および前記第２放熱部材の上面が露出し、下面から前記第３放熱部材の下面および前記第４放熱部材の下面が露出する第３封止部と、を備えるパワーモジュールである。
　上記構成において、前記第３放熱部材は前記第１パワー半導体素子および前記第２パワー半導体素子に電気的に接続された金属層を備え、前記部品モジュールは、前記第３放熱部材と前記第４放熱部材が分離された領域の上方を横断し前記電子部品と前記金属層とを電気的に接続する配線を備える構成とすることができる。
　本発明によれば、小型化することができる。
図１は、実施例１に係るパワーモジュールの断面図である。 図２は、実施例１に係るパワーモジュールにおける基板の平面図である。 図３（ａ）から図３（ｄ）は、実施例１に係るパワーモジュールの製造方法を示す断面図（その１）である。 図４（ａ）から図４（ｄ）は、実施例１に係るパワーモジュールの製造方法を示す断面図（その２）である。 図５（ａ）および図５（ｂ）は、実施例１に係るパワーモジュールの製造方法を示す断面図（その３）である。 図６は、実施例１に係るパワーモジュールが冷却器に搭載された断面図である。 図７は、実施例１の変形例１に係るパワーモジュールの断面図である。 図８は、実施例１の変形例１に係るパワーモジュールにおける基板の平面図である。 図９は、実施例１の変形例２に係るＤＣ－ＤＣコンバータの回路図である。
　以下、図面を参照し本発明の実施例について説明する。
　図１は、実施例１に係るパワーモジュールの断面図である。図２は、実施例１に係るパワーモジュールにおける基板の平面図である。図１は、図２のＡ－Ａ断面に相当するが、図１と図２とは寸法等は必ずしも一致していない。
　図１および図２に示すように、放熱板３０上に半導体パッケージ１０ａ、１０ｂおよび部品モジュール２０が実装されている。半導体パッケージ１０ａおよび１０ｂには、例えばパワートランジスタ等のパワー半導体素子が搭載され、部品モジュール２０にはパワートランジスタを駆動する駆動回路等が搭載されている。
　半導体パッケージ１０ａおよび１０ｂでは、半導体素子１１（パワー半導体素子）の下面に電極１２が設けられている。半導体素子１１の下面（おもて面）付近にはトランジスタが形成されている。半導体素子１１の上面（裏面）には接合層１７を介し放熱板１６（第１放熱部材）が接合されている。半導体素子１１を封止するように封止部１８が設けられている。封止部１８の上面に放熱板１６が露出する。半導体素子１１および封止部１８下には絶縁層１３（第３絶縁層）が設けられている。絶縁層１３下には金属層１５（第１金属層）が設けられている。金属層１５は、絶縁層１３を貫通する貫通孔１４を介し電極１２に電気的に接続される。
　半導体素子１１は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタまたはＦＥＴ（Field Effect Transistor）などのパワートランジスタである。トランジスタには、Ｓｉ、ＧａＮまたはＳｉＣ等の半導体材料が用いられる。半導体素子１１は、例えばベアチップまたはベアチップが封止実装されたパッケージである。ベアチップが実装されたパッケージは、ＷＬＰ（Wafer Level Package）またはＳＩＰ（Single Inline Package）等のパッケージである。実施例１では、半導体素子１１はＧａＮＦＥＴ等の横型トランジスタのベアチップである。半導体素子１１の厚さは例えば１０μｍから６００μｍである。電極２２は、例えばソース電極、ドレイン電極およびゲート電極であり、Ｃｕ（銅）、Ａｕ（金）、Ａｇ（銀）、Ａｌ（アルミニウム）等を主材料とする金属層である。
　絶縁層１３は、例えばポリイミド等の樹脂層であり、可撓性を有する。絶縁層１３の厚さは例えば１０μｍから１２５μｍである。絶縁層１３は可撓性を有しなくてもよい。金属層１５は、例えば銅を主材料とする。金属層１５の厚さは例えば数μｍから１２５μｍであり、貫通孔１４（ビア）が埋め込まれる厚さである。貫通孔１４の大きさは、例えば３０μｍから５００μｍである。
　放熱板１６は、銅またはアルミニウムを主材料とする金属板、または酸化アルミニウムまたは窒化アルミニウムを主材料とする絶縁板である。放熱板１６の熱伝導率は封止部１８より高い。放熱板１６は、ＤＢＣ（Direct Bonded Cupper）基板またはＤＢＡ（Direct Bonded Aluminum）基板でもよい。放熱板１６の厚さは例えば２００μｍから５０００μｍである。接合層１７は、例えば樹脂ペーストおよびバインダー等の結合材に銅または銀等の金属粒子または金属粉体等が含まれる、いわゆる導電性ペーストを焼結させた金属層である。接合層１７は半田等のロウ材、または伝熱性グリースでもよい。接合層１７の厚さは例えば５～１００μｍである。封止部１８は、例えばエポキシ樹脂等の樹脂層であり、酸化アルミニウムまたは窒化アルミニウム等の無機絶縁体フィラーを含んでいてもよい。
　部品モジュール２０では、絶縁層２５（第１絶縁層）上に電子部品２１および２３が実装されている。絶縁層２５下に電子部品２１および２３に接続された金属層２７が設けられている。絶縁層２５上に電子部品２１および２３に接続された金属層２８が設けられている。金属層２７と２８とは絶縁層２５を貫通する貫通孔２９により電気的に接続されている。絶縁層２５上に金属層２８を覆うように絶縁層２６が設けられている。絶縁層２６の開口に設けられた金属層２８上に電子部品２１の電極２２、電子部品２３の電極２４およびリード３８ｂが接合されている。金属層２８と電極２２、２４およびリード３８ｂとの接合には例えば導電性ペーストが焼結された金属層または半田等のロウ材等を用いる。
　電子部品２１は、駆動回路が搭載された集積回路であり、シリコン基板を有する。電子部品２１は、例えばベアチップまたはベアチップが封止実装されたパッケージである。電子部品２３は、チップ抵抗、チップコンデンサおよびチップインダクタのようなディスクリート受動部品である。電子部品２１の下面には電極２２が設けられている。電子部品２３の両端には外部電極である電極２４が設けられている。
　絶縁層２５および２６は、例えばポリイミド、ガラスエポキシ樹脂等の樹脂層である。絶縁層２５および２６は可撓性を有してもよいし、可撓性を有しなくてもよい。金属層２７、２８およびビア２９は例えば銅を主材料とする。
　放熱板３０は、例えばＤＢＣ基板またはＤＢＡ基板であり、金属層３１、３３および金属層３１および３３に挟まれた絶縁層３２を有する。金属層３３はパターニングされており、パターニングされた金属層３３は配線またはパッドとして機能する。金属層３３上に接合層３４を介し半導体パッケージ１０ａおよび１０ｂの金属層１５、部品モジュール２０の金属層２７並びにリード３８ａが接合される。金属層３１および３３は銅またはアルミニウムを主材料とする。絶縁層３２は酸化アルミニウムまたは窒化アルミニウム等の樹脂より熱伝導率の高い無機絶縁材料からなる。放熱板３０の厚さは例えば２００μｍから５０００μｍである。リード３８ａおよび３８ｂは、銅合金等の金属を主材料とする。接合層３４は、導電性ペーストが焼結された金属層または半田等のロウ材である。
　放熱板３０上に半導体パッケージ１０ａ、１０ｂおよび部品モジュール２０を封止する封止部３６が設けられている。放熱板１６の上面は封止部３６から露出する。封止部３６は、例えばエポキシ樹脂等の樹脂層である。封止部３６の熱伝導率は封止部１８の熱伝導率より低い。封止部３６は例えば無機絶縁体フィラーを含まず、熱伝導率は０．５Ｗ／ｍ・Ｋ以下である。一方、封止部１８は例えば無機絶縁体フィラーを含み、熱伝導率は１Ｗ／ｍ・Ｋ以上である。なお、封止部３６は、封止部１８より熱伝導率が低くなる程度に無機絶縁体フィラーを含んでもよい。
　放熱板３０には、金属層３３からなり、半導体パッケージ１０ａおよび１０ｂの半導体素子１１に電気的に接続されたパターン３３ａ（第１パターン）と、平面視において電子部品２１および２３と重なり電子部品２１および２３と電気的に接続されたパターン３３ｂ（第２パターン）が設けられている。パターン３３ａが形成された領域は領域５４であり、パターン３３ｂが形成された領域は領域５６である。パターン３３ａと３３ｂとは放熱板３０内で分離されている。パターン３３ａと３３ｂとが分離された領域は領域５２である。
　図２のように、金属層３３はドレイン電極ＥＤ、ソース電極ＥＳおよびゲート電極ＥＧ等のパターン３３ａを形成する。ドレイン電極ＥＤおよびソース電極ＥＳは、半導体パッケージ１０ａおよび１０ｂ内の半導体素子１１のドレインおよびソースにそれぞれ接続されている。２つのゲート電極ＥＧは、半導体パッケージ１０ａおよび１０ｂ内の半導体素子１１のゲートにそれぞれ接続されている。
　リード３８ａはドレインリードＴＤおよびソースリードＴＳを含む。ドレイン電極ＥＤはドレインリードＴＤに電気的に接続され、ソース電極ＥＳはソースリードＴＳに接続されている。絶縁層２５上には金属層２８として配線ＬａおよびＬｂが形成されている。ゲート電極ＥＧは配線ＬａおよびＬｂに接続されている。配線ＬａおよびＬｂは各々抵抗である電子部品２３を介し電子部品２１に電気的に接続されている。電子部品２１の駆動回路が出力する信号により半導体パッケージ１０ａおよび１０ｂ内の半導体素子１１が駆動する。
［実施例１の製造方法］
　図３（ａ）から図５（ｂ）は、実施例１に係るパワーモジュールの製造方法を示す断面図である。図３（ａ）から図４（ｃ）は、半導体パッケージの製造方法を示している。
　図３（ａ）に示すように、放熱板１６上に接合層１７を塗布する。接合層１７上に半導体素子１１の面を実装する。熱処理することで、放熱板１６上に接合層１７を介し半導体素子１１を接合する。
　図３（ｂ）に示すように、上下を逆にする。半導体素子１１の下面をテープ５０に貼り付ける。テープ５０は例えばダイシングテープであり、樹脂テープの上面に粘着剤が塗布されている。
　図３（ｃ）に示すように、テープ５０上に封止部１８を形成する。封止部１８は例えばトランスファーモールド法、真空印刷法またはコンプレッションモールド法を用い形成する。放熱板１６の上面は封止部１８の上面から露出する。半導体素子１１は封止部１８に封止される。
　図３（ｄ）に示すように、テープ５０を封止部１８および半導体素子１１の下面から剥離する。
　図４（ａ）に示すように、上下を逆にする。封止部１８および半導体素子１１の下面（図では上面）に絶縁層１３を形成する。絶縁層１３は例えばラミネート法を用い封止部１８および半導体素子１１の下面に貼り付ける。絶縁層１３は例えば感光性ポリイミドである。
　図４（ｂ）に示すように、露光、現像およびキュアすることで、絶縁層１３を貫通する貫通孔１４を形成する。貫通孔１４はレーザ光の照射により形成してもよい。貫通孔１４から電極１２が露出する。
　図４（ｃ）に示すように、絶縁層１３上に貫通孔１４を介し電極１２に接続する金属層１５を形成する。金属層１５の形成は例えば以下の方法により行う。絶縁層１３上および貫通孔１４の内面にシード層を形成する。シード層は、例えばスパッタリング法または無電解めっき法を用い形成する。シード層を電極とし、シード層の下面にめっき層を電解めっき法で形成する。フォトリソグラフィ法およびエッチング法を用い、めっき層を所望の導電パターンに加工する。
　図４（ｄ）に示すように、絶縁層１３および封止部１８を切断することで半導体パッケージ１０を個片化する。絶縁層１３および封止部１８の切断には例えばブレードダイシング法を用いる。前述のようにダイシングすることで、個々の半導体パッケージ１０ａおよび１０ｂの側面を面一にすることができるため、切断面を揃えられる。よって、半導体パッケージ１０ａおよび１０ｂなどの電子部品を最大限に近づけて配置することができるため、モジュールの小型化を実現できる。
　図５（ａ）に示すように、金属層３３上に接合層３４を塗布する。金属層３３上に、半導体パッケージ１０ａおよび１０ｂの金属層１５、部品モジュール２０の金属層２７を配置する。熱処理することで、接合層３４を介し金属層３３と１５、金属層３３と金属層２７とを接合させる。
　図５（ｂ）に示すように、金属層３３にリード３８ａを接合し、金属層２８に電子部品２１、２３およびリード３８ｂを接合する。その後、図１のように、封止部３６を形成する。封止部３６は例えばトランスファーモールド法、真空印刷法またはコンプレッションモールド法を用い形成する。
　図６は、実施例１に係るパワーモジュールが冷却器に搭載された断面図である。
　図６に示すように、実施例１のパワーモジュールの金属層３１は、熱伝導材４１を介し冷却器４０に接続され、放熱板１６は熱伝導材４３を介し冷却器４２に接続されている、冷却器４０および４２は、例えば空冷冷却器、水冷冷却器、ヒートパイプまたはベーパチャンバ等である。熱伝導材４１および４３は例えば電熱性グリースである。
　実施例１によれば、図６のように、封止部１８（第１封止部）から半導体素子１１（パワー半導体素子）の上面に接合された放熱板１６（第１放熱部材）が露出する。これにより、パワー半導体素子１１において発生した熱は、経路６０のように放熱板１６に伝導し、放熱板１６の上面から冷却器４２に放出される。半導体素子１１に電気的に接続された金属層１５（第１金属層）が封止部１８下に設けられている。金属層１５は放熱板３０（第２放熱部材）に接合されている。これにより、半導体素子１１において発生した熱は、経路６２のように金属層１５を介し放熱板３０から冷却器４０に放出される。このように、半導体素子１１を上下面の両面から冷却できる。
　半導体素子１１を駆動する駆動回路の少なくとも一部を構成する電子部品２１および２３に接続された金属層２７（第２金属層）は、絶縁層２５（第１絶縁層）下に設けられている。金属層２７は放熱板３０（第２放熱部材）に接合されている。これにより、半導体素子１１と電子部品２１および２３を放熱板３０上に平面的に実装できる。よって、パワーモジュールを小型化できる。
　放熱板３０上に設けられ、半導体パッケージ１０ａ、１０ｂおよび部品モジュール２０を封止する封止部３６（第２封止部）の熱伝導率は封止部１８の熱伝導率より低い。封止部１８の熱伝導率が高いため、経路６４のように半導体素子１１において発生した熱は封止部１８および金属層１５を介し放熱板３０に伝導する。これにより、半導体素子１１からの放熱性が向上する。封止部３６の熱伝導率が低いため、経路６５のような封止部３６を介した熱伝導が小さく、半導体素子１１において発生した熱が電子部品２１および２３に伝導することを抑制できる。よって、電子部品２１および２３の熱による劣化を抑制できる。封止部３６の熱伝導率は封止部１８の熱伝導率の１／２以下が好ましく、１／１０以下がより好ましい。
　通常、樹脂の熱伝導率を高くするために無機絶縁体フィラーを多く添加すると、樹脂は硬くなる。この硬い樹脂に応力が加わると、樹脂にクラック等が入りやすくなってしまう。そこで、実施例１では、封止部３６の熱伝導率を低く抑えるため、無機絶縁体フィラーの量を調整して、樹脂へ添加する。これにより、封止部３６にクラック等が導入されることを抑制できる。
　絶縁層１３は、接着剤を介し半導体素子１１および封止部１８に接合されていてもよい。しかし、絶縁性の接着剤は絶縁層１３より熱伝導率が低いため、経路６４を経由すると放熱性が劣る。そこで、絶縁層１３は、半導体素子１１および封止部１８に直接接合されていることが好ましい。これにより、絶縁層１３を介した放熱性を向上できる。
　図１のように、放熱板３０において、絶縁層３２（第２絶縁層）上に金属層３３（第３金属層）が設けられている。図２のように、金属層３３からなるパターン３３ａ（第１パターン）は半導体素子１１と電気的に接続されている。金属層３３からなるパターン３３ｂ（第２パターン）は電子部品２１および２３と平面視において重なりかつ金属層２７と電気的に接続されている。パターン３３ａと３３ｂとは絶縁層３２上において分離されている。これにより、図６の矢印６６のようなパターン３３ａから３３ｂへの熱の伝導を抑制できる。よって、電子部品２１および２３の熱による劣化を抑制できる。
　このように、実施例１では、封止部３６の熱伝導率を封止部１８より低くすること、パターン３３ａと３３ｂとを分離すること、により、電子部品２１および２３を半導体素子１１から熱的に分離できる。よって、電子部品２１および２３の熱による劣化を抑制できる。
　図２のように、部品モジュール２０において、配線ＬａおよびＬｂは、絶縁層２５上に設けられ、パターン３３ａと３３ｂとが分離された領域５２の上方を横断し半導体素子１１と電子部品２１および２３とを電気的に接続する。これにより、放熱板３０において、パターン３３ａと３３ｂとが分離されていても、半導体素子１１と電子部品２１および２３とを電気的に接続できる。
［実施例１の変形例１］
　図７は、実施例１の変形例１に係るパワーモジュールの断面図である。図８は、実施例１の変形例１に係るパワーモジュールにおける基板の平面図である。図７は、図８のＡ－Ａ断面に相当する。
　図７および図８に示すように、実施例１の変形例１では、領域５２において放熱板３０（第２放熱部材）は、半導体素子１１と平面視において重なる放熱板３０ａ（第３放熱部材）と電子部品２１および２３と平面視において重なる放熱板３０ｂ（第４放熱部材）とに領域５２において分割されている。これにより、半導体素子１１と電子部品２１および２３とを熱的に分離できる。また、封止部３６等の樹脂からの応力による反りを抑制できる。また、部品モジュール２０の絶縁層２５および２６等に起因する応力に放熱板３０が追従できる。
　図１において２つの半導体素子１１および電子部品２１、２３の上および下に全域を覆う放熱板を設けることにより、放熱性が向上し信頼性が向上する。しかし、放熱板の平面サイズが大きくなると、材料および熱膨張係数の差に起因し反りが大きくなる。その結果、半導体素子１１、電子部品２１または２３にクラックが発生する。このため、パワーモジュールの放熱性を向上させ、かつ半導体素子１１、電子部品２１または２３のクラックを抑制することが求められる。
　実施例１の変形例１では、図８のように、各々の半導体パッケージ１０ａおよび１０ｂ（第１および第２半導体パッケージ）において、絶縁層１３（第１および第２絶縁層）上に半導体素子１１（第１および第２パワー半導体素子）のおもて面を実装し、半導体素子１１の裏面に放熱板１６（第１および第２放熱部材）を設ける。封止部１８（第１および第２封止部）は半導体素子１１を封止する。半導体パッケージ１０ａおよび１０ｂの上面から放熱板１６の上面が露出する。部品モジュール２０は、絶縁層２５（第３絶縁層）に実装され、半導体素子１１を駆動する駆動回路４６（図９参照）の少なくとも一部を構成する電子部品２１および２３と、を備える。上面に半導体パッケージ１０ａおよび１０ｂの下面が実装された放熱板３０ａ（第３放熱部材）と、上面に部品モジュール２０が実装された放熱板３０ｂ（第４放熱部材）とは分離されている。半導体パッケージ１０ａ、１０ｂおよび部品モジュール２０を封止する封止部３６（第３封止部）の上面から放熱板１６の上面が露出し、下面から放熱板３０ａおよび３０ｂの下面が露出する。
　このような構造により、放熱板１６の上面および放熱板３０ａおよび３０ｂの下面から放熱できるため、放熱性が向上する。また、放熱板１６が電子部品２１および２３が実装された部品モジュール２０と分離しているため、半導体素子１１の熱により電子部品２１および２３が劣化することを抑制できる。半導体パッケージ１０ａおよび１０ｂの放熱板１６が分離され、かつ放熱板３０ａおよび３０ｂが分離されている。これにより、放熱板の反りが抑制できる。よって、半導体素子１１、電子部品２１および２３のクラックを抑制できる。
　半導体素子１１と電子部品２１および２３との接続は主に半導体素子１１のゲートに接続される配線である。そこで、半導体素子１１に電気的に接続されたゲート電極ＥＧから分断領域５２に至る手前で、絶縁層２５に設けられた配線ＬａおよびＬｂを迂回する。これにより、半導体素子１１のゲートに接続される配線を分断領域５２に設置することが可能となる。一方、２つの半導体素子１１はお互いに直列接続され（図９参照）、ソース電極ＥＳおよびドレイン電極ＥＤには大電流が流れる。このため、ソース電極ＥＳおよびドレイン電極ＥＤは厚く幅広い。そこで、ソース電極ＥＳおよびドレイン電極ＥＤは、放熱板３０の金属層３３により形成される。このため、ソース電極ＥＳおよびドレイン電極ＥＤは分断領域５２への設置が難しい。
　図８のように、部品モジュール２０において、配線ＬａおよびＬｂは、絶縁層２５上に設けられ、放熱板３０ａと３０ｂとが分離された領域５２の上方を横断し半導体素子１１と電子部品２１および２３とを電気的に接続する。これにより、放熱板３０ａと３０ｂとが分離されていても、半導体素子１１と電子部品２１および２３とを電気的に接続できる。その他の構成は実施例１と同じであり説明を省略する。
［実施例１の変形例２］
　実施例１の変形例２は、実施例１およびその変形例１を用いた降圧型ＤＣ（Direct Current）－ＤＣコンバータの例である。図９は、実施例１の変形例２に係るＤＣ－ＤＣコンバータの回路図である。図９に示すように、入力端子Ｔｉｎとグランド端子Ｔｇｎｄとの間に入力コンデンサＣ１が接続されている。入力端子Ｔｉｎとグランド端子Ｔｇｎｄとの間に、入力コンデンサＣ１と並列にトランジスタＴｒ１およびＴｒ２が接続されている。また、トランジスタＴｒ１とＴｒ２は直列に接続されている。トランジスタＴｒ１のソースＳ、ゲートＧおよびドレインＤ、それぞれ入力端子Ｔｉｎ、駆動回路４６およびノードＳＷに接続され、トランジスタＴｒ２のソースＳ、ゲートＧおよびドレインＤは、それぞれノードＳＷ、駆動回路４６およびグランド端子Ｔｇｎｄに接続されている。ノードＳＷと出力端子Ｔｏｕｔの間にコイルＬが接続されている。出力端子Ｔｏｕｔとグランド端子Ｔｇｎｄとの間に出力コンデンサＣ２が接続されている。出力端子Ｔｏｕｔとグランド端子Ｔｇｎｄとの間には負荷Ｚが接続される。
　駆動回路４６はトランジスタＴｒ１およびＴｒ２のオンおよびオフを制御する。入力端子Ｔｉｎとグランド端子Ｔｇｎｄとの間に直流の入力電圧Ｖｉｎが印加される。出力電圧Ｖｏｕｔが所望の電圧より低くなると、駆動回路４６はトランジスタＴｒ１およびＴｒ２をそれぞれオンおよびオフとする。入力端子Ｔｉｎから出力端子Ｔｏｕｔに電流が流れ、出力コンデンサＣ２に電荷が蓄積される。また、コイルＬに磁界エネルギーが蓄積される。出力端子Ｔｏｕｔとグランド端子Ｔｇｎｄとの間に直流の出力電圧Ｖｏｕｔが出力される。
　出力電圧Ｖｏｕｔが目標の電圧より高くなると、駆動回路４６はトランジスタＴｒ１およびＴｒ２をそれぞれオフおよびオンとする。コイルＬの磁界エネルギーによりトランジスタＴｒ２に転流電流が流れ、出力電圧Ｖｏｕｔが維持される。出力電圧Ｖｏｕｔが所望の電圧より低くなると、駆動回路４６はトランジスタＴｒ１およびＴｒ２をそれぞれオンおよびオフとする。これにより、出力端子Ｔｏｕｔの電圧はほぼ一定の出力電圧Ｖｏｕｔとなる。
　トランジスタＴｒ１およびＴｒ２を実施例１およびその変形例１の半導体素子１１とし、駆動回路４６を電子部品２１および２３で構成する。これにより、放熱性が良好で小型化可能であり、かつ駆動回路４６がトランジスタＴｒ１およびＴｒ２の発熱により劣化することを抑制できる。電力変換回路としては、降圧型ＤＣ－ＤＣコンバータ以外にも昇圧型ＤＣ－ＤＣコンバータ、ＡＣ（Alternating Current）－ＤＣコンバータまたはＤＣ－ＡＣコンバータでもよい。
　以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　１０ａ、１０ｂ　半導体パッケージ
　１１　半導体素子
　１２、２２、２４　電極
　１３、２５、２６、３２　絶縁層
　１４、２９　貫通孔
　１５、２７、２８、３１、３３　金属層
　１６、３０、３０ａ、３０ｂ　放熱板
　１７　接合層
　１８、３６　封止部
　３３ａ、３３ｂ　パターン
　３８ａ、３８ｂ　リード
　５２、５４、５６　領域
　

Claims (10)

  1. 　パワー半導体素子と、前記パワー半導体素子の上面に接合された第１放熱部材と、前記パワー半導体素子を封止する第１封止部と、前記第１封止部下に設けられ、前記パワー半導体素子に接続された第１金属層と、を備え、前記第１放熱部材の上面は前記第１封止部の上面から露出する半導体パッケージと、
    　第１絶縁層と、前記第１絶縁層上に実装され前記パワー半導体素子を駆動する駆動回路の少なくとも一部を構成する電子部品と、前記第１絶縁層下に設けられ前記電子部品に接続された第２金属層と、を備え、前記半導体パッケージは搭載されていない部品モジュールと、
    　前記第１金属層および前記第２金属層が接合された第２放熱部材と、
    を備えるパワーモジュール。
  2. 　前記第２放熱部材は、第２絶縁層と、前記第２絶縁層上に設けられた第３金属層と、を備え、
    　前記パワー半導体素子と電気的に接続され第３金属層からなる第１パターンと、前記電子部品と平面視において重なりかつ前記第２金属層と電気的に接続され前記第３金属層からなる第２パターンと、は前記第２絶縁層上において分離されている請求項１に記載のパワーモジュール。
  3. 　前記部品モジュールは、前記第１絶縁層上に設けられ、前記第１パターンと前記第２パターンとが分離された領域の上方を横断し前記パワー半導体素子と前記電子部品とを電気的に接続する配線を備える請求項２に記載のパワーモジュール。
  4. 　前記第２放熱部材は、前記パワー半導体素子と平面視において重なる第３放熱部材と、前記電子部品と平面視において重なり前記第３放熱部材と分離された第４放熱部材と、を含む請求項１に記載のパワーモジュール。
  5. 　前記部品モジュールは、前記第１絶縁層上に設けられ、前記第３放熱部材と前記第４放熱部材が分離された領域の上方を横断し前記パワー半導体素子と前記電子部品とを電気的に接続する配線を備える請求項４に記載のパワーモジュール。
  6. 　前記第２放熱部材上に設けられ、前記半導体パッケージおよび前記部品モジュールを封止し、前記第１封止部より熱伝導率の低い第２封止部を備える請求項１から５のいずれか一項に記載のパワーモジュール。
  7. 　前記半導体パッケージは、前記第１封止部および前記パワー半導体素子下に設けられた第３絶縁層を備え、
    　前記第１金属層は前記第３絶縁層を貫通する貫通孔を介し前記パワー半導体素子に電気的に接続される請求項１から６のいずれか一項に記載のパワーモジュール。
  8. 　前記第３絶縁層は、前記第１封止部および前記パワー半導体素子に直接接合されている請求項７に記載のパワーモジュール。
  9. 　第１絶縁層と、前記第１絶縁層上におもて面が実装された第１パワー半導体素子と、前記第１パワー半導体素子の裏面に設けられた第１放熱部材と、前記第１パワー半導体素子を封止する第１封止部と、を備え、前記第１封止部から前記第１放熱部材の上面が露出する第１半導体パッケージと、
    　第２絶縁層と、前記第２絶縁層上におもて面が実装された第２パワー半導体素子と、前記第２パワー半導体素子の裏面に設けられた第２放熱部材と、前記第２パワー半導体素子を封止する第２封止部と、を備え、前記第２封止部から前記第２放熱部材の上面が露出する第２半導体パッケージと、
    　第３絶縁層と、前記第３絶縁層に実装され、前記第１パワー半導体素子および前記第２パワー半導体素子を駆動する駆動回路の少なくとも一部を構成する電子部品と、を備える部品モジュールと、
    　上面に前記第１半導体パッケージおよび前記第２半導体パッケージの下面が実装された第３放熱部材と、
    　前記第３放熱部材と分離され、上面に前記部品モジュールが実装された第４放熱部材と、
    　前記第１半導体パッケージ、前記第２半導体パッケージ、前記部品モジュールを封止し、上面から前記第１放熱部材の上面および前記第２放熱部材の上面が露出し、下面から前記第３放熱部材の下面および前記第４放熱部材の下面が露出する第３封止部と、
    を備えるパワーモジュール。
  10. 　前記第３放熱部材は前記第１パワー半導体素子および前記第２パワー半導体素子に電気的に接続された金属層を備え、
    　前記部品モジュールは、前記第３放熱部材と前記第４放熱部材が分離された領域の上方を横断し前記電子部品と前記金属層とを電気的に接続する配線を備える請求項９記載のパワーモジュール。
    　
    　
PCT/JP2020/012621 2020-03-23 2020-03-23 パワーモジュール WO2021191946A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012621 WO2021191946A1 (ja) 2020-03-23 2020-03-23 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012621 WO2021191946A1 (ja) 2020-03-23 2020-03-23 パワーモジュール

Publications (1)

Publication Number Publication Date
WO2021191946A1 true WO2021191946A1 (ja) 2021-09-30

Family

ID=77891110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/012621 WO2021191946A1 (ja) 2020-03-23 2020-03-23 パワーモジュール

Country Status (1)

Country Link
WO (1) WO2021191946A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142674A (ja) * 1993-11-18 1995-06-02 Toshiba Corp パワ−モジュ−ル
JP2006190798A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp 半導体装置
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP2017092250A (ja) * 2015-11-10 2017-05-25 シャープ株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142674A (ja) * 1993-11-18 1995-06-02 Toshiba Corp パワ−モジュ−ル
JP2006190798A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp 半導体装置
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP2017092250A (ja) * 2015-11-10 2017-05-25 シャープ株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US10056319B2 (en) Power module package having patterned insulation metal substrate
KR100713979B1 (ko) 반도체장치
US7514783B2 (en) Semiconductor module
TWI628750B (zh) 功率覆蓋結構及其製造方法
TWI613774B (zh) 功率覆蓋結構及其製造方法
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
JP7213469B2 (ja) 半導体装置及びその製造方法
US20120175755A1 (en) Semiconductor device including a heat spreader
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
CN108735692B (zh) 半导体装置
JP6897869B2 (ja) 半導体モジュール
US20070164423A1 (en) Multi-chip semiconductor package
US9385107B2 (en) Multichip device including a substrate
KR102418458B1 (ko) 전력반도체 모듈
JP2015005681A (ja) 半導体装置及びその製造方法
JP6003624B2 (ja) 半導体モジュール
US20130112993A1 (en) Semiconductor device and wiring substrate
JP7163583B2 (ja) 半導体装置
JP4096741B2 (ja) 半導体装置
WO2021191946A1 (ja) パワーモジュール
US8829692B2 (en) Multilayer packaged semiconductor device and method of packaging
JPH09213877A (ja) マルチチップモジュール半導体装置
WO2021199261A1 (ja) 部品モジュール
JP7294403B2 (ja) 半導体装置
US20230207420A1 (en) Integrated circuit having an improved thermal integrated circuit having an improved thermal performance

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20927653

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20927653

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP