JP4043873B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4043873B2
JP4043873B2 JP2002202123A JP2002202123A JP4043873B2 JP 4043873 B2 JP4043873 B2 JP 4043873B2 JP 2002202123 A JP2002202123 A JP 2002202123A JP 2002202123 A JP2002202123 A JP 2002202123A JP 4043873 B2 JP4043873 B2 JP 4043873B2
Authority
JP
Japan
Prior art keywords
layer
wiring
hole
conductive
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002202123A
Other languages
English (en)
Other versions
JP2004047667A (ja
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2002202123A priority Critical patent/JP4043873B2/ja
Publication of JP2004047667A publication Critical patent/JP2004047667A/ja
Application granted granted Critical
Publication of JP4043873B2 publication Critical patent/JP4043873B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【0002】
【従来の技術】
近年、半導体チップは、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、QFP(Quad Flat Package)のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、QFPでも、更なる多端子化への対応は困難となっている。
【0003】
これに対応するために、BGA(Ball Grid Array)に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このBGAは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子(半田ボール)との導通をとったものであり、実装性の向上を図ったパッケージである。また、最近では、パッケージを持たないチップ(ベアチップ)を直接に多層配線基板上の実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
【0004】
【発明が解決しようとする課題】
従来の多層配線基板は、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されたものである。そして、作製する半導体装置にキャパシターやインダクター等の受動部品が必要な場合は、半導体チップと同様に、多層配線基板に外付けで実装されている。
しかしながら、受動部品を外付けで実装する場合、1個の半導体装置に必要なコア基板の面積が大きくなり、半導体装置の小型化に支障を来たすという問題がある。
本発明は、上記のような実情に鑑みてなされたものであり、受動部品を予め備えた多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
このような目的を達成するために、本発明は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に受動部品回路を形成し、さらに、前記金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた1層以上の配線を設けることにより内部端子配線を形成する工程と、前記ベース基板を除去し、前記金属導電層を露出させ、その後、前記金属導電層をパターンエッチングして外部端子配線を形成する工程と、を有するような構成とした。
【0008】
本発明の好ましい態様として、前記ベース基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であるような構成とした。
本発明の好ましい態様として、前記ベース基板は、シリコン、ガラス、42合金のいずれかであるような構成とした。
本発明の好ましい態様として、前記金属導電層は、銅であるような構成とした。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図1は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図1において、本発明の多層配線基板1は、コア基板2と、このコア基板2の一方の面2a上に形成された受動部品回路および配線とを備えている。
【0010】
多層配線基板1を構成するコア基板2は、コア材2′に複数のスルーホール4が形成されたものであり、各スルーホール4には導電材料5が充填され、この導電材料5によりスルーホール4を介した表面2aと裏面2bの導通がなされている。スルーホール4は内径が略同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。図示例では、コア基板2に形成されたスルーホール4の半導体チップ搭載側(コア基板2の表面2a側)の開口径R1が、反対側(コア基板2の裏面2b側)の開口径R2よりも小さく、スルーホール4はテーパーを有する形状となっている。この場合、開口径R1は、25〜175μm、好ましくは50〜150μmの範囲内であり、反対側(コア基板2の裏面2b側)の開口径R2は、50〜200μm、好ましくは75〜175μmの範囲内とすることができる。また、両者の比(R1/R2)は、0.3〜0.95、好ましくは0.5〜0.9の多層配線基板1を構成するコア基板2の表面2a上には、受動部品回路6が形成されている。この受動部品回路6は、図示例では、電気絶縁層6cを介して電極6aと電極6bとが対向するキャパシターであり、電極6a,6bはそれぞれ対応する所定のスルーホール4の導電材料5に接続されている。尚、受動部品回路6としては、キャパシター、インダクター、レジスター等が挙げられ、これらの中から必要なものを1種または2種以上の組み合わせで形成することができる。
【0011】
多層配線基板1を構成する配線は、図示例では多層配線であり、受動部品回路6を備えたコア基板2の表面2a上に1層目の電気絶縁層9aを介しビア部7aにて所定のスルーホール4の導電材料5に接続されるように形成された1層目の配線8aと、この1層目の配線8a上に2層目の電気絶縁層9bを介しビア部7bにて所定の1層目配線8aに接続されるように形成された2層目の配線8bと、この2層目の配線8b上に3層目の電気絶縁層9cを介しビア部7cにて所定の2層目配線8bに接続されるように形成された3層目の配線8cとからなる。
【0012】
上述のような本発明の多層配線基板1では、コア基板上に受動部品回路6を備えるので、外付けで受動部品を実装する場合に比べて、半導体装置の小型化が可能となる。
また、図示例のように、半導体チップ搭載側(コア基板2の表面2a側)の開口径R1が、反対側(コア基板2の裏面2b側)の開口径R2よりも小さくテーパー形状である場合、スルーホール4の形成ピッチが小さくても、コア基板2の半導体チップ搭載側(コア基板2の表面2a側)の隣接するスルーホール4の間に存在するスペースが、反対側(コア基板2の裏面2b側)の隣接するスルーホール4の間に存在するスペースに比べて大きなものとなる。これにより、このスペースに必要な受動部品回路6を形成することができる。
【0013】
本発明では、コア基板2のXY方向(コア基板2の表面2a(あるいは裏面2b)に平行な平面)の熱膨張係数が2〜20ppm、好ましくは2.5〜17ppmの範囲内であることが望ましい。このようなコア基板2は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材2′を用いて作製することができる。また、コア基板2の各スルーホール4に充填された導電材料5としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。尚、スルーホール4の内壁面、コア材2′の表面に、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜を形成してもよい。
尚、本発明では、熱膨張係数はTMA(サーマルメカニカルアナリシス)により測定するものである。
【0014】
コア基板2の表面2a上の受動部品回路6の電極6a,6b、1層目の配線8a、2層目の配線8b、3層目の配線8cの材質、および、ビア部7a,7b,7cの材質は、銅、銀、金、クロム、アルミニウム等の導電材料とすることができる。また、受動部品回路6の電気絶縁層6cの材質は、酸化珪素、窒化珪素、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁材料とすることができる。また、1層目の電気絶縁層9a、2層目の電気絶縁層9b、3層目の電気絶縁層9cの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特に、例えば、2層目の配線8bがグランドであり、1層目の配線8aと3層目の配線8cが信号線である場合、2層目の電気絶縁層9bと3層目の電気絶縁層9cの材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のような誘電率、誘電正接が低い絶縁材料が好ましい。
【0015】
上述の実施形態では、コア基板2の各スルーホール4に導電材料5が充填されて表面2aと裏面2bの導通がなされているが、スルーホール4の内壁に導電薄膜を形成することにより表面2aと裏面2bの導通をとってもよい。図2は、このような例を示すコア基板2の部分縦断面図である。図2において、スルーホール4の内壁面には、絶縁層3、導電薄膜5a,5bがこの順に積層されており、スルーホール4内には充填材料5cが充填されている。絶縁層3は二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、導電薄膜5aは銅、クロム、チタン、窒化チタン、ニッケル等の下地導電薄膜とし、導電薄膜5bは導電薄膜5a上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。また、スルーホール4内に充填される充填材料5cは、導電性ペースト、絶縁性ペースト等の任意の充填材料を選択することができる。
【0016】
また、上述の実施形態では、コア基板2の一方の面2aに受動部品回路6、配線8a,8b,8cが形成されているが、本発明ではコア基板の両面に受動部品回路、配線層が形成されたものであってもよい。また、コア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
【0017】
図3は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図3において、本発明の多層配線基板11は、半導体チップの搭載位置に対応した配置で平面状に形成された複数の内部端子配線12と、各内部端子配線12に対応した複数の外部端子配線16とを備えている。
多層配線基板11を構成する複数の内部端子配線12は、図示例では多層配線であり、配線12a,12b,12c、および、受動部品回路13からなる。
受動部品回路13は、図示例では、電気絶縁層13cを介して電極13aと電極13bとが対向するキャパシターであり、電極13a,13bはそれぞれ対応する所定の外部端子配線16に接続されている。尚、受動部品回路13としては、キャパシター、インダクター、レジスター等が挙げられ、これらの中から必要なものを1種または2種以上の組み合わせで形成することができる。
【0018】
また、多層配線は、上記の受動部品回路13上に形成されており、1層目の電気絶縁層14aを介しビア部15aにて所定の外部端子配線16と導通されるように形成された1層目の配線12aと、この1層目の配線12a上に2層目の電気絶縁層14bを介しビア部15bにて所定の1層目配線12aと導通されるように形成された2層目の配線12bと、この2層目の配線12b上に3層目の電気絶縁層14cを介しビア部15cにて所定の2層目配線12bと導通されるように形成された3層目の配線12cとからなる。そして、3層目の配線12cには、半導体チップを搭載するための内部端子(図示せず)が設定されている。
このような内部端子配線12は、半導体チップの搭載位置に対応した配置で平面状に(内部端子配線を構成する各配線層に平行な面に沿って)複数形成されている。
【0019】
また、多層配線基板1を構成する複数の外部端子配線16は、電気絶縁層14aを介しビア部15aにて所定の内部端子配線12(1層目配線12a)と導通され、また、受動部品回路13を構成する電極13aや電極13bに接続するように形成されている。この外部端子配線16には、半導体装置に組み上げた後にプリント配線板等に実装するための外部端子(図示せず)が設定されている。このような外部端子配線16は、各内部端子配線12に対応するように複数形成されている。本発明では、外部端子配線16の外部端子に半田ボールを設けてもよい。また、図4に示されるように、外部端子配線16に凸状の外部端子16aを一体的に設けてもよい。
このような多層配線基板11は、厚みが0.05〜700μm、好ましくは0.1〜0.3μmの範囲とすることができる。
【0020】
上述のような本発明の多層配線基板11は、内部端子配線が受動部品回路13を備えるので、外付けで受動部品を実装する場合に比べて、半導体装置の小型化が可能となる。また、スルーホールを備えたコア基板が存在しないため、厚みが薄いものであり、従来の多層配線基板に比べて半導体装置の更なる薄型化を可能とするものである。
上記の受動部品回路13を構成する電極13a,13bの材質は、上述の受動部品回路6の電極6a,6bと同様とすることができる。また、1層目の配線12a、2層目の配線12b、3層目の配線12cの材質、および、ビア部15a,15b,15cの材質は、上述の配線8a,8b,8c、ビア部7a,7b,7cと同様とすることができる。
【0021】
また、受動部品回路13の電気絶縁層13cの材質は、上述の受動部品回路6の電気絶縁層6cと同様とすることができ、1層目の電気絶縁層14a、2層目の電気絶縁層14b、3層目の電気絶縁層14cの材質は、上述の電気絶縁層9a,9b,9cと同様とすることができる。
また、外部端子配線16は、銅、ニッケル、金等の導電材料を用いて形成することができる。
本発明の多層配線基板は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成を2層あるいは4層以上とすることができる。
【0022】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図5および図6は、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材22′の一方の面22′bに所定のマスクパターン23を形成し、このマスクパターン23をマスクとしてサンドブラストによりコア材22に所定の大きさで微細孔24′を穿設する(図5(A))。コア材22′は、XY方向(コア材22′の表面22′a、裏面22′bに平行な平面)の熱膨張係数が2〜20ppm、好ましくは2.5〜17ppmの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。形成する微細孔24′の開口径Rは、50〜200μm、好ましくは75〜175μmの範囲内で適宜設定することができ、マスクパターン23の開口径により調整することができる。また、微細孔24′の深さdは、作製するコア基板の厚み(50〜300μm)を考慮して設定することができ、例えば、50〜300μmの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔24′をサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。また、サンドブラストにより形成された微細孔24′は、開口部側よりも底部側の径が小さいテーパー形状の内壁面を有するものとなる。
【0023】
次に、コア材22′からマスクパターン23を除去し、コア材22′の他方の面22′aを研磨して、微細孔24′を所定の開口径R′で面22aに露出させてスルーホール24を形成する。その後、スルーホール24内に導電材料25を充填して表裏の導通をとりコア基板22とする(図5(B))。コア材22′の研磨は、研磨装置等により行うことができる。コア基板22の表面22aに露出するスルーホール24の開口径R′は、25〜175μm、好ましくは50〜150μmの範囲内で適宜設定することができ、このような開口径R′は、上記の開口径Rよりも小さいものとなる。また、導電材料25としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール24内への導電材料25の充填は、メタルマスクを用いたスクリーン印刷等により行うことができる。
【0024】
尚、コア基板22の両面、および、スルーホール24の内壁面に絶縁層を形成してもよい。例えば、コア材22′の材質がシリコンである場合、熱酸化により導電材料25充填前のコア材22′の表面に二酸化珪素膜を形成することができる。また、プラズマCVD法等の真空成膜法を用いてコア材22′の表面に二酸化珪素膜、窒化珪素等の絶縁層を形成することができる。さらに、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材22′の表面に形成することができる。特に、真空成膜法により絶縁膜をコア材の表面に形成する場合、形成されたスルーホール24がテーパーを有するので、開口径の大きい面(コア材22′の裏面22′b側)からのスルーホール内壁面への材料付着が容易となり、スルーホールの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【0025】
本発明の製造方法では、形成されたスルーホール24がテーパーを有するので、スルーホール24の形成ピッチが小さい場合であっても、コア基板22の表面22a側の隣接するスルーホール24の間に存在するスペースが、反対側(コア基板22の裏面22b側)の隣接するスルーホール24の間に存在するスペースに比べて大きなものとなる。このため、コア基板22の表面22a側の隣接するスルーホール24間のスペースに、後述するような受動部品回路等の必要な回路を形成することが容易となる。
【0026】
尚、上述の例では、コア材22′のスルーホール24に導電材料25が充填されてコア基板22の表面22aと裏面22bの導通がなされているが、スルーホール24の内壁に導電薄膜を形成することにより表面22aと裏面22bの導通をとってもよい。この場合、例えば、スルーホール24の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール24を介した表裏の導通をとり、その後、スルーホール24内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。上記の絶縁層は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、窒化チタン、ニッケル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。
【0027】
次に、コア基板22の一方の面22a側に、受動部品回路26を形成する。まず、所望の導電材料25と接続するように所定のパターンで電極26aを形成する(図5(C))。この電極26aは、例えば、真空成膜法によりアルミニウム、銅等の導電性薄膜を形成し、その後、パターンエッチングにより形成することができる。次に、この電極26aを被覆し、かつ、所望の導電材料25が露出するように電気絶縁層26cを形成し(図5(D))、その後、所望の導電材料25と接続され、かつ、電気絶縁層26cを介して上記の電極26aと対向するように所定のパターンで電極26bを形成する(図6(A))。電気絶縁層26cの形成は、例えば、電極26aを覆うようにコア基板22の表面22a上に電気絶縁層を形成し、これに炭酸ガスレーザー、UV−YAGレーザー等を用いて所望の導電材料25が露出するように小径の穴部26c′を設けることにより形成することができる。また、電極26bは、例えば、真空成膜法によりアルミニウム、銅等の導電性薄膜を形成し、その後、パターンエッチングにより形成することができる。これにより、キャパシターとしての受動部品回路26がコア基板22上に形成される。尚、受動部品回路26はキャパシターに限定されるものではなく、インダクター、レジスター等であってもよい。
【0028】
次いで、上記の受動部品回路26を覆うように電気絶縁層を介して配線を形成することにより、多層配線基板21が得られる(図6(B))。この配線形成は、例えば、コア基板22の表面22a上に受動部品回路26を覆うように電気絶縁層29aを形成し、炭酸ガスレーザー、UV−YAGレーザー等を用いてコア基板22の導電材料25や受動部品回路26の所望箇所が露出するように小径の穴部を電気絶縁層29a、電気絶縁層26cの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層29a上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部27aと1層目の配線28aを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の1層目の配線28a上に2層目の電気絶縁層29bを介しビア部27bにて所定の1層目配線28aに接続されるように2層目の配線28bを形成し、この2層目の配線28b上に3層目の電気絶縁層29cを介しビア部27cにて所定の2層目配線28bに接続されるように3層目の配線28cを形成して、3層構成の配線としている。
【0029】
図7および図8は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材32′の一方の面32′aに所定のマスクパターン33を形成し、このマスクパターン33をマスクとしてサンドブラストによりコア材32′に所定の大きさで微細孔34′を穿設する(図7(A))。コア材32′は、上述のコア材22′と同様の材料を使用することができる。また、形成する微細孔34′の開口径および深さも、上述の微細孔24′の場合と同様に、作製するコア基板の厚み(50〜300μm)等を考慮して設定することができる。本発明の製造方法では、スルーホール用の微細孔34′をサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。また、サンドブラストにより形成された微細孔34′は、開口部側よりも底部側の径が小さいテーパー形状の内壁面を有するものとなる。
【0030】
次に、マスクパターン33を除去し、絶縁層35をコア材32′の表面32′aおよび微細孔34′内壁面に成膜し、この絶縁層35上に下地導電薄膜36aを形成し、この下地導電薄膜36aを給電層として導電薄膜36bを積層する。その後、微細孔34′内に導電性ペーストあるいは絶縁性ペースト等の充填材料36cを充填し、コア材32′の表面32′aに形成された絶縁層35、下地導電薄膜36a、導電薄膜36bの積層膜を所望のパターンでパターニングする(図7(B))。
【0031】
上記の絶縁層35は、プラズマCVD法等の真空成膜法を用いて二酸化珪素膜、窒化珪素等の絶縁膜として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜として形成することができる。さらに、例えば、コア材32′の材質がシリコンである場合、熱酸化によりコア材32′の表面に二酸化珪素膜を形成して絶縁膜とすることができる。また、上記の下地導電薄膜36aは、無電解めっきによりクロム、ニッケル、銅、チタン、窒化チタン等の導電性金属の薄膜として形成することができ、また、真空成膜法により形成してもよい。さらに、上記の導電薄膜36bは、下地導電薄膜36aを給電層として電解めっきにより銅、銀、金、ニッケル等の導電性金属からなる薄膜として形成することができる。本発明では、特に、真空成膜法により絶縁層35、下地導電薄膜36aを形成する場合、微細孔34′がテーパーを有するので、微細孔34′の内壁面への材料付着が容易となり、成膜工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【0032】
次に、コア材32′の表面32′a側に受動部品回路37を形成する。まず、所望の導電薄膜36bと接続するように所定のパターンで電極37aを形成する(図7(C))。この電極37aは、例えば、真空成膜法によりアルミニウム、銅等の導電性薄膜を形成し、その後、パターンエッチングにより形成することができる。次に、この電極37aを被覆し、かつ、所望の導電薄膜36bが露出するように電気絶縁層37cを形成し(図7(D))、その後、所望の導電薄膜36bと接続され、かつ、電気絶縁層37cを介して上記の電極37aと対向するように所定のパターンで電極37bを形成する(図8(A))。電気絶縁層37cの形成は、例えば、電極37aを覆うようにコア材32′の表面32′a上に電気絶縁層を形成し、これに炭酸ガスレーザー、UV−YAGレーザー等を用いて所望の導電薄膜36bが露出するように小径の穴部37c′を設けることにより形成することができる。また、電極37bは、例えば、真空成膜法によりアルミニウム、銅等の導電性薄膜を形成し、その後、パターンエッチングにより形成することができる。これにより、キャパシターとしての受動部品回路37がコア材32′上に形成される。尚、受動部品回路37はキャパシターに限定されるものではなく、インダクター、レジスター等であってもよい。
【0033】
次いで、上記の受動部品回路37を覆うように電気絶縁層を介して配線を形成する(図8(B))。この配線形成は、例えば、コア材32′の表面32′a上に受動部品回路37を覆うように電気絶縁層40aを形成し、炭酸ガスレーザー、UV−YAGレーザー等を用いてコア材32′に形成された導電薄膜36bの所望箇所が露出するように小径の穴部を電気絶縁層40a、電気絶縁層37cの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層40a上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部38aと1層目の配線39aを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の1層目の配線39a上に2層目の電気絶縁層40bを介しビア部38bにて所定の1層目配線39aに接続されるように2層目の配線39bが形成され、この2層目の配線39b上に3層目の電気絶縁層40cを介しビア部38cにて所定の2層目配線39bに接続されるように3層目の配線39cが形成されて3層構成の配線となっている。
【0034】
次に、コア材32′の裏面32′b側を微細孔34′が露出しない程度に研磨し、その後、裏面32′b側にサンドブラスト処理を施して微細孔34′を所定の開口径で裏面に露出させてスルーホール34を形成するとともに、微細孔34′内に形成されている上記の導電薄膜36bを露出させてコア基板32とし、これにより多層配線基板31が得られる(図8(C))。コア材32′の研磨は、CMP(ケミカルメカニカルポリッシュ)やポリシャーのようなウエハー研磨装置等により行うことができる。また、微細孔34′および導電薄膜36bを露出させる手段として、研磨ではなく、サンドブラスト処理を採用するのは、導電薄膜36bを構成する導電材料の拡散を防止するためである。サンドブラスト処理により裏面32bに露出させる微細孔34′(スルーホール34)の開口径は、25〜175μm、好ましくは50〜150μmの範囲内で適宜設定することができ、この開口径は、上記の微細孔34′の表面32a側の開口径よりも小さいものとなる。
【0035】
図9は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材42′の両面を研磨して所定の厚みとし、その後、コア材42′の表面42′aおよび裏面42′bに所定のパターンでマスクパターンを形成する。次に、このマスクパターンをマスクとして両面からサンドブラストによりコア材42′に所定の大きさで微細孔を穿設してスルーホール44を形成する。その後、スルーホール44内に導電材料45を充填して表裏の導通をとり、マスクパターンを除去してコア基板42とする(図9(A))。
【0036】
コア材42′は、上述のコア材22′と同様の材料を使用することができる。また、コア材42′の研磨は、CMP(ケミカルメカニカルポリッシュ)やポリシャーのようなウエハー研磨装置等により行うことができる。研磨後のコア材42′の厚みは、作製するコア基板の厚みを考慮して設定することができ、例えば、50〜300μmの範囲内で適宜設定することができる。また、形成するスルーホール44の両端開口径は、50〜200μm、好ましくは25〜175μmの範囲内で適宜設定することができ、マスクパターンの開口径により調整することができる。本発明の製造方法では、スルーホール44を両面からのサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。
【0037】
尚、スルーホール44を形成したコア材42′の両面、および、スルーホール44の内壁面に絶縁層を形成してもよい。例えば、コア材42′の材質がシリコンである場合、熱酸化によりコア材42′の表面に二酸化珪素膜を絶縁層として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材42′の表面に形成することができる。
上記の導電材料45としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール44内への導電材料45の充填は、メタルマスクを用いたスクリーン印刷等により行うことができる。
【0038】
次に、コア基板42の表面42a側に受動部品回路47を形成する(図9(B))。この受動部品回路47は、所望の導電材料45と接続するように所定のパターンで形成された電極47aと、他の導電材料45と接続するように所定のパターンで形成された電極47bとが、電気絶縁層47cを介して対向したものである。このような受動部品回路47は、上述の受動部品回路26,37と同様にして形成することができる。尚、図示例では、受動部品回路47はキャパシターであるが、これに限定されるものではなく、インダクター、レジスター等であってもよい。
【0039】
次いで、上記の受動部品回路47を覆うように電気絶縁層を介して配線を形成することにより、多層配線基板41を得る(図9(C))。この配線形成は、例えば、コア基板42の表面42a上に受動部品回路47を覆うように電気絶縁層50aを形成し、炭酸ガスレーザー、UV−YAGレーザー等を用いてコア基板42の導電材料45の所望箇所が露出するように小径の穴部を電気絶縁層50a、電気絶縁層47cの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層50a上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部48aと1層目の配線49aを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の1層目の配線49a上に2層目の電気絶縁層50bを介しビア部48bにて1層目配線49aの所定部位に接続されるように2層目の配線49bが形成され、この2層目の配線49b上に3層目の電気絶縁層50cを介しビア部48cにて2層目配線49bの所定部位に接続されるように3層目の配線49cが形成されてなる3層構成の配線となっている。
【0040】
尚、上述の例では、スルーホール44に導電材料45が充填されてコア基板42の表面42aと裏面42bの導通がなされているが、スルーホール44の内壁に導電薄膜を形成することにより表面42aと裏面42bの導通をとってもよい。この場合、例えば、スルーホール44の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール44を介した表裏の導通をとり、その後、スルーホール44内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、窒化チタン、ニッケル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。
【0041】
図10および図11は、図3に示される本発明の多層配線基板11を例とした製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、ベース基板51の一方の面51aに金属導電層56を形成する(図10(A))。ベース基板51は、XY方向(ベース基板51の表面51aに平行な平面)の熱膨張係数が2〜20ppm、好ましくは2.5〜17ppmの範囲内である材料、例えば、シリコン、ガラス、42合金(鉄ニッケル合金)等を使用することができる。ベース基板51の厚みは、例えば、0.1〜0.3μm程度の範囲内で適宜設定することができる。また、金属導電層56は、後述する工程でパターニングされて外部端子配線となるものであり、銅、ニッケル、金、アルミニウム等の材質とすることができる。この金属導電層56は、エッチング、めっき等により形成することができ、厚みは、例えば、0.1〜10μm程度の範囲内で適宜設定することができる。
【0042】
次に、金属導電層56上に、半導体チップの搭載位置に対応した配置で複数の内部端子配線12を形成する。まず、受動部品回路13を形成する(図10(B))。この受動部品回路13は、金属導電層56上に所望のパターンで形成された電極13aと、この電極13aを覆うように形成された電気絶縁層13cと、この電気絶縁層13cを介して上記の電極13aと対向し、かつ、金属導電層56の所望の部位に接続された電極13bとからなる。このような受動部品回路13は、上述の受動部品回路26,37,47と同様にして形成することができる。尚、図示例では、受動部品回路13はキャパシターであるが、これに限定されるものではなく、インダクター、レジスター等であってもよい。
【0043】
次いで、上記の受動部品回路13を覆うように電気絶縁層14aを形成し、炭酸ガスレーザー、UV−YAGレーザー等を用いて金属導電層56の所望箇所が露出するように小径の穴部を電気絶縁層14a、電気絶縁層13cの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層14a上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部15aと1層目の配線12aを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を積層形成する。図示例では、上記の1層目の配線12a上に2層目の電気絶縁層14bを介しビア部15bにて所定の1層目配線12aに接続されるように2層目の配線12bを形成し、この2層目の配線12b上に3層目の電気絶縁層14cを介しビア部15cにて所定の2層目配線12bに接続されるように3層目の配線12cを形成して、3層構成の配線としている(図11(A))。
【0044】
次いで、ベース基板51を除去し、金属導電層56を露出させ、この金属導電層56をパターンエッチングして、各内部端子配線12に対応するように複数の外部端子配線16を形成して、多層配線基板11を得る(図11(B))。ベース基板51の除去は、研削装置等による研磨、研削等により行うことができる。また、金属導電層56のパターンエッチングは、公知の方法により行うことができる。
上述のような本発明の多層配線基板の製造方法では、金属導電層56が用いられ、この金属導電層56がベース基板51の除去後にパターニングされて外部端子配線16となり、この外部端子配線16と内部端子配線12は、金属導電層56上への内部端子配線12の形成工程で必要な導通がなされている。このため、従来の多層配線基板の製造方法で必要であったスルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。
【0045】
尚、上述のように外部端子配線16に凸状の外部端子16aを一体的に設ける場合(図4参照)、外部端子配線の外部端子に対応するように凹部を予めベース基板51の一方の面に形成し、この面に金属導電層56を形成する。ベース基板51への凹部の形成は、ウエットエッチングやサンドブラスト等により行うことができ、形成する凹部の大きさは、例えば、開口径20〜500μm、深さ10〜250μm程度とすることができる。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成が2層あるいは4層以上の多層配線基板を製造する場合にも適用することができる。
【0046】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
[実施例1]
コア材として、厚み625μmのシリコンウエハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト(旭化成(株)製APR)をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのXY方向(シリコンウエハの表面に平行な平面)の熱膨張係数は、2.5ppmであった。また、マスクパターンは、直径が100μmである円形開口が150〜500μmピッチで形成されたものであった。
【0047】
次に、このマスクパターンをマスクとしてサンドブラストによりコア材に微細孔を穿設した。この微細孔は、開口径が150μm、深さが300μm、底部の内径が50μmであり、テーパー形状の内壁面を有するものであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、コア材の他方の面を研削装置により研磨してコア材の厚みを250μmにするとともに、このコア材の研磨面に微細孔を開口径50μmで露出させてスルーホールを形成した。
【0048】
次いで、スルーホールが形成されたコア材に熱酸化処理(1050℃、20分間)を施して、コア材の表面(スルーホール内壁面を含む)に二酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストをスクリーン印刷によりスルーホール内に充填し、硬化処理(170℃、20分間)を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、一方の開口径が150μm、他方の開口径が50μmであるテーパー形状のスルーホールを最小ピッチ300μmで備え、かつ、導電性ペーストにより表裏の導通がなされたものとなった。
【0049】
次に、テーパー形状のスルーホールの小開口が露出しているコア基板上にアルミニウムにより導電層(厚み0.2μm)を形成し、この導電層上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、キャパシター電極形成用のフォトマスクを介し露光、現像して電極形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして導電層をアルカリ溶液によりエッチングし、その後、絶縁パターンをアセトンにより除去して、電極をコア基板上に形成した。この電極は所定のスルーホール内の導電性ペースト上に一部重なって接続されたものであり、コア基板表面を有効に利用して形成されたものであった。
次に、上記の電極を覆うように酸化珪素(SiO2)膜をスパッタリング法により形成して、厚み1000Åの電気絶縁層を形成した。
【0050】
次に、水酸化カリウムを用いてウエットエッチングを行うことにより所定のスルーホール内の導電性ペーストが露出するように小径の穴部(内径30μm)を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりアルミニウムからなる導電層を形成し、この導電層上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、キャパシター電極形成用のフォトマスクを介し露光、現像して電極形成用の絶縁パターンを導電層上に形成し、この絶縁パターンをマスクとして導電層をアルカリ溶液によりエッチングし、その後、絶縁パターンをアセトンにより除去して、電極を電気絶縁層上に形成した。この電極は、電気絶縁層を介して上記の電極と対向するものであり、また、穴部に形成されたビア部により所定のスルーホール内の導電性ペーストに接続されたものであった。
上述のようにして、コア基板上にキャパシターを形成した。
【0051】
次に、上記のキャパシターを覆うようにコア基板上にベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製サイクロテン4024)をスピンコーターにより塗布、乾燥して厚み10μmの電気絶縁層を形成した。
次に、露光、現像を行って、所定のスルーホール内の導電性ペーストが露出するように小径の穴部(内径30μm)を電気絶縁層の所定位置に形成ピッチ90〜200μmの範囲で形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA900)を塗布した。次いで、1層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき(厚み4μm)を行い、その後、レジストパターンと導電層を除去した。これにより、電気絶縁層を介して1層目の配線をコア基板上に形成した。上記のビア部の径は、30μmであり、ビア部の最小形成ピッチは90μmであった。
更に、同様の操作を行い、電気絶縁層を介して2層目の配線を1層目配線上に形成し、電気絶縁層を介して3層目の配線を2層目配線上に形成した。
これにより、3層配線構造である配線を形成し、本発明の多層配線基板を得た。この多層配線基板が備えるキャパシターの静電容量を測定した結果、1μFであり、十分な静電容量をもつことが確認された。
【0052】
[実施例2]
ベース基板として、厚み200μmの42合金を準備し、このベース基板の一方の面に電解銅めっきにより厚み30μmの金属導電層を形成した。尚、使用した42合金のXY方向の熱膨張係数は8ppmであった。
次に、上記の金属導電層上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、キャパシター電極形成用のフォトマスクを介し露光、現像して電極形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解金めっきにより導電層を形成し、その後、絶縁パターンをアセトンにより除去して、電極を金属導電層上に形成した。
【0053】
次に、上記の電極を覆うように窒化珪素(Si3NO4)膜をスパッタリング法により形成して、厚み500Åの電気絶縁層を形成した。
次に、ドライエッチングにより金属導電層の所望箇所が露出するように小径の穴部(内径20μm)を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりアルミニウムからなる導電層を形成し、この導電層上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、キャパシター電極形成用のフォトマスクを介し露光、現像して電極形成用の絶縁パターンを導電層上に形成し、この絶縁パターンをマスクとして導電層をアルカリ溶液によりエッチングし、その後、絶縁パターンをアセトンにより除去して、電極を電気絶縁層上に形成した。この電極は電気絶縁層を介して上記の電極と対向するものであり、また、上記の穴部に形成されたビア部により金属導電層に接続されたものであった。
上述のようにして、金属導電層上にキャパシターを形成した。
【0054】
次に、上記のキャパシターを覆うように金属導電層上に感光性ポリイミド樹脂組成物(東レ(株)製UR−3140)をスピンコーターにより塗布、乾燥して厚み10μmの電気絶縁層を形成した。
次に、露光、現像を行い金属導電層の所望箇所が露出するように小径の穴部(内径20μm)を電気絶縁層の所定位置に形成ピッチ60〜100μmの範囲で形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA900)を塗布した。次いで、1層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき(厚み4μm)を行い、その後、レジストパターンと無電解めっき導電層を除去した。これにより、電気絶縁層を介して1層目の配線を金属導電層上に形成した。上記のビア部の径は、20μmであり、ビア部の最小形成ピッチは60μmであった。
更に、同様の操作を行い、電気絶縁層を介して2層目の配線を1層目配線上に形成し、電気絶縁層を介して3層目の配線を2層目配線上に形成した。
これにより、キャパシターを含む3層配線構造である内部端子配線を、半導体素子の搭載位置に対応した配置(20mm×20mmの格子状の配置)で複数形成した。
【0055】
次に、ベース基板である42合金を研削装置により研磨して除去し、銅層である金属導電層を露出させた。次いで、露出させた金属導電層上に感光性レジスト(東京応化工業(株)製LA900)を塗布し、外部端子配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして塩化銅により金属導電層をエッチングし、その後、アセトンによりレジストパターンを除去して、各内部端子配線に対応するように複数の外部端子配線を形成した。
以上により、本発明の多層配線基板を得た。この多層配線基板の厚みは50μmであった。また、この多層配線基板が備えるキャパシターの静電容量を測定した結果、1μFであり、十分な静電容量をもつことが確認された。
【0056】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板を、内部端子配線と外部端子配線とを備え、内部端子配線は受動部品回路を含み、かつ、外部端子配線上に電気絶縁層を介して形成された1層以上の配線からなり、前記電気絶縁層に形成されたビア部により外部端子配線や他の層の配線との必要な導通がとられたものとするので、外付けで受動部品を実装する場合に比べて、半導体装置の小型化が可能となり、かつ、コア基板が存在せず厚みが薄いので、薄型の半導体装置の製造が可能であり、また、本発明の製造方法では、受動部品回路を同時に形成するので、半導体装置製造において外付けで受動部品を実装する工程が不要となり、また、スルーホールの形成、スルーホール内導通の各工程が不要であるため、工程が簡便である。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図2】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図3】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図4】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図5】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図6】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図7】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図8】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図9】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図10】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図11】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【符号の説明】
1…多層配線基板
2…コア基板
4…スルーホール
5…導電材料
6…受動部品回路
7a,7b,7c…ビア部
8a,8b,8c…配線
9a,9b,9c…電気絶縁層
11…多層配線基板
12…内部端子配線
12a,12b,12c…配線
13…受動部品回路
14a,14b,14c…電気絶縁層
15a,15b,15c…ビア部
16…外部端子配線
16a…外部端子
21,31,41…多層配線基板
22′,32′,42′…コア材
24′,34′…微細孔
24,34,44…スルーホール
25,45…導電材料
36b…導電薄膜
26,37,47…受動部品回路
27a,27b,27c,38a,38b,38c,48a,48b,48c…ビア部
28a,28b,28c,39a,39b,39c,49a,49b,49c…配線
29a,29b,29c,40a,40b,40c,50a,50b,50c…電気絶縁層
51…ベース基板
56…金属導電層

Claims (4)

  1. ベース基板の一方の面に金属導電層を形成する工程と、
    該金属導電層上に受動部品回路を形成し、さらに、前記金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた1層以上の配線を設けることにより内部端子配線を形成する工程と、
    前記ベース基板を除去し、前記金属導電層を露出させ、その後、前記金属導電層をパターンエッチングして外部端子配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
  2. 前記ベース基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であることを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記ベース基板は、シリコン、ガラス、42合金のいずれかであることを特徴とする請求項1に記載の多層配線基板の製造方法。
  4. 前記金属導電層は、銅であることを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板の製造方法。
JP2002202123A 2002-07-11 2002-07-11 多層配線基板の製造方法 Expired - Fee Related JP4043873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002202123A JP4043873B2 (ja) 2002-07-11 2002-07-11 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002202123A JP4043873B2 (ja) 2002-07-11 2002-07-11 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004047667A JP2004047667A (ja) 2004-02-12
JP4043873B2 true JP4043873B2 (ja) 2008-02-06

Family

ID=31708400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002202123A Expired - Fee Related JP4043873B2 (ja) 2002-07-11 2002-07-11 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4043873B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489491B2 (ja) * 2004-04-28 2010-06-23 イビデン株式会社 インターポーザ
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP4298601B2 (ja) * 2004-07-06 2009-07-22 東京エレクトロン株式会社 インターポーザおよびインターポーザの製造方法
KR100786156B1 (ko) * 2004-07-06 2007-12-18 동경 엘렉트론 주식회사 인터포저 및 인터포저의 제조 방법
JP4599121B2 (ja) * 2004-09-08 2010-12-15 イビデン株式会社 電気中継板
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
KR100704919B1 (ko) 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JPWO2009130737A1 (ja) 2008-04-21 2011-08-04 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP5820673B2 (ja) 2011-09-15 2015-11-24 新光電気工業株式会社 半導体装置及びその製造方法
JP2016063114A (ja) * 2014-09-19 2016-04-25 大日本印刷株式会社 貫通電極基板及びその製造方法
JP6435893B2 (ja) * 2015-02-04 2018-12-12 大日本印刷株式会社 貫通電極基板の製造方法
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
JP7409031B2 (ja) 2019-11-18 2024-01-09 Toppanホールディングス株式会社 ガラスコア多層配線基板及びその製造方法
JP2023042990A (ja) * 2021-09-15 2023-03-28 凸版印刷株式会社 配線基板

Also Published As

Publication number Publication date
JP2004047667A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
US8114714B2 (en) Electronic device and production method thereof
JP5138395B2 (ja) 配線基板及びその製造方法
US7091589B2 (en) Multilayer wiring board and manufacture method thereof
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP4043873B2 (ja) 多層配線基板の製造方法
US9681546B2 (en) Wiring substrate and semiconductor device
WO2004006331A1 (ja) 多層配線回路モジュール及びその製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4394999B2 (ja) 受動素子内蔵配線基板およびその製造方法
JP2010283056A (ja) 配線基板
JP2005005488A (ja) 半導体モジュールおよびそれらの製造方法
JP2000003980A (ja) 半導体搭載用回路基板及びその製造方法
JP4287133B2 (ja) スルーホール配線基板の製造方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP4022180B2 (ja) 多層配線基板の製造方法
JP4634735B2 (ja) 多層配線基板の製造方法
JP2005064446A (ja) 積層用モジュールの製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP4369728B2 (ja) 電子装置の製造方法
JP2004349603A (ja) 多層配線基板およびその製造方法
JP4043872B2 (ja) 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法
JP4414712B2 (ja) 電子装置の製造方法
JP4394928B2 (ja) 多層配線基板およびその製造方法
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP4343777B2 (ja) 電子部品内蔵ウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071114

R150 Certificate of patent or registration of utility model

Ref document number: 4043873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees