JP4394928B2 - 多層配線基板およびその製造方法 - Google Patents

Description

本発明は、多層配線基板とその製造方法に係り、特にＬＳＩチップ等の電子部品を内蔵した多層配線基板と、このような多層配線基板を製造するための製造方法に関する。

従来の多層配線基板は、例えば、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されたものである。また、最近では、ＬＳＩチップ等を多層配線基板上に直接実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体チップが実装される。そして、作製する半導体装置にキャパシターやインダクター等のＬＣＲ回路部品が必要な場合は、半導体チップと同様に、多層配線基板に外付けで実装されている

しかし、多層配線基板上に形成された配線の接続パッド部は、半導体チップ等の電子部品の実装部位とは別の部位に設けられるため、多層配線基板の面方向の広がりが必要であった。このため、多層配線基板の小型化には限界があり、実装される電子部品の数が増えるにしたがって、小型化は更に困難となる傾向にあった。
これに対応するために、半導体チップを実装した薄い基板と、上下導通ビアを備えた穴明き枠基板を、それぞれ複数個作製しておき、多層配線基板の作製時に、この実装基板と枠基板とを１つのモジュールとして一括で積層する方法が開示されている（特許文献１、特許文献２）。この方法では、複数のモジュールを積層しても、多層配線基板の面方向の広がりは必要がないため、多層配線基板の小型化が可能であった。
特開２００２−３４３９３４号公報 特開２００２−３６８１８５号公報

しかしながら、上述のようなモジュールを積層した多層配線基板では、モジュールを構成する上下導通ビアと、その下層に位置する配線層との接続に、異方性導電膜、導電性接着剤、導電性ペースト等の接続手段が使用されるが、耐久性、特に熱サイクルにおける良好な耐久性を得るためには、接続手段の選択の幅が狭くなるという問題があった。また、微細なピッチでの層間の接続に限界があるという問題もあった。
本発明は、上記のような実情に鑑みてなされたものであり、電子部品を内蔵しながらも小型化が可能で高密度で信頼性の高い多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。

本発明は、コア基板上に配線層と電気絶縁層を積層して備え、電気絶縁層に設けた上下導通ビアにて各配線層の所望の導通がなされるとともに、電子部品を内蔵した多層配線基板の製造方法において、コア基板上、あるいは、コア基板上に電気絶縁層を介して形成された配線層上に、上下導通ビア用の導電性柱状凸部と、電子部品を内蔵するための切欠き部形成用のブロック体と、を形成する工程と、前記導電性柱状凸部の頂部および前記ブロック体の上面のみが露出するように絶縁樹脂層を形成する工程と、前記ブロック体を除去して現われた切欠き部に電子部品を嵌着させることにより、絶縁樹脂層内に電子部品を内蔵し、かつ、該絶縁樹脂層に上下導通ビアを有する電子部品内蔵層を形成する工程と、該電子部品内蔵層上に更に電気絶縁層を介して配線層を形成する工程と、を有するような構成とした。

本発明は、外部端子配線層上に配線層と電気絶縁層を積層して備え、電気絶縁層に設けた上下導通ビアにて各配線層および前記外部端子配線層の所望の導通がなされるとともに、電子部品を内蔵した多層配線基板の製造方法において、ベース基材に設けた金属導電層上、あるいは、該金属導電層上に電気絶縁層を介して形成された配線層上に、上下導通ビア用の導電性柱状凸部と、電子部品を内蔵するための切欠き部形成用のブロック体と、を形成する工程と、前記導電性柱状凸部の頂部および前記ブロック体の上面のみが露出するように絶縁樹脂層を形成する工程と、前記ブロック体を除去して現われた切欠き部に電子部品を嵌着させることにより、絶縁樹脂層内に電子部品を内蔵し、かつ、該絶縁樹脂層に上下導通ビアを有する電子部品内蔵層を形成する工程と、該電子部品内蔵層上に更に電気絶縁層を介して配線層を形成する工程と、前記ベース基材を除去して前記金属導電層を露出させ、その後、前記金属導電層をパターンエッチングして外部端子配線を形成する工程と、を有するような構成とした。

また、本発明は、外部端子配線層上に配線層と電気絶縁層を積層して備え、電気絶縁層に設けた上下導通ビアにて各配線層および前記外部端子配線層の所望の導通がなされるとともに、電子部品を内蔵した多層配線基板の製造方法において、ベース基材に設けた金属導電層上、あるいは、該金属導電層上に電気絶縁層を介して形成された配線層上に、上下導通ビア形成用の貫通孔と、電子部品を内蔵するための切欠き部を備えた絶縁樹脂層を形成する工程と、前記貫通孔内に導電材料を該上面が前記絶縁樹脂層の表面に露出するように充填して上下導通ビアを形成する工程と、前記切欠き部に電子部品を嵌着させることにより、絶縁樹脂層内に電子部品を内蔵し、かつ、該絶縁樹脂層に上下導通ビアを有する電子部品内蔵層を形成する工程と、該電子部品内蔵層上に更に電気絶縁層を介して配線層を形成する工程と、前記ベース基材を除去して前記金属導電層を露出させ、その後、前記金属導電層をパターンエッチングして外部端子配線を形成する工程と、を有するような構成とした。

本発明の他の態様として、サンドブラスト法による前記絶縁樹脂層の加工により、あるいは、前記絶縁樹脂層を感光性絶縁樹脂層としフォトリソグラフィー法で加工することにより、前記貫通孔および切欠き部を同時に形成するような構成とした。
本発明の他の態様として、前記ベース基材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の他の態様として、前記ベース基材は、シリコン、ガラス、４２合金のいずれかであるような構成とした。
本発明の他の態様として、前記金属導電層は、銅であるような構成とした。

このような本発明の多層配線基板は、従来の外付けで電子部品を実装する場合に比べて、半導体装置の小型化が可能となる。また、異方性導電膜、導電性接着剤、導電性ペースト等の接続手段を用いて別体のモジュールを所定の位置に積層して作製された従来の多層配線基板と異なり、微細なピッチでの接続が可能であるとともに、耐熱性が高く信頼性に優れるという効果が奏される。
本発明の多層配線基板の製造方法では、多層配線基板を構成する電気絶縁層や配線層の形成時に、絶縁樹脂層を形成し、その切欠き部に電子部品を嵌着させ、上下導通ビアを形成して電子部品内蔵層を積層するので、別体のモジュールを接合して積層する方法に比べて、各層の導通を確実に行うことができ、また、耐熱性の高い接続手段を選択して使用する必要がなく、高密度で信頼性の高い多層配線基板が得られるという効果が奏される。

以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
［多層配線基板の第１の実施形態］
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面２ａ上に形成された配線層、電気絶縁層、および、電子部品内蔵層とを備えている。

多層配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール２ｃが形成されたものであり、各スルーホール２ｃには導電材料４が充填され、この導電材料４によりスルーホール２ｃを介した表面２ａと裏面２ｂの導通がなされている。スルーホール２ｃは内径が略同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。図示例では、コア基板２の表面２ａ側のスルーホール２ｃの開口径が、反対側（コア基板２の裏面２ｂ側）の開口径よりも大きく、スルーホール２ｃはテーパーを有する形状となっている。

多層配線基板１を構成するコア基板２の表面２ａ上には、電子部品内蔵層５Ａが形成されている。この電子部品内蔵層５Ａは、絶縁樹脂層６と、この絶縁樹脂層６に設けられた切欠き部６ａに内蔵された電子部品８と、上下導通ビア７を有している。上下導通ビア７は、それぞれ対応する所定のスルーホール２ｃの導電材料４に接続されている。電子部品内蔵層５Ａは、電子部品８を内蔵するための切欠き部６ａと上下導通ビア７を備えた絶縁樹脂層６をコア基板２の表面２ａ上に直接形成し、切欠き部６ａに電子部品８を内蔵させて形成したものである。尚、電子部品８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品８を内蔵してもよい。

上記の電子部品内蔵層５Ａの上には、１層目の電気絶縁層９ａを介し上下導通ビア７ａにて電子部品内蔵層５Ａの上下導通ビア７や電子部品８の端子部８ａに接続されるように形成された１層目の配線層１０ａと、この１層目の配線層１０ａ上に２層目の電気絶縁層９ｂを介し上下導通ビア７ｂにて所定の１層目配線層１０ａに接続されるように形成された２層目の配線層１０ｂとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。
上記の配線層１０ｂ上には、電子部品内蔵層５Ｂが形成されている。この電子部品内蔵層５Ｂも、電子部品内蔵層５Ａと同様に、絶縁樹脂層６と、この絶縁樹脂層６に設けられた切欠き部６ａに内蔵された電子部品８と、上下導通ビア７を有している。上下導通ビア７は、それぞれ所定の２層目の配線層１０ｂに接続されている。電子部品内蔵層５Ｂは、電子部品８を内蔵するための切欠き部６ａと上下導通ビア７を備えた絶縁樹脂層６を２層目の配線層１０ｂ上に直接形成し、切欠き部６ａに電子部品８を内蔵させて形成したものである。この電子部品８は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品８を内蔵してもよく、電子部品内蔵層５Ａに内蔵される電子部品８と別種のものであってもよい。

上記の電子部品内蔵層５Ｂの上には、さらに、３層目の電気絶縁層９ｃを介し上下導通ビア７ｃにて電子部品内蔵層５Ｂの上下導通ビア７や電子部品８の端子部８ａに接続されるように形成された３層目の配線層１０ｃと、この３層目の配線層１０ｃ上に４層目の電気絶縁層９ｄを介し上下導通ビア７ｄにて所定の３層目配線層１０ｃに接続されるように形成された４層目の配線層１０ｄとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。
上述のような本発明の多層配線基板１では、電子部品内蔵層５Ａ，５Ｂを積層して備えるので、外付けで電子部品を実装する場合に比べて、半導体装置の小型化が可能となる。また、電子部品内蔵層５Ａ，５Ｂは、予め別体で作製したものを積層するのではなく、コア基板２上や配線層１０ｂ上に直接形成したものであり、層間に異方性導電膜、導電性接着剤、導電性ペースト等の接続手段が存在しないので、耐熱性が高く信頼性に優れたものである。

本発明では、コア基板２のＸＹ方向（コア基板２の表面２ａ（あるいは裏面２ｂ）に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板２は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材２′を用いて作製することができる。また、コア基板２の各スルーホール２ｃに充填された導電材料４としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。尚、スルーホール２ｃの内壁面、コア材２′の表面に、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜を形成してもよい。
尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。

電子部品内蔵層５Ａ，５Ｂを構成する絶縁樹脂層６の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料とガラス繊維とを組み合わせたもの等とすることができる。電子部品内蔵層５Ａ，５Ｂを構成する上下導通ビア７の材質、上下導通ビア７ａ，７ｂ，７ｃ，７ｄの材質、配線層１０ａ，１０ｂ，１０ｃ，１０ｄの材質は、銅、銀、金、クロム、アルミニウム等の導電材料とすることができる。また、電気絶縁層９ａ，９ｂ，９ｃ，９ｄの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。

上述の実施形態では、コア基板２の各スルーホール２ｃに導電材料４が充填されて表面２ａと裏面２ｂの導通がなされているが、例えば、スルーホール２ｃの内壁に絶縁層と導電薄膜を積層して形成することにより表面２ａと裏面２ｂの導通をとってもよい。この場合、絶縁層は二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、導電薄膜は銅、クロム、チタン、窒化チタン、ニッケル等の下地導電薄膜と、下地導電薄膜上に積層された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。尚、このような構成で表面２ａと裏面２ｂの導通をとった場合、スルーホール２ｃ内には、導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。

また、上述の実施形態では、コア基板２の一方の面２ａに配線層、電気絶縁層、および、電子部品内蔵層が形成されているが、本発明ではコア基板の両面に配線層、電気絶縁層、および、電子部品内蔵層が形成されたものであってもよい。また、コア基板に形成する配線層、電気絶縁層、および、電子部品内蔵層の積層数には制限はない。

［多層配線基板の第２の実施形態］
図２は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図２において、本発明の多層配線基板１１は、コア基板１２と、このコア基板１２の一方の面１２ａ上に形成された配線層、電気絶縁層、および、電子部品内蔵層とを備えている。
多層配線基板１１を構成するコア基板１２は、コア材１２′に複数のスルーホール１２ｃが形成されたものであり、各スルーホール１２ｃには導電材料１４が充填され、この導電材料１４によりスルーホール１２ｃを介した表面１２ａと裏面１２ｂの導通がなされている。スルーホール１２ｃは、図示例では、テーパーを有する形状となっている。また、コア基板１２は、表面１２ａ側に電子部品１８を内蔵している。電子部品１８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品１８を内蔵してもよい。

多層配線基板１１を構成するコア基板１２の表面１２ａ上には、１層目の電気絶縁層１９ａを介し上下導通ビア１７ａにてコア基板１２の導電材料１４や電子部品１８の端子部１８ａに接続されるように形成された１層目の配線層２０ａと、この１層目の配線層２０ａ上に２層目の電気絶縁層１９ｂを介し上下導通ビア１７ｂにて所定の１層目配線層２０ａに接続されるように形成された２層目の配線層２０ｂとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

上記の２層目の配線層２０ｂ上には、電子部品内蔵層１５Ａが形成されている。この電子部品内蔵層１５Ａは、絶縁樹脂層１６と、この絶縁樹脂層１６に設けられた切欠き部１６ａに内蔵された電子部品１８と、上下導通ビア１７を有している。上下導通ビア１７は、それぞれ所定の２層目の配線層２０ｂに接続されている。電子部品内蔵層１５Ａは、電子部品１８を内蔵するための切欠き部１６ａと上下導通ビア１７を備えた絶縁樹脂層１６を２層目の配線層２０ｂ上に直接形成し、切欠き部１６ａに電子部品１８を内蔵させて形成したものである。尚、電子部品１８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品１８を内蔵してもよく、コア基板１２に内蔵される電子部品１８と別種のものであってもよい。
上記の電子部品内蔵層１５Ａの上には、３層目の電気絶縁層１９ｃを介し上下導通ビア１７ｃにて電子部品内蔵層１５Ａの上下導通ビア１７や電子部品１８の端子部１８ａに接続されるように形成された３層目の配線層２０ｃと、この３層目の配線層２０ｃ上に４層目の電気絶縁層１９ｄを介し上下導通ビア１７ｄにて所定の３層目配線層２０ｃに接続されるように形成された４層目の配線層２０ｄとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

上記の４層目の配線層２０ｄ上には、電子部品内蔵層１５Ｂが形成されている。この電子部品内蔵層１５Ｂも、電子部品内蔵層１５Ａと同様に、絶縁樹脂層１６と、この絶縁樹脂層１６に設けられた切欠き部１６ａに内蔵された電子部品１８と、上下導通ビア１７を有している。上下導通ビア１７は、それぞれ所定の４層目の配線層２０ｄに接続されている。電子部品内蔵層１５Ｂは、電子部品１８を内蔵するための切欠き部１６ａと上下導通ビア１７を備えた絶縁樹脂層１６を４層目の配線層２０ｄ上に直接形成し、切欠き部１６ａに電子部品１８を内蔵させて形成したものである。尚、電子部品１８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品１８を内蔵してもよく、コア基板１２に内蔵される電子部品１８、電子部品内蔵層１５Ａに内蔵される電子部品１８と別種のものであってもよい。

上記の電子部品内蔵層１５Ｂの上には、さらに、５層目の電気絶縁層１９ｅを介し上下導通ビア１７ｅにて電子部品内蔵層１５Ｂの上下導通ビア１７や電子部品１８の端子部１８ａに接続されるように形成された５層目の配線層２０ｅと、この５層目の配線層２０ｅ上に６層目の電気絶縁層１９ｆを介し上下導通ビア１７ｆにて所定の５層目配線層２０ｅに接続されるように形成された６層目の配線層２０ｆとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

上述のような本発明の多層配線基板１１では、コア基板１２が電子部品１８を内蔵し、さらに、電子部品内蔵層１５Ａ，１５Ｂを積層して備えるので、外付けで電子部品を実装する場合に比べて、半導体装置の小型化が可能となる。また、電子部品内蔵層１５Ａ，１５Ｂは、予め別体で作製したものを積層するのではなく、配線層２０ｂ、２０ｄ上に直接形成したものであり、層間に異方性導電膜、導電性接着剤、導電性ペースト等の接続手段が存在しないので、耐熱性が高く信頼性に優れたものである。
上記の多層配線基板１１を構成するコア基板１２は、上述のコア基板２と同様の材料を使用して形成することができる。また、電子部品１８の内蔵は、コア基板１２にドリルによるザグリ加工やサンドブラスト加工等により凹部を形成し、この凹部に電子部品を嵌着することができる。

電子部品内蔵層１５Ａ，１５Ｂを構成する絶縁樹脂層１６の材質は、上述の第１の実施形態の電子部品内蔵層５Ａ，５Ｂを構成する絶縁樹脂層６と同様とすることができる。また、電子部品内蔵層１５Ａ，１５Ｂを構成する上下導通ビア１７の材質、上下導通ビア１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆの材質、配線層２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆの材質は、上述の第１の実施形態の上下導通ビア、配線層と同様とすることができる。また、電気絶縁層１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆの材質は、上述の第１の実施形態の電気絶縁層と同様とすることができる。
尚、コア基板１２の両面に配線層、電気絶縁層、および、電子部品内蔵層が形成されたものであってもよい。また、コア基板に形成する配線層、電気絶縁層、および、電子部品内蔵層の積層数には制限はない。

［多層配線基板の第３の実施形態］
図３は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図３において、本発明の多層配線基板３１は、配線層、電気絶縁層および電子部品内蔵層の積層体と、外部端子配線層とを備えている。

多層配線基板３１では、外部端子配線層３３上に電子部品内蔵層３５Ａが形成されている。この電子部品内蔵層３５Ａは、絶縁樹脂層３６と、この絶縁樹脂層３６に設けられた切欠き部３６ａに内蔵された電子部品３８と、上下導通ビア３７を有している。上下導通ビア３７は、それぞれ対応する所定の外部端子配線層３３に接続されている。電子部品内蔵層３５Ａは、電子部品３８を内蔵するための切欠き部３６ａと上下導通ビア３７を備えた絶縁樹脂層３６を外部端子配線層３３上に直接形成し、切欠き部３６ａに電子部品３８を内蔵させて形成したものである。尚、上記の「外部端子配線層３３上」とは、「外部端子配線層３３とするための金属導電層上」を含む概念である。また、電子部品３８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品３８を内蔵してもよい。

上記の電子部品内蔵層３５Ａの上には、１層目の電気絶縁層３９ａを介し上下導通ビア３７ａにて電子部品内蔵層３５Ａの上下導通ビア３７や電子部品３８の端子部３８ａに接続されるように形成された１層目の配線層４０ａと、この１層目の配線層４０ａ上に２層目の電気絶縁層３９ｂを介し上下導通ビア３７ｂにて所定の１層目配線層４０ａに接続されるように形成された２層目の配線層４０ｂとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

上記の配線層４０ｂ上には、電子部品内蔵層３５Ｂが形成されている。この電子部品内蔵層３５Ｂも、電子部品内蔵層３５Ａと同様に、絶縁樹脂層３６と、この絶縁樹脂層３６に設けられた切欠き部３６ａに内蔵された電子部品３８と、上下導通ビア３７を有している。上下導通ビア３７は、それぞれ所定の２層目の配線層４０ｂに接続されている。電子部品内蔵層３５Ｂは、電子部品３８を内蔵するための切欠き部３６ａと上下導通ビア３７を備えた絶縁樹脂層３６を２層目の配線層４０ｂ上に直接形成し、切欠き部３６ａに電子部品３８を内蔵させて形成したものである。尚、電子部品３８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品３８を内蔵してもよく、電子部品内蔵層３５Ａに内蔵される電子部品３８と別種のものであってもよい。

上記の電子部品内蔵層３５Ｂの上には、さらに、３層目の電気絶縁層３９ｃを介し上下導通ビア３７ｃにて電子部品内蔵層３５Ｂの上下導通ビア３７や電子部品３８の端子部３８ａに接続されるように形成された３層目の配線層４０ｃと、この３層目の配線層４０ｃ上に４層目の電気絶縁層３９ｄを介し上下導通ビア３７ｄにて所定の３層目配線層４０ｃに接続されるように形成された４層目の配線層４０ｄとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

このような本発明の多層配線基板３１は、コア基板を備えていないため薄型化が可能であり、厚みを２５〜１００μｍの範囲とすることができる。また、電子部品内蔵層３５Ａ，３５Ｂを積層して備えるので、外付けで電子部品を実装する場合に比べて、半導体装置の小型化が可能となる。さらに、電子部品内蔵層３５Ａ，３５Ｂは、予め別体で作製したものを積層するのではなく、外部端子配線層３３上や配線層４０ｂ上に直接形成したものであり、層間に異方性導電膜、導電性接着剤、導電性ペースト等の接続手段が存在しないので、耐熱性が高く信頼性に優れたものである。

電子部品内蔵層３５Ａ，３５Ｂを構成する絶縁樹脂層３６の材質は、上述の第１の実施形態の電子部品内蔵層５Ａ，５Ｂを構成する絶縁樹脂層６と同様とすることができる。また、電子部品内蔵層３５Ａ，３５Ｂを構成する上下導通ビア３７の材質、上下導通ビア３７ａ，３７ｂ，３７ｃ，３７ｄの材質、配線層４０ａ，４０ｂ，４０ｃ，４０ｄの材質は、上述の第１、第２の実施形態の上下導通ビア、配線層と同様とすることができる。また、電気絶縁層３９ａ，３９ｂ，３９ｃ，３９ｄの材質は、上述の第１、第２の実施形態の電気絶縁層と同様とすることができる。
また、外部端子配線３３は、銅、ニッケル、金等の導電材料を用いて形成することができる。
本発明の多層配線基板は、上述の実施形態に示されるものに限定されるものではなく、形成する配線層、電気絶縁層、および、電子部品内蔵層の積層数には制限はない。

［多層配線基板の第４の実施形態］
図４は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図４において、本発明の多層配線基板４１は、配線層、電気絶縁層および電子部品内蔵層の積層体と、外部端子配線層とを備えている。
多層配線基板４１では、外部端子配線層４３上に１層目の電気絶縁層４９ａを介し上下導通ビア４７ａにて外部端子配線層４３に接続されるように形成された１層目の配線層５０ａと、この１層目の配線層５０ａ上に２層目の電気絶縁層４９ｂを介し上下導通ビア４７ｂにて所定の１層目配線層５０ａに接続されるように形成された２層目の配線層５０ｂとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

上記の２層目の配線層５０ｂ上には、電子部品内蔵層４５Ａが形成されている。この電子部品内蔵層４５Ａは、絶縁樹脂層４６と、この絶縁樹脂層４６に設けられた切欠き部４６ａに内蔵された電子部品４８と、上下導通ビア４７を有している。上下導通ビア４７は、それぞれ所定の２層目の配線層５０ｂに接続されている。電子部品内蔵層４５Ａは、電子部品４８を内蔵するための切欠き部４６ａと上下導通ビア４７を備えた絶縁樹脂層４６を２層目の配線層５０ｂ上に直接形成し、切欠き部４６ａに電子部品４８を内蔵させて形成したものである。尚、電子部品４８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品４８を内蔵してもよい。

上記の電子部品内蔵層４５Ａの上には、３層目の電気絶縁層４９ｃを介し上下導通ビア４７ｃにて電子部品内蔵層４５Ａの上下導通ビア４７や電子部品４８の端子部４８ａに接続されるように形成された３層目の配線層５０ｃと、この３層目の配線層５０ｃ上に４層目の電気絶縁層４９ｄを介し上下導通ビア４７ｄにて所定の３層目配線層５０ｃに接続されるように形成された４層目の配線層５０ｄとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

上記の４層目の配線層５０ｄ上には、電子部品内蔵層４５Ｂが形成されている。この電子部品内蔵層４５Ｂも、電子部品内蔵層４５Ａと同様に、絶縁樹脂層４６と、この絶縁樹脂層４６に設けられた切欠き部４６ａに内蔵された電子部品４８と、上下導通ビア４７を有している。上下導通ビア４７は、それぞれ所定の４層目の配線層５０ｄに接続されている。電子部品内蔵層４５Ｂは、電子部品４８を内蔵するための切欠き部４６ａと上下導通ビア４７を備えた絶縁樹脂層４６を４層目の配線層５０ｄ上に直接形成し、切欠き部４６ａに電子部品４８を内蔵させて形成したものである。尚、電子部品４８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品４８を内蔵してもよく、電子部品内蔵層４５Ａに内蔵される電子部品４８と別種のものであってもよい。

上記の電子部品内蔵層４５Ｂの上には、さらに、５層目の電気絶縁層４９ｅを介し上下導通ビア４７ｅにて電子部品内蔵層４５Ｂの上下導通ビア４７や電子部品４８の端子部４８ａに接続されるように形成された５層目の配線層５０ｅと、この５層目の配線層５０ｅ上に６層目の電気絶縁層４９ｆを介し上下導通ビア４７ｆにて所定の５層目配線層５０ｅに接続されるように形成された６層目の配線層５０ｆとが形成されている。尚、配線層は必要に応じて更に多層としてもよい。

このような本発明の多層配線基板４１は、コア基板を備えていないため薄型化が可能であり、厚みを２５〜１００μｍの範囲とすることができる。また、電子部品内蔵層４５Ａ，４５Ｂを積層して備えるので、外付けで電子部品を実装する場合に比べて、半導体装置の小型化が可能となる。さらに、電子部品内蔵層４５Ａ，４５Ｂは、予め別体で作製したものを積層するのではなく、配線層５０ｂや配線層５０ｄ上に直接形成したものであり、層間に異方性導電膜、導電性接着剤、導電性ペースト等の接続手段が存在しないので、耐熱性が高く信頼性に優れたものである。

電子部品内蔵層４５Ａ，４５Ｂを構成する絶縁樹脂層４６の材質は、上述の第１の実施形態の電子部品内蔵層５Ａ，５Ｂを構成する絶縁樹脂層６と同様とすることができる。また、電子部品内蔵層４５Ａ，４５Ｂを構成する上下導通ビア４７の材質、上下導通ビア４７ａ，４７ｂ，４７ｃ，４７ｄ，４７ｅ，４７ｆの材質、配線層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆの材質は、上述の第１〜第３の実施形態の上下導通ビア、配線層と同様とすることができる。また、電気絶縁層４９ａ，４９ｂ，４９ｃ，４９ｄ，４９ｅ，４９ｆの材質は、上述の第１〜第３の実施形態の電気絶縁層と同様とすることができる。さらに、外部端子配線４３は、上述の第３の実施形態の外部端子配線３３と同様とすることができる。

本発明の多層配線基板は、上述の第１〜第４の実施形態に示されるものに限定されるものではなく、形成する配線層、電気絶縁層、および、電子部品内蔵層の積層数には制限はない。
また、上述の本発明の多層配線基板は、最表面層の配線層を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。

多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
［製造方法の第１の実施形態］
図５および図６は、本発明の多層配線基板の製造方法の一実施形態を図１に示される多層配線基板１を例として説明する工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板２の一方の面２ａ側に、給電層６１を形成し、この給電層６１上にめっき用マスク６２を形成する（図５（Ａ））。給電層６１は、クロム、チタン等の導電性薄膜を真空成膜法等により形成することができる。また、めっき用マスク６２は、例えば、給電層６１上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより形成することができる。このめっき用マスク６２は、後述する導電性柱状凸部６７を形成する部位と、ブロック体６８を形成する部位とに開口部を有するものである。めっき用マスク６２の厚みは、導電性柱状凸部６７の高さ、ブロック体６８の厚みを規定するものであり、例えば、２５〜４００μｍの範囲で適宜設定することができる。

次に、めっき用マスク６２を介して電解めっきにより給電層６１上に金属材料を析出させ、その後、めっき用マスク６２を除去することにより、上下導通ビア用の導電性柱状凸部６７と、電子部品を内蔵するための切欠き部形成用のブロック体６８を形成する（図５（Ｂ））。導電性柱状凸部６７はコア基板２の導電材料４上に位置し、ブロック体６８はコア基板２のスルーホール２ｃ以外の所定の部位上に位置している。この電解めっきにより形成する導電性柱状凸部６７とブロック体６８は、銅、銀、金、クロム、アルミニウム等の金属材料等でよく、後述する給電層６１の除去が可能なように、給電層６１の材料を考慮して選択することが好ましい。

次に、露出している給電層６１を除去する（図５（Ｃ））。この給電層６１の除去は、導電性柱状凸部６７とブロック体６８をマスクとしたウエットエッチング、ドライエッチング等により行うことができる。
次いで、導電性柱状凸部６７とブロック体６８を覆うように絶縁樹脂層６を形成し、その後、導電性柱状凸部６７の頂部とブロック体６８の上面のみが露出するように絶縁樹脂層６を研磨する（図６（Ａ））。これにより、導電性柱状凸部６７は上下導通ビア７となる。絶縁樹脂層６の形成は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の電気絶縁性樹脂材料とガラス繊維とを組み合わせたものを含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。

次に、ブロック体６８を除去して切欠き部６ａを絶縁樹脂層６に形成する（図６（Ｂ））。尚、ブロック体６８を除去した際に、切欠き部６ａに給電層６１が残存する場合には、これを除去する。
その後、切欠き部６ａに電子部品８を嵌着することにより、電子部品内蔵層５Ａを形成する（図６（Ｃ））。電子部品８は、商品名エイブルボンド３２３０等の耐熱性の高い導電性または絶縁性接着剤により切欠き部６ａ内（コア基板２上）に固着してもよい。
次いで、上記の電子部品内蔵層５Ａを覆うように電気絶縁層９ａ，９ｂを介して各配線層１０ａ，１０ｂを形成し、配線層１０ｂ上に上述の図５（Ａ）から図６（Ｃ）と同様の操作により電子部品内蔵層５Ｂを形成し、さらに、この電子部品内蔵層５Ｂを覆うように電気絶縁層９ｃ，９ｄを介して各配線層１０ｃ，１０ｄを形成して、図１に示すような多層配線層１を作製する。

上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成は、例えば、以下のように行うことができる。まず、電子部品内蔵層５Ａを覆うように感光性の電気絶縁層９ａを形成する。この電気絶縁層９ａを所定のマスクを介して露光し、現像することにより、電子部品内蔵層５Ａの上下導通ビア７と電子部品８の端子部８ａが露出するように小径の穴部を電気絶縁層９ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層９ａ上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させて上下導通ビア７ａと配線層１０ａを形成し、レジストパターンと導電層を除去する。
また、上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成は、以下のように行うこともできる。すなわち、電子部品内蔵層５Ａを覆うように電気絶縁層９ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて電子部品内蔵層５Ａの上下導通ビア７と電子部品８の端子部８ａが露出するように小径の穴部を電気絶縁層９ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層９ａに無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させて上下導通ビア７ａと配線層１０ａを形成し、レジストパターンと導電層を除去する。
導電材料としては、銅、銀、金、アルミニウム等を挙げることができる。上記の操作と同様にして、上下導通ビア７ｂ，７ｃ，７ｄを有する電気絶縁層９ｂ，９ｃ，９ｄと配線層１０ｂ，１０ｃ，１０ｄを形成することができる。
尚、上述の電子部品内蔵層５Ａ，５Ｂの形成方法により、図２〜図４に示される本発明の多層配線基板の電子部品内蔵層を形成することも可能である。

［製造方法の第２の実施形態］
図７および図８は、本発明の多層配線基板の製造方法の他の実施形態を図２に示される多層配線基板１１を例として説明する工程図である。
本発明の多層配線基板の製造方法では、まず、電子部品１８を内蔵したコア基板１２上に電気絶縁層１９ａ，１９ｂを介して各配線層２０ａ，２０ｂを形成する（図７（Ａ））。コア基板１２は、例えば、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて所定の部位に凹部を形成し、この凹部に電子部品を嵌着して作製することができる。また、上下導通ビア１７ａ，１７ｂを有する電気絶縁層１９ａ，１９ｂと配線層２０ａ，２０ｂの形成は、上述の製造方法の第１の実施形態で記載した上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成と同様に行うことができる。

次に、配線層２０ｂ上に絶縁樹脂層１６を形成し、この絶縁樹脂層１６上にサンドブラスト用のマスク７１を形成する（図７（Ｂ））。絶縁樹脂層１６の形成は、エポキシ樹脂、ポリイミド樹脂等の電気絶縁性樹脂を含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。また、マスク７１は、例えば、アクリレート樹脂からなるドライフィルムレジスト等により膜を形成し、これを露光、現像することによりパターニングして形成することができる。このマスク７１は、配線層２０ｂの所定の箇所に対応する部位と、電子部品を内蔵するための切欠き部を形成する部位とに開口部を有するものである。

次いで、マスク７１を介して絶縁樹脂層１６にサンドブラスト処理を施し、電子部品を内蔵するための切欠き部１６ａと、上下導通ビア用の貫通孔１６ｂを形成する（図７（Ｃ））。貫通孔１６ｂには、配線層２０ｂが露出した状態となっている。
次に、貫通孔１６ｂに導電材料を充填して上下導通ビア１７を形成する（図８（Ａ））。この上下導通ビア１７の形成は、例えば、切欠き部１６ａ、貫通孔１６ｂ内および絶縁樹脂層１６にスパッタリング法により給電層を形成し、めっきレジストにより貫通孔１６ｂ内を除く給電層を被覆し、その後、このめっきレジストをマスクとして、貫通孔１６ｂ内に電解めっきにより導電材料を析出させ、めっきレジストと給電層を除去することにより行うことができる。導電材料としては、銅、銀、金、アルミニウム等を挙げることができる。

その後、切欠き部１６ａに電子部品１８を嵌着することにより、電子部品内蔵層１５Ａを形成する（図８（Ｂ））。電子部品１８は、商品名エイブルボンド３２３０等の耐熱性の高い導電性または絶縁性接着剤により切欠き部１６ａ内に固着してもよい。
次いで、上記の電子部品内蔵層１５Ａを覆うように電気絶縁層１９ｃ，１９ｄを介して各配線層２０ｃ，２０ｄを形成し、配線層２０ｄ上に上述の図７（Ｂ）から図８（Ｂ）と同様の操作により電子部品内蔵層１５Ｂを形成し、さらに、この電子部品内蔵層１５Ｂを覆うように電気絶縁層１９ｅ，１９ｆを介して各配線層２０ｅ，２０ｆを形成して、図２に示すような多層配線層１１を作製する。

上下導通ビア１７ｃ，１７ｄ，１７ｅ，１７ｆを有する電気絶縁層１９ｃ，１９ｄ，１９ｅ，１９ｆと配線層２０ｃ，２０ｄ，２０ｅ，２０ｆの形成は、上述の製造方法の第１の実施形態で記載した上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成と同様に行うことができる。
尚、上述の電子部品内蔵層１５Ａ，１５Ｂの形成方法により、図１、図３、図４に示される本発明の多層配線基板の電子部品内蔵層を形成することも可能である。

［製造方法の第３の実施形態］
図９および図１０は、本発明の多層配線基板の製造方法の他の実施形態を図３に示される多層配線基板３１を例として説明する工程図である。
本発明の多層配線基板の製造方法では、まず、ベース基材８１の一方の面８１ａに金属導電層８３を形成し、この金属導電層８３上にめっき用マスク８４を形成する（図９（Ａ））。
ベース基材８１は、ＸＹ方向（ベース基材８１の表面８１ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材料、例えば、シリコン、ガラス、４２合金（鉄ニッケル合金）等を使用することができる。ベース基材８１の厚みは、例えば、０．１〜１ｍｍ程度の範囲内で適宜設定することができる。また、金属導電層８３は、後述する工程でパターニングされて外部端子配線となるものであり、銅、ニッケル、金、アルミニウム等の材質とすることができる。この金属導電層８３は、真空成膜、めっき、印刷等により形成することができ、厚みは、例えば、０．１〜１５μｍ程度の範囲内で適宜設定することができる。

また、めっき用マスク８４は、例えば、金属導電層８３上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより形成することができる。このめっき用マスク８４は、後述する導電性柱状凸部８７を形成する部位と、ブロック体８８を形成する部位とに開口部を有するものである。めっき用マスク８４の厚みは、導電性柱状凸部８７の高さ、ブロック体８８の厚みを規定するものであり、例えば、２５〜４００μｍの範囲で適宜設定することができる。
次に、めっき用マスク８４を介して電解めっきにより金属導電層８３上に金属材料を析出させ、その後、めっき用マスク８４を除去することにより、上下導通ビア用の導電性柱状凸部８７と、電子部品を内蔵するための切欠き部形成用のブロック体８８を形成する（図９（Ｂ））。この電解めっきにより形成する導電性柱状凸部８７とブロック体８８は、銅、銀、金、クロム、アルミニウム等の金属材料等とすることができる。

次いで、導電性柱状凸部８７とブロック体８８を覆うように絶縁樹脂層３６を形成し、その後、導電性柱状凸部８７の頂部とブロック体８８の上面のみが露出するように絶縁樹脂層３６を研磨する（図９（Ｃ））。これにより、導電性柱状凸部８７は上下導通ビア３７となる。絶縁樹脂層３６の形成は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の電気絶縁性樹脂材料とガラス繊維とを組み合わせたものを含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。
次に、ブロック体８８を除去して切欠き部３６ａを絶縁樹脂層３６に形成する（図１０（Ａ））。その後、切欠き部３６ａに電子部品３８を嵌着することにより、電子部品内蔵層３５Ａを形成する（図１０（Ｂ））。電子部品３８は、商品名エイブルボンド３２３０等の耐熱性の高い導電性または絶縁性接着剤により切欠き部３６ａ内に固着してもよい。

次いで、上記の電子部品内蔵層３５Ａを覆うように電気絶縁層３９ａ，３９ｂを介して各配線層４０ａ，４０ｂを形成し、配線層４０ｂ上に電子部品内蔵層３５Ｂを形成する（図３参照）。この電子部品内蔵層３５Ｂは、上述の第１の実施形態の電子部品内蔵層５Ａの形成方法、第２の実施形態の電子部品内蔵層１５Ａの形成方法と同様にして形成することができる。その後、更に、電子部品内蔵層３５Ｂを覆うように電気絶縁層３９ｃ，３９ｄを介して各配線層４０ｃ，４０ｄを形成する（図３参照）。上下導通ビア３７ａ，３７ｂ，３７ｃ，３７ｄを有する電気絶縁層３９ａ，３９ｂ，３９ｃ，３９ｄと配線層４０ａ，４０ｂ，４０ｃ，４０ｄの形成は、上述の製造方法の第１の実施形態で記載した上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成と同様に行うことができる。

次いで、ベース基材８１を除去し、金属導電層８３を露出させ、この金属導電層８３をパターンエッチングして、所望の外部端子配線３３を形成して、多層配線基板３１を得る（図１０（Ｃ））。ベース基材８１の除去は、研削装置等による研磨、研削等により行うことができる。また、金属導電層８３のパターンエッチングは、公知の方法により行うことができる。
この多層配線基板の製造方法の実施形態では、金属導電層８３が用いられ、この金属導電層８３がベース基材８１の除去後にパターニングされて外部端子配線３３となるため、従来の多層配線基板の製造方法で必要であったスルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。

［製造方法の第４の実施形態］
図１１および図１２は、本発明の多層配線基板の製造方法の他の実施形態を図４に示される多層配線基板４１を例として説明する工程図である。
本発明の多層配線基板の製造方法では、まず、ベース基材９１の一方の面８１ａに金属導電層９３を形成し、この金属導電層９３上に電気絶縁層４９ａ，４９ｂを介して各配線層５０ａ，５０ｂを形成する（図１１（Ａ））。ベース基材９１と金属導電層９３は、上述のベース基材８１、金属導電層８３と同様とすることができる。また、上下導通ビア４７ａ，４７ｂを有する電気絶縁層４９ａ，４９ｂと配線層５０ａ，５０ｂの形成は、上述の製造方法の第１の実施形態で記載した上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成と同様に行うことができる。

次に、配線層５０ｂ上に感光性絶縁樹脂層４６′を形成し、この感光性絶縁樹脂層４６′を、露光用のマスク９４を介して露光する（図１１（Ｂ））。感光性絶縁樹脂層４６′は、エポキシ樹脂、ポリイミド樹脂等の感光性を有する電気絶縁性樹脂を含有した塗布液を公知の塗布方法で塗布して形成することができる。また、マスク９４は、配線層２０ｂの所定の箇所に対応する部位と、電子部品を内蔵するための切欠き部を形成する部位とに遮光部を有するものである。
次に、露光された感光性絶縁樹脂層４６′を現像し、必要に応じて硬化処理を施すことにより、電子部品を内蔵するための切欠き部４６ａと、上下導通ビア用の貫通孔４６ｂを備えた絶縁樹脂層４６を形成する（図１１（Ｃ））。貫通孔４６ｂには、配線層５０ｂが露出した状態となっている。

次に、貫通孔４６ｂに導電材料を充填して上下導通ビア４７を形成する（図１２（Ａ））。この上下導通ビア４７の形成は、上述の第２の実施形態における上下導通ビア１７の形成と同様に行うことができ、使用する導電材料も、同様のものを挙げることができる。
その後、切欠き部４６ａに電子部品４８を嵌着することにより、電子部品内蔵層４５Ａを形成する（図１２（Ｂ））。電子部品４８は、商品名エイブルボンド３２３０等の耐熱性の高い導電性または絶縁性接着剤により切欠き部４６ａ内に固着してもよい。

次いで、上記の電子部品内蔵層４５Ａを覆うように電気絶縁層４９ｃ，４９ｄを介して各配線層５０ｃ，５０ｄを形成し（図４参照）、配線層５０ｄ上に上述の図１１（Ｂ）から図１２（Ｂ）と同様の操作により電子部品内蔵層４５Ｂを形成し、さらに、この電子部品内蔵層４５Ｂを覆うように電気絶縁層４９ｅ，４９ｆを介して各配線層５０ｅ，５０ｆを形成する（図４参照）。上下導通ビア４７ｃ，４７ｄ，４７ｅ，４７ｆを有する電気絶縁層４９ｃ，４９ｄ，４９ｅ，４９ｆと配線層５０ｃ，５０ｄ，５０ｅ，５０ｆの形成は、上述の製造方法の第１の実施形態で記載した上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ａの形成と同様に行うことができる。

次いで、ベース基材９１を除去し、金属導電層９３を露出させ、この金属導電層９３をパターンエッチングして、所望の外部端子配線４３を形成して、多層配線基板４１を得る（図１２（Ｃ））。ベース基材９１の除去は、研削装置等による研磨、研削等により行うことができる。また、金属導電層９３のパターンエッチングは、公知の方法により行うことができる。
この多層配線基板の製造方法の実施形態では、金属導電層９３が用いられ、この金属導電層９３がベース基材９１の除去後にパターニングされて外部端子配線４３となるため、従来の多層配線基板の製造方法で必要であったスルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。

尚、上述の電子部品内蔵層４５Ａ，４５Ｂの形成方法により、図１〜図３に示される本発明の多層配線基板の電子部品内蔵層を形成することも可能である。
上述の本発明の多層配線基板の製造方法は例示であり、これに限定されるものではなく、例えば、１つの多層配線基板を構成する複数層の電子部品内蔵層を、上述の形成方法の中の異なる方法を用いて形成してもよい。

次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍのシリコンウエハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、２．５ｐｐｍであった。また、マスクパターンは、直径が１００μｍである円形開口が５００μｍピッチで形成されたものであった。

次に、このマスクパターンをマスクとしてサンドブラストによりコア材に微細孔を穿設した。この微細孔は、開口径が１５０μｍ、深さが３００μｍ、底部の内径が５０μｍであり、テーパー形状の内壁面を有するものであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、コア材の他方の面を研削装置により研磨してコア材の厚みを２５０μｍにするとともに、このコア材の研磨面に微細孔を開口径５０μｍで露出させてスルーホールを形成した。

次いで、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に二酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストをスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、一方の開口径が１５０μｍ、他方の開口径が５０μｍであるテーパー形状のスルーホールをピッチ５００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものとなった。

次に、テーパー形状のスルーホールの大開口が露出しているコア基板上に、厚み０．０３μｍのクロム層、厚み０．２μｍの銅層からなる給電層をスパッタリング法により形成した。この給電層上にドライフィルムレジスト（旭化成（株）製ＡＸ−１１０）をラミネートして所望のパターン露光、現像を行うことにより、めっき用マスク（厚み６０μｍ）を形成した。このめっき用マスクを介して電解銅めっきを行い、その後、めっき用マスクを除去することにより、上下導通ビア用の導電性柱状凸部と、電子部品を内蔵するための切欠き部形成用のブロック体（１５ｍｍ×１５ｍｍ）を給電層上に形成した。形成した導電性柱状凸部はコア基板の導電性ペースト上に位置し、ブロック体はコア基板のスルーホール形成部位から外れた所定の部位上に位置したものであった。

次に、露出している給電層をエッチングにより除去した。次いで、導電性柱状凸部とブロック体を覆うように絶縁樹脂組成物（新日鉄化学（株）製Ｘ２０５）をダイコートにより塗布した。次に、硬化処理（７０℃、５０分間）を施して絶縁樹脂層を形成した後、導電性柱状凸部の頂部とブロック体の上面のみが露出するように絶縁樹脂層を機械研磨した。これにより、上下導通ビアを備えた絶縁樹脂層（厚み５０μｍ）を形成した。
次に、ブロック体をエッチングにより除去し、切欠き部を絶縁樹脂層に形成し、切欠き部に残存する給電層をエッチングにより除去した。この切欠き部にＬＳＩチップ（１５ｍｍ×１５ｍｍ）を接着剤（エイブルスティック（株）製エイブルボンド３２３０）を用いて嵌着することにより、電子部品内蔵層を形成した。

次に、上記の電子部品内蔵層上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。
次に、露光、現像を行って、電子部品内蔵層の上下導通ビアおよびＬＳＩチップの端子部が露出するように小径の穴部（内径２０μｍ）を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目の配線層形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、上下導通ビアにより電子部品内蔵層の所定部位と接続された１層目の配線層を電気絶縁層を介して電子部品内蔵層上に形成した。上記の上下導通ビアの径は２０μｍであった。
更に、同様の操作を行い、電気絶縁層を介して２層目の配線層を１層目配線層上に形成した。

次に、２層目の配線上に、上記の電子部品内蔵層の形成工程と同様の工程により、第２の電子部品内蔵層を形成した。その後、上記の配線層の形成工程と同様にして、電気絶縁層を介して３層目の配線層を第２の電子部品内蔵層上に形成し、さらに、電気絶縁層を介して４層目の配線層を３層目配線層上に形成した。
これにより、図１に示されるような構成の本発明の多層配線基板（実施例１）を得た。

［実施例２］
ベース基材として、厚み２００μｍの４２合金を準備し、このベース基材の一方の面に電解銅めっきにより厚み３０μｍの金属導電層を形成した。尚、使用した４２合金のＸＹ方向の熱膨張係数は８ｐｐｍであった。
次に、上記の金属導電層上に、実施例１と同様にして、電気絶縁層を介して１層目の配線層を形成し、さらに、電気絶縁層を介して２層目の配線層を１層目配線層上に形成した。
次に、２層目の配線上に、絶縁樹脂組成物（新日鉄化学（株）製ＰＤＦ）を用いてラミネート法により薄膜を形成し、硬化処理（１８０℃、３０分間）を施して絶縁樹脂層（厚み３０μｍ）を形成した。この絶縁樹脂層上にドライフィルムレジスト（東京応化工業（株）製ＡＸ−１１０）をラミネートした。次いで、フォトマスクを介し露光、現像してサンドブラスト用のマスクを形成した。

このマスクを介して絶縁樹脂層にサンドブラスト処理を施し、その後、マスクを除去することにより、貫通孔（直径５０μｍ）と切欠き部（１０ｍｍ×１０ｍｍ）を備えた絶縁樹脂層を形成した。
次に、貫通孔内部および切欠き部を含む絶縁樹脂層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、フォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっきを行い貫通孔内のみにめっき銅を充填した。その後、切欠き部内と絶縁樹脂層上のレジストパターンと導電層を除去した。これにより、上下導通ビアを絶縁樹脂層に形成した。

次に、切欠き部にＬＳＩチップ（１０ｍｍ×１０ｍｍ）を接着剤（エイブルスティック（株）製エイブルボンド３２３０）を用いて嵌着することにより、電子部品内蔵層を形成した。
次に、上記の配線層の形成工程と同様にして、電気絶縁層を介して３層目の配線層を電子部品内蔵層上に形成し、さらに、電気絶縁層を介して４層目の配線層を３層目配線層上に形成した。
次いで、４層目の配線上に、上記の電子部品内蔵層の形成工程と同様の工程により、第２の電子部品内蔵層を形成した。

その後、上記の配線層の形成工程と同様にして、電気絶縁層を介して５層目の配線層を第２の電子部品内蔵層上に形成し、さらに、電気絶縁層を介して６層目の配線層を５層目配線層上に形成した。
次に、ベース基材である４２合金を研削装置により研磨して除去し、銅層である金属導電層を露出させた。次いで、露出させた金属導電層上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして塩化銅により金属導電層をエッチングし、その後、アセトンによりレジストパターンを除去して、１層目の配線層と上下導通ビアを介して接続される複数の外部端子配線を形成した。
これにより、図４に示されるような構成の本発明の多層配線基板（実施例２）を得た。

［評 価］
上述のように作製した多層配線基板（実施例１、実施例２）に対して、下記の熱サイクル試験を行った。
（熱サイクル試験方法）
−５５℃から１２５℃の温度サイクルで、それぞれの温度において３０分
間ずつ熱処理を行い、これを３０００回繰り返した。

上記の熱サイクル試験の結果、実施例１および実施例２の多層配線基板は、上下接続がめっきとスパッタリングで行われているため接続部の剥離等は発生せず、信頼性が高いことが確認された。

小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。

本発明の多層配線基板の第１の実施形態を示す部分縦断面図である。 本発明の多層配線基板の第２の実施形態を示す部分縦断面図である。 本発明の多層配線基板の第３の実施形態を示す部分縦断面図である。 本発明の多層配線基板の第４の実施形態を示す部分縦断面図である。 本発明の多層配線基板の製造方法の第１の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第１の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第２の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第２の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第３の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第３の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第４の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の第４の実施形態を示す工程図である。

符号の説明

１，１１，３１，４１…多層配線基板
２，１２…コア基板
２ｃ、１２ｃ…スルーホール
４，１４…導電材料
５Ａ，５Ｂ，１５Ａ，１５Ｂ，３５Ａ，３５Ｂ，４５Ａ，４５Ｂ…電子部品内蔵層
６，１６，３６，４６…絶縁樹脂層
６ａ，１６ａ，３６ａ，４６ａ…切欠き部
７，１７，３７，４７…上下導通ビア
８，１８，３８，４８…電子部品
７ａ，７ｂ，７ｃ，７ｄ，１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，３７ａ，３７ｂ，３７ｃ，３７ｄ，４７ａ，４７ｂ，４７ｃ，４７ｄ，４７ｅ，４７ｆ…上下導通ビア
９ａ，９ｂ，９ｃ，９ｄ，１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，３９ａ，３９ｂ，３９ｃ，３９ｄ，４９ａ，４９ｂ，４９ｃ，４９ｄ，４９ｅ，４９ｆ…電気絶縁層
１０ａ，１０ｂ，１０ｃ，１０ｄ，２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，４０ａ，４０ｂ，４０ｃ，４０ｄ，５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ…配線層
３３，４３…外部端子配線層
６７，８７…導電性柱状凸部
６８，８８…ブロック体
８１，９１…ベース基材
８３，９３…金属導電層

Claims (7)

1. コア基板上に配線層と電気絶縁層を積層して備え、電気絶縁層に設けた上下導通ビアにて各配線層の所望の導通がなされるとともに、電子部品を内蔵した多層配線基板の製造方法において、
   コア基板上、あるいは、コア基板上に電気絶縁層を介して形成された配線層上に、上下導通ビア用の導電性柱状凸部と、電子部品を内蔵するための切欠き部形成用のブロック体と、を形成する工程と、
   前記導電性柱状凸部の頂部および前記ブロック体の上面のみが露出するように絶縁樹脂層を形成する工程と、
   前記ブロック体を除去して現われた切欠き部に電子部品を嵌着させることにより、絶縁樹脂層内に電子部品を内蔵し、かつ、該絶縁樹脂層に上下導通ビアを有する電子部品内蔵層を形成する工程と、
   該電子部品内蔵層上に更に電気絶縁層を介して配線層を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
2. 外部端子配線層上に配線層と電気絶縁層を積層して備え、電気絶縁層に設けた上下導通ビアにて各配線層および前記外部端子配線層の所望の導通がなされるとともに、電子部品を内蔵した多層配線基板の製造方法において、
   ベース基材に設けた金属導電層上、あるいは、該金属導電層上に電気絶縁層を介して形成された配線層上に、上下導通ビア用の導電性柱状凸部と、電子部品を内蔵するための切欠き部形成用のブロック体と、を形成する工程と、
   前記導電性柱状凸部の頂部および前記ブロック体の上面のみが露出するように絶縁樹脂層を形成する工程と、
   前記ブロック体を除去して現われた切欠き部に電子部品を嵌着させることにより、絶縁樹脂層内に電子部品を内蔵し、かつ、該絶縁樹脂層に上下導通ビアを有する電子部品内蔵層を形成する工程と、
   該電子部品内蔵層上に更に電気絶縁層を介して配線層を形成する工程と、
   前記ベース基材を除去して前記金属導電層を露出させ、その後、前記金属導電層をパターンエッチングして外部端子配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
3. 外部端子配線層上に配線層と電気絶縁層を積層して備え、電気絶縁層に設けた上下導通ビアにて各配線層および前記外部端子配線層の所望の導通がなされるとともに、電子部品を内蔵した多層配線基板の製造方法において、
   ベース基材に設けた金属導電層上、あるいは、該金属導電層上に電気絶縁層を介して形成された配線層上に、上下導通ビア形成用の貫通孔と、電子部品を内蔵するための切欠き部を備えた絶縁樹脂層を形成する工程と、
   前記貫通孔内に導電材料を該上面が前記絶縁樹脂層の表面に露出するように充填して上下導通ビアを形成する工程と、
   前記切欠き部に電子部品を嵌着させることにより、絶縁樹脂層内に電子部品を内蔵し、かつ、該絶縁樹脂層に上下導通ビアを有する電子部品内蔵層を形成する工程と、
   該電子部品内蔵層上に更に電気絶縁層を介して配線層を形成する工程と、
   前記ベース基材を除去して前記金属導電層を露出させ、その後、前記金属導電層をパターンエッチングして外部端子配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
4. サンドブラスト法による前記絶縁樹脂層の加工により、あるいは、前記絶縁樹脂層を感光性絶縁樹脂層としフォトリソグラフィー法で加工することにより、前記貫通孔および切欠き部を同時に形成することを特徴とする請求項３に記載の多層配線基板の製造方法。
5. 前記ベース基材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項２乃至請求項４のいずれかに記載の多層配線基板の製造方法。
6. 前記ベース基材は、シリコン、ガラス、４２合金のいずれかであることを特徴とする請求項５に記載の多層配線基板の製造方法。
7. 前記金属導電層は、銅であることを特徴とする請求項２乃至請求項６のいずれかに記載の多層配線基板の製造方法。

Images