JP2010205851A - 半導体装置及びその製造方法、並びに電子装置 - Google Patents

半導体装置及びその製造方法、並びに電子装置 Download PDF

Info

Publication number
JP2010205851A
JP2010205851A JP2009048491A JP2009048491A JP2010205851A JP 2010205851 A JP2010205851 A JP 2010205851A JP 2009048491 A JP2009048491 A JP 2009048491A JP 2009048491 A JP2009048491 A JP 2009048491A JP 2010205851 A JP2010205851 A JP 2010205851A
Authority
JP
Japan
Prior art keywords
sealing resin
electronic component
support
connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009048491A
Other languages
English (en)
Other versions
JP2010205851A5 (ja
Inventor
Yuji Kunimoto
裕治 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009048491A priority Critical patent/JP2010205851A/ja
Priority to US12/715,008 priority patent/US20100219522A1/en
Publication of JP2010205851A publication Critical patent/JP2010205851A/ja
Publication of JP2010205851A5 publication Critical patent/JP2010205851A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

【課題】厚さ方向のサイズの小型化を図ることができると共に、半導体装置の強度を向上させることのできる半導体装置及びその製造方法、並びに電子装置を提供する。
【解決手段】電子部品１７，１８に設けられた接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ、導電性ボール２３の接続面２３Ｂ、及び第２の封止樹脂２２に設けられた多層配線構造体形成面２２Ｂを覆う多層配線構造体１６を設けると共に、多層配線構造体１６に設けられた配線パターン４１〜４３，４５，４６と電子部品１７，１８に設けられた１０１〜１０３，１０５〜１０７とを直接接続させる。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法、並びに電子装置に係り、特に、多層配線構造体と、多層配線構造体と電気的に接続される電子部品と、を備えた半導体装置及びその製造方法、並びに電子装置に関する。
図１は、従来の電子装置の断面図である。
図１を参照するに、従来の電子装置２００は、半導体装置２０１，２０２と、内部接続端子２０３とを有する。半導体装置２０１は、配線基板２１１と、電子部品２１２と、アンダーフィル樹脂２１３と、外部接続端子２１４とを有する。
配線基板２１１は、板状とされており、多層配線構造とされている。配線基板２１１は、積層された絶縁層２１６，２１７と、配線パターン２１９，２２８，２２９と、パッド２２１と、ソルダーレジスト層２２２，２２６と、外部接続用パッド２２３，２２４とを有する。絶縁層２１６は、絶縁層２１７の上面２１７Ａに設けられている。
配線パターン２１９及びパッド２２１は、絶縁層２１６の上面２１６Ａに設けられている。配線パターン２１９は、ソルダーレジスト層２２２から露出されたパッド部２３２，２４１を有する。パッド２２１は、ソルダーレジスト層２２２から露出されている。
ソルダーレジスト層２２２は、絶縁層２１６の上面２１６Ａに設けられている。外部接続用パッド２２３，２２４は、絶縁層２１７の下面２１７Ｂに設けられている。外部接続用パッド２２３，２２４の下面は、ソルダーレジスト層２２６から露出されている。
ソルダーレジスト層２２６は、絶縁層２１７の下面２１７Ｂに設けられている。配線パターン２２８，２２９は、積層された絶縁層２１６，２１７に内設されている。配線パターン２２８は、パッド部２４１及び外部接続用パッド２２３と接続されている。配線パターン２２９は、パッド２２１及び外部接続用パッド２２４と接続されている。
電子部品２１２は、半導体装置２０１と半導体装置２０２との間に配置されている。電子部品２１２は、電極パッド２３６を有する。電極パッド２３６は、バンプ２３７（例えば、はんだバンプ）を介して、パッド部２３２と電気的に接続されている。
アンダーフィル樹脂２１３は、電子部品２１２と配線基板２１１との隙間を充填するように設けられている。外部接続端子２１４は、外部接続用パッド２２３，２２４の下面に設けられている。
半導体装置２０２は、半導体装置２０１の上方に配置されている。半導体装置２０２は、配線基板２４１と、電子部品２４３と、モールド樹脂２５５とを有する。配線基板２４１は、板状とされており、パッド２５１，２５２，２５４を有する。パッド２５１は、パッド部２４１と対向すると共に、内部接続端子２０３を介して、パッド部２４１と電気的に接続されている。パッド２５２は、パッド２２１と対向すると共に、内部接続端子２０３を介して、パッド２２１と電気的に接続されている。パッド２５４は、パッド２５１又はパッド２５２と電気的に接続されている。
電子部品２４３は、配線基板２４１上に接着されると共に、金属ワイヤ２４４を介して、パッド２５４と電気的に接続されている。モールド樹脂２５５は、配線基板２４１上に設けられている。モールド樹脂２５５は、金属ワイヤ２４４及び電子部品２４３を封止している。
内部接続端子２０３は、電子部品２１２と半導体装置２０２とが接触しないような大きさ（高さ）とされている。内部接続端子２０３の高さは、例えば、２００μｍとすることができる（例えば、特許文献１参照。）。
特開平６−１３５４１号公報
しかしながら、従来の半導体装置２０１では、バンプ２３７を介して、配線基板２１１の上面側に配置された電子部品２１２と配線基板２１１（多層配線構造体）とを電気的に接続させていたため、半導体装置２０１の高さ方向のサイズが大型化してしまうという問題があった。
また、従来の半導体装置２０１では、配線基板２１１がコアレス基板の場合、十分な強度を確保することができないという問題があった。
さらに、従来の電子装置２００では、半導体装置２０１と半導体装置２０２とを電気的に接続する内部接続端子２０３の高さを、電子部品２１２の高さとバンプ２３７の高さとを加算した値よりも大きくする必要があるため、電子装置２００の厚さ方向のサイズが大型化してしまうという問題があった。
なお、半導体装置２０１及び電子装置２００の厚さ方向のサイズが大型化してしまうという問題は、電子部品２１２と配線基板２１１とをワイヤボンディング接続した場合にも発生する。
そこで本発明は、上述した問題点に鑑みなされたものであり、厚さ方向のサイズの小型化を図ることができると共に、半導体装置の強度を向上させることのできると共に、半導体装置及びその製造方法、並びに電子装置を提供することを目的とする。
本発明の一観点によれば、続面を有する電極パッド、該電極パッドが形成される電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品と、前記接続面を通過する平面上に配置された第１の接続面と、前記背面を通過する平面上に配置された第２の接続面とを有し、前記電子部品の周囲に設けられた導電部材と、前記背面及び前記第２の接続面を通過する平面上に配置された平坦な面を有すると共に、前記電子部品の側面及び前記導電部材の側面を封止する第１の封止樹脂と、前記平坦な面の反対側に配置された前記第１の封止樹脂の面に設けられ、前記接続面、前記第１の接続面を通過する平面上に配置された多層配線構造体形成面を有し、前記電極パッド、前記電極パッド形成面、及び前記導電部材の一部を封止する第２の封止樹脂と、前記接続面、前記第１の接続面、及び前記多層配線構造体形成面を覆うように設けられ、積層された複数の絶縁層により構成された積層体と、前記第２の封止樹脂と接触する第１の面とは反対側に位置する前記積層体の第２の面に配置された外部接続用パッドと、前記積層体に内設され、前記外部接続用パッドと接続されると共に、前記接続面と接触する部分の前記積層体の第１の面から露出された第１の接続部、及び前記第１の接続面と接触する部分の前記積層体の第１の面から露出された第２の接続部を有する配線パターンと、を備えた多層配線構造体と、を備え、前記第１の接続部と前記電極パッドとを直接接続させたことを特徴とする半導体装置が提供される。
本発明によれば、電子部品の接続面、導電部材の第１の接続面、及び多層配線構造体形成面を覆うように多層配線構造体を設けると共に、配線パターンを構成する第１の接続部と電極パッドとを直接接続させることにより、バンプ或いは金属ワイヤを介して、電子部品と多層配線構造体とを電気的に接続させた従来の半導体装置と比較して、半導体装置の厚さ方向のサイズの小型化を図ることができる。
また、第２の封止樹脂に、導電部材の側面及び電子部品の側面を封止する第１の封止樹脂を設けることにより、第１の封止樹脂が多層配線構造体の強度を補強する補強材として機能するため、半導体装置の強度を向上させることができる。
本発明の他の観点によれば、複数の絶縁層が積層された積層体、及び該積層体に設けられた配線パターンを有する多層配線構造体と、前記配線パターンと電気的に接続される電極パッドを有する電子部品と、を備え、前記電極パッドが接続面を有する半導体装置の製造方法であって、第１の支持体の面に、半硬化状態とされた第１の封止樹脂を形成する第１の封止樹脂形成工程と、前記第１の封止樹脂の厚さの値よりも大きい直径を有する複数の導電性ボールを準備し、その後、前記第１の封止樹脂を貫通するように、複数の前記導電性ボールを前記第１の支持体の面に押し当てることで、前記複数の前記導電性ボールの一方の端部に平坦な面を形成すると共に、前記第１の封止樹脂から複数の前記導電性ボールの他方の端部を突出させた状態で、前記第１の封止樹脂に複数の前記導電性ボールを内設する導電性ボール内設工程と、平坦な押圧面を有した押圧部材を準備し、前記押圧面により複数の前記導電性ボールの他方の端部を押し潰すことで、複数の前記導電性ボールに、前記第１の封止樹脂から突出する第１の接続面を形成する導電性ボール押潰工程と、第２の支持体の平坦な面と前記電子部品の接続面とが接触するように、前記第２の支持体に前記電子部品を接着する電子部品接着工程と、前記導電性ボール押潰工程後に、前記第２の支持体に接着された前記電子部品と前記第１の封止樹脂とを対向配置させた後、前記第１の接続面と前記第２の支持体の平坦な面とが接触するまで、前記第２の支持体に向かう方向へ前記第１の支持体を押圧し、その後、前記第１の封止樹脂を完全に硬化させることで、前記電子部品の側面を封止する第１の封止工程と、前記第１の封止工程後に、前記第２の支持体を除去する第２の支持体除去工程と、前記第１の封止樹脂から露出された部分の前記電子部品、前記第１の封止樹脂から露出された部分の前記導電性ボールの側面、及び前記第１の支持体と接触する面とは反対側に位置する前記第１の封止樹脂の面に、前記電子部品の接続面及び前記第１の接続面を露出すると共に、前記電子部品の接続面及び前記第１の接続面を通過する平面上に配置された多層配線構造体形成面を有する第２の封止樹脂を形成する第２の封止樹脂形成工程と、前記多層配線構造体形成面、前記電子部品の接続面、及び前記第１の接続面に、前記配線パターンと前記電子部品の接続面及び前記第１の接続面とが直接接続されるように、前記多層配線構造体を形成する多層配線構造体形成工程と、前記多層配線構造体形成工程後に、前記第１の支持体を除去する第１の支持体除去工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、多層配線構造体形成面、電子部品の接続面、及び第１の接続面に、配線パターンと電子部品の接続面とが直接接続されるように、多層配線構造体を形成することにより、バンプ或いは金属ワイヤを介して、電子部品と多層配線構造体とを電気的に接続させた従来の半導体装置と比較して、半導体装置の厚さ方向のサイズの小型化を図ることができる。
また、第２の支持体に接着された電子部品と第１の封止樹脂とを対向配置させた後、第１の接続面と第２の支持体の平坦な面とが接触するまで、第２の支持体に向かう方向へ第１の支持体を押圧し、その後、第１の封止樹脂を完全に硬化させることで、電子部品の側面を封止することにより、第１の封止樹脂が多層配線構造体の強度を補強する補強材として機能するため、半導体装置の強度を向上させることができる。
本発明のその他の観点によれば、複数の絶縁層が積層された積層体、及び該積層体に設けられた配線パターンを有する多層配線構造体と、前記配線パターンと電気的に接続される電極パッドを有する電子部品と、を備え、前記電極パッドが接続面を有する半導体装置の製造方法であって、第１の支持体の面に、半硬化状態とされた第１の封止樹脂を形成する第１の封止樹脂形成工程と、前記第１の封止樹脂の厚さの値よりも大きい値とされた高さを有すると共に、前記第１の支持体の面と接触する平坦な面と、前記第１の支持体の面の反対側に配置された第１の接続面とを有する複数の金属ポストを準備し、その後、前記第１の封止樹脂を貫通するように、複数の前記金属ポストを前記第１の支持体の面に押し当てることで、前記第１の支持体の面と前記平坦面とを接触させると共に、前記第１の封止樹脂から前記第１の接続面を突出させた状態で前記第１の封止樹脂に複数の前記金属ポストを内設させる金属ポスト内設工程と、第２の支持体の平坦な面と前記電子部品の接続面とが接触するように、前記第２の支持体の平坦な面に前記電子部品を接着する電子部品接着工程と、前記第２の支持体に接着された前記電子部品と前記第１の封止樹脂とを対向配置させた後、前記第１の接続面と前記第２の支持体の平坦な面とが接触するまで、前記第２の支持体に向かう方向へ前記第１の支持体を押圧し、その後、前記第１の封止樹脂を完全に硬化させることで、前記電子部品の側面を封止する第１の封止工程と、前記第１の封止工程後に、前記第２の支持体を除去する第２の支持体除去工程と、前記第１の封止樹脂から露出された部分の前記電子部品、前記第１の封止樹脂から露出された部分の前記金属ポストの側面、及び前記第１の支持体と接触する面とは反対側に位置する前記第１の封止樹脂の面に、前記電子部品の接続面及び前記第１の接続面を露出すると共に、前記電子部品の接続面及び前記第１の接続面を通過する平面上に配置された多層配線構造体形成面を有する第２の封止樹脂を形成する第２の封止樹脂形成工程と、前記多層配線構造体形成面、前記電子部品の接続面、及び前記第１の接続面に、前記配線パターンと前記電子部品の接続面及び前記第１の接続面とが直接接続されるように、前記多層配線構造体を形成する多層配線構造体形成工程と、前記多層配線構造体形成工程後に、前記第１の支持体を除去する第１の支持体除去工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、多層配線構造体形成面、電子部品の接続面、及び第１の接続面に、配線パターンと電子部品の接続面とが直接接続されるように、多層配線構造体を形成することにより、バンプ或いは金属ワイヤを介して、電子部品と多層配線構造体とを電気的に接続させた従来の半導体装置と比較して、半導体装置の厚さ方向のサイズの小型化を図ることができる。
また、第２の支持体に接着された電子部品と第１の封止樹脂とを対向配置させた後、第１の接続面と第２の支持体の平坦な面とが接触するまで、第２の支持体に向かう方向へ第１の支持体を押圧し、その後、第１の封止樹脂を完全に硬化させることで、電子部品の側面を封止することにより、第１の封止樹脂が多層配線構造体の強度を補強する補強材として機能するため、半導体装置の強度を向上させることができる。
本発明によれば、半導体装置及び電子装置の厚さ方向のサイズを小型化できると共に、半導体装置の強度を向上させることができる。
従来の電子装置の断面図である。 本発明の第１の実施の形態に係る電子装置の断面図である。 本発明の第１の実施の形態の変形例に係る電子装置の断面図である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１６）である。 本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１７）である。 本発明の第２の実施の形態に係る電子装置の断面図である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る電子装置の製造工程を示す図（その７）である。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る電子装置の断面図である。
図２を参照するに、第１の実施の形態の電子装置１０は、半導体装置１１と、半導体装置１１の上方に配置され、半導体装置１１と電気的に接続された他の半導体装置である半導体装置１２とを有する。
半導体装置１１は、多層配線構造体１６と、電子部品１７，１８と、第１の封止樹脂２１と、第２の封止樹脂２２と、導電部材である導電性ボール２３を有する。
多層配線構造体１６は、電子部品１７，１８に設けられた後述する接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ、導電性ボール２３に設けられた後述する接続面２３Ｂ（第１の接続面）、及び第２の封止樹脂２２に設けられた後述する多層配線構造体形成面２２Ｂに設けられている。
多層配線構造体１６は、積層体２５と、外部接続用パッド３１〜３６と、配線パターン４１〜４６と、ソルダーレジスト層４８と、外部接続端子４９とを有する。
積層体２５は、複数の絶縁層５１，５２が積層された構成とされている。絶縁層５１は、絶縁層５２と第２の封止樹脂２２との間に設けられている。絶縁層５１としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。
絶縁層５２は、絶縁層５１の下面５１Ｂに設けられている。絶縁層５２としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。
外部接続用パッド３１〜３６は、絶縁層５２の下面５２Ｂ（積層体２５の第２の面）に設けられている。外部接続用パッド３１は、外部接続端子４９が配設される接続面３１Ａを有する。外部接続用パッド３１は、配線パターン４１と接続されている。外部接続用パッド３１は、配線パターン４１を介して、電子部品１７，１８と電気的に接続されている。
外部接続用パッド３２は、外部接続端子４９が配設される接続面３２Ａを有する。外部接続用パッド３２は、配線パターン４２と接続されている。外部接続用パッド３２は、配線パターン４２を介して、電子部品１７と電気的に接続されている。
外部接続用パッド３３は、外部接続端子４９が配設される接続面３３Ａを有する。外部接続用パッド３３は、配線パターン４３と接続されている。外部接続用パッド３３は、配線パターン４３を介して、半導体装置１２及び電子部品１７と電気的に接続されている。
外部接続用パッド３４は、外部接続端子４９が配設される接続面３４Ａを有する。外部接続用パッド３４は、配線パターン４４と接続されている。外部接続用パッド３４は、配線パターン４４を介して、半導体装置１２と電気的に接続されている。
外部接続用パッド３５は、外部接続端子４９が配設される接続面３５Ａを有する。外部接続用パッド３５は、配線パターン４５と接続されている。外部接続用パッド３５は、配線パターン４５を介して、電子部品１８と電気的に接続されている。
外部接続用パッド３６は、外部接続端子４９が配設される接続面３６Ａを有する。外部接続用パッド３６は、配線パターン４６と接続されている。外部接続用パッド３６は、配線パターン４６を介して、半導体装置１２及び電子部品１８と電気的に接続されている。
上記構成とされた外部接続用パッド３１〜３６の材料としては、例えば、Ｃｕを用いることができる。
配線パターン４１〜４６は、積層体２５を貫通するように、積層体２５に内設されている。配線パターン４１は、第１の接続部であるビア５４，５５と、配線５６と、ビア５７とを有する。ビア５４は、電子部品１７に設けられた後述する電極パッド１０１と対向する部分の絶縁層５１を貫通するように設けられている。ビア５４の上端面は、絶縁層５１の上面５１Ａ（積層体２５の第１の面）から露出されている。ビア５４の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア５４の上端は、電極パッド１０１と直接接続されている。これにより、ビア５４は、電子部品１７と電気的に接続されている。
ビア５５は、電子部品１８に設けられた後述する電極パッド１０５と対向する部分の絶縁層５１を貫通するように設けられている。ビア５５の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア５５の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア５５の上端は、電極パッド１０５と直接接続されている。これにより、ビア５５は、電子部品１８と電気的に接続されている。
配線５６は、絶縁層５１の下面５１Ｂ及びビア５４，５５の下端面に設けられている。配線５６は、ビア５４，５５の下端と接続されている。配線５６は、ビア５４，５５を介して、電子部品１７，１８と電気的に接続されている。
ビア５７は、配線５６と外部接続用パッド３１との間に位置する部分の絶縁層５２を貫通するように設けられている。ビア５７の上端は、配線５６と接続されている。ビア５７の下端は、外部接続用パッド３１と接続されている。これにより、ビア５７は、配線５６と外部接続用パッド３１とを電気的に接続している。上記構成とされた配線パターン４１の材料としては、例えば、Ｃｕを用いることができる。
配線パターン４２は、第１の接続部であるビア６１と、ビア６３と、配線６２とを有する。ビア６１は、電子部品１７に設けられた後述する電極パッド１０２と対向する部分の絶縁層５１を貫通するように設けられている。ビア６１の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア６１の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア６１の上端は、電極パッド１０２と直接接続されている。これにより、ビア６１は、電子部品１７と電気的に接続されている。
配線６２は、絶縁層５１の下面５１Ｂ及びビア６１の下端面に設けられている。配線６２は、ビア６１の下端と接続されている。これにより、配線６２は、ビア６１を介して、電子部品１７と電気的に接続されている。
ビア６３は、配線６２と外部接続用パッド３２との間に位置する部分の絶縁層５２を貫通するように設けられている。ビア６３の上端は、配線６２と接続されている。ビア６３の下端は、外部接続用パッド３２と接続されている。これにより、ビア６３は、配線６２と外部接続用パッド３２とを電気的に接続している。上記構成とされた配線パターン４２の材料としては、例えば、Ｃｕを用いることができる。
配線パターン４３は、第１の接続部であるビア６５と、第２の接続部であるビア６６と、配線６７と、ビア６８とを有する。ビア６５は、電子部品１７に設けられた後述する電極パッド１０３と対向する部分の絶縁層５１を貫通するように設けられている。ビア６５の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア６５の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア６５の上端は、電極パッド１０３と直接接続されている。これにより、ビア６５は、電子部品１７と電気的に接続されている。
ビア６６は、導電性ボール２３と対向する部分の絶縁層５１を貫通するように設けられている。ビア６６の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア６６の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア６６の上端は、導電性ボール２３と直接接続されている。これにより、ビア６６は、導電性ボール２３を介して、半導体装置１２と電気的に接続されている。
配線６７は、絶縁層５１の下面５１Ｂ及びビア６５，６６の下端面に設けられている。配線６７は、ビア６５，６６の下端と接続されている。配線６７は、ビア６５，６６を介して、電子部品１７及び半導体装置１２と電気的に接続されている。
ビア６８は、配線６７と外部接続用パッド３３との間に位置する部分の絶縁層５２を貫通するように設けられている。ビア６８の上端は、配線６７と接続されている。ビア６８の下端は、外部接続用パッド３３と接続されている。これにより、ビア６８は、配線６７と外部接続用パッド３３とを電気的に接続している。上記構成とされた配線パターン４３の材料としては、例えば、Ｃｕを用いることができる。
配線パターン４４は、第２の接続部であるビア７１と、配線７２と、ビア７３とを有する。ビア７１は、導電性ボール２３と対向する部分の絶縁層５１を貫通するように設けられている。ビア７１の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア７１の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア７１の上端は、導電性ボール２３と直接接続されている。これにより、ビア７１は、導電性ボール２３を介して、半導体装置１２と電気的に接続されている。
配線７２は、絶縁層５１の下面５１Ｂ及びビア７１の下端面に設けられている。配線７２は、ビア７１の下端と接続されている。配線７２は、ビア７１を介して、半導体装置１２と電気的に接続されている。
ビア７３は、配線７２と外部接続用パッド３４との間に位置する部分の絶縁層５２を貫通するように設けられている。ビア７３の上端は、配線７２と接続されている。ビア７３の下端は、外部接続用パッド３４と接続されている。これにより、ビア７３は、配線７２と外部接続用パッド３４とを電気的に接続している。上記構成とされた配線パターン４４の材料としては、例えば、Ｃｕを用いることができる。
配線パターン４５は、第１の接続部であるビア７５と、配線７６と、ビア７７とを有する。ビア７５は、電子部品１８に設けられた後述する電極パッド１０６と対向する部分の絶縁層５１を貫通するように設けられている。ビア７５の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア７５の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア７５の上端は、電極パッド１０６と直接接続されている。これにより、ビア７５は、電子部品１８と電気的に接続されている。
配線７６は、絶縁層５１の下面５１Ｂ及びビア７５の下端面に設けられている。配線７６は、ビア７５の下端と接続されている。配線７６は、ビア７５を介して、電子部品１８と電気的に接続されている。
ビア７７は、配線７６と外部接続用パッド３５との間に位置する部分の絶縁層５２を貫通するように設けられている。ビア７７の上端は、配線７６と接続されている。ビア７７の下端は、外部接続用パッド３５と接続されている。これにより、ビア７７は、配線７６と外部接続用パッド３５とを電気的に接続している。上記構成とされた配線パターン４４の材料としては、例えば、Ｃｕを用いることができる。
配線パターン４６は、第１の接続部であるビア８１と、第２の接続部であるビア８２と、配線８３と、ビア８４とを有する。ビア８１は、電子部品１８に設けられた後述する電極パッド１０７と対向する部分の絶縁層５１を貫通するように設けられている。ビア８１の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア８１の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア８１の上端は、電極パッド１０７と直接接続されている。これにより、ビア８１は、電子部品１８と電気的に接続されている。
ビア８２は、導電性ボール２３と対向する部分の絶縁層５１を貫通するように設けられている。ビア８２の上端面は、絶縁層５１の上面５１Ａから露出されている。ビア８２の上端面は、絶縁層５１の上面５１Ａに対して略面一となるように構成されている。ビア８２の上端は、導電性ボール２３と直接接続されている。これにより、ビア８２は、導電性ボール２３を介して、半導体装置１２と電気的に接続されている。
配線８３は、絶縁層５１の下面５１Ｂ及びビア８１，８２の下端面に設けられている。配線８３は、ビア８１，８２の下端と接続されている。配線８３は、ビア８１，８２を介して、半導体装置１２及び電子部品１８と電気的に接続されている。
ビア８４は、配線８３と外部接続用パッド３６との間に位置する部分の絶縁層５２を貫通するように設けられている。ビア８４の上端は、配線８３と接続されている。ビア８４の下端は、外部接続用パッド３６と接続されている。これにより、ビア８４は、配線８３と外部接続用パッド３６とを電気的に接続している。上記構成とされた配線パターン４６の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層４８は、絶縁層５２の下面５２Ｂに設けられている。ソルダーレジスト層４８は、開口部９１〜９６を有する。開口部９１は、接続面３１Ａを露出するように形成されている。開口部９２は、接続面３２Ａを露出するように形成されている。開口部９３は、接続面３３Ａを露出するように形成されている。開口部９４は、接続面３４Ａを露出するように形成されている。開口部９５は、接続面３５Ａを露出するように形成されている。開口部９６は、接続面３６Ａを露出するように形成されている。
外部接続端子４９は、接続面３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａ，３６Ａにそれぞれ設けられている。外部接続端子４９は、電子装置１０をマザーボード等の実装基板（図示せず）に接続する際、実装基板に設けられたパッドと接続される端子である。外部接続端子４９としては、例えば、金属ポスト（例えば、Ｃｕポスト）を用いることができる。なお、図２では、外部接続端子４９として金属ポストを用いた場合を例に挙げて図示したが、金属ポストの代わりに、例えば、外部接続端子４９として導電性ボールを用いてもよい。
上記構成とされた多層配線構造体１６の厚さは、第１の封止樹脂２１の厚さよりも薄くなるように構成されている。例えば、第１の封止樹脂２１の厚さが１００〜３００μｍの場合、多層配線構造体１６の厚さは、例えば、２０〜１００μｍとすることができる。
電子部品１７は、薄板化された電子部品である。電子部品１７は、接続面１０１Ａ，１０２Ａ，１０３Ａを備えた電極パッド１０１〜１０３と、電極パッド形成電極パッド形成面１７Ａと、電極パッド形成面１７Ａの反対側に配置された背面１７Ｂとを有する。
電子部品１７の側面は、第１の封止樹脂２１により封止されている。また、電極パッド１０１〜１０３及び電極パッド形成面１７Ａは、第２の封止樹脂２２により封止されている。
接続面１０１Ａ，１０２Ａ，１０３Ａは、絶縁層５１の上面５１Ａと接触している。電極パッド１０１〜１０３は、電極パッド形成面１７Ａに設けられている。電極パッド１０１〜１０３は、電極パッド形成面１７Ａから突出している。
電極パッド１０１の接続面１０１Ａには、ビア５４の上端が直接接続されている。これにより、電極パッド１０１は、配線パターン４１を介して、電子部品１８及び外部接続用パッド３１と電気的に接続されている。
電極パッド１０２の接続面１０２Ａには、ビア６１の上端が直接接続されている。これにより、電極パッド１０２は、配線パターン４２を介して、外部接続用パッド３２と電気的に接続されている。
電極パッド１０３の接続面１０３Ａには、ビア６５の上端が直接接続されている。これにより、電極パッド１０３は、配線パターン４３を介して、半導体装置１２及び外部接続用パッド３３と電気的に接続されている。
電子部品１７の背面１７Ｂは、第１の封止樹脂２１から露出されている。電子部品１７の厚さは、例えば、１００μｍとすることができる。
電子部品１８は、薄板化された電子部品である。電子部品１８は、接続面１０５Ａ，１０６Ａ，１０７Ａを備えた電極パッド１０５〜１０７と、電極パッド形成面１８Ａと、電極パッド形成電極パッド形成面１８Ａの反対側に配置された背面１８Ｂとを有する。
電子部品１８の側面は、第１の封止樹脂２１により封止されている。また、電極パッド１０５〜１０７及び電極パッド形成面１８Ａは、第２の封止樹脂２２により封止されている。
接続面１０５Ａ，１０６Ａ，１０７Ａは、絶縁層５１の上面５１Ａと接触している。電極パッド１０５〜１０７は、電極パッド形成面１８Ａに設けられている。電極パッド１０５〜１０７は、電極パッド形成面１８Ａから突出している。
電極パッド１０５の接続面１０５Ａには、ビア５５の上端が直接接続されている。これにより、電極パッド１０５は、配線パターン４１を介して、電子部品１７及び外部接続用パッド３１と電気的に接続されている。
電極パッド１０６の接続面１０６Ａには、ビア７５の上端が直接接続されている。これにより、電極パッド１０６は、配線パターン４５を介して、外部接続用パッド３５と電気的に接続されている。
電極パッド１０７の接続面１０７Ａには、ビア８１の上端が直接接続されている。これにより、電極パッド１０７は、配線パターン４６を介して、半導体装置１２及び外部接続用パッド３６と電気的に接続されている。
電子部品１８の背面１８Ｂは、第１の封止樹脂２１から露出されている。電子部品１７，１８の背面１７Ｂ，１８Ｂは、同一平面上に配置されている。電子部品１８の厚さは、例えば、１００μｍとすることができる。
このように、電極パッド１０１〜１０３と配線パターン４１〜４３を構成するビア５４，６１，６５とを直接接続させると共に、電極パッド１０５〜１０７と配線パターン４１，４５，４６を構成するビア５５，７５，８１とを直接接続させることにより、バンプ或いは金属ワイヤを介して、電子部品２１２と配線パターン２１９とを電気的に接続させた従来の半導体装置２００（図１参照）と比較して、半導体装置１１の厚さ方向のサイズの小型化を図ることができる。
上記構成とされた電子部品１７，１８としては、例えば、両方がＣＰＵ用の半導体チップ、または、一方がＣＰＵ用の半導体チップで他方がメモリ用半導体チップ、或いは、一方がＣＰＵ用の半導体チップで他方がＧＰＵ（Graphics Processing Unit）を用いることができる。
第１の封止樹脂２１は、完全に硬化した樹脂であり、第２の封止樹脂２２の上面２２Ａに設けられている。第１の封止樹脂２１は、電子部品１７，１８の側面を封止すると共に、導電性ボール２３の側面を封止している。第１の封止樹脂２１の上面２１Ａ（平坦な面）及び電子部品１７，１８の背面１７Ｂ，１８Ｂは、同一平面上に配置されている。
第１の封止樹脂２１は、多層配線構造体１６及び第２の封止樹脂２２よりも厚さの厚い樹脂である。第２の封止樹脂２２の厚さが１０μｍの場合、第１の封止樹脂２１の厚さ（完全に硬化した際の第１の封止樹脂２１の厚さ）は、例えば、２００μｍとすることができる。この場合、多層配線構造体１６の厚さは、例えば、１００μｍとすることができる。
第１の封止樹脂２１としては、例えば、接着性を有した樹脂層（具体的には、例えば、ダイアタッチフィルム）を用いることができる。
このように、第２の封止樹脂２２の上面２２Ａに、電子部品１７，１８の側面を封止すると共に、導電性ボール２３の側面を封止する第１の封止樹脂２１を設けることにより、第２の封止樹脂２２よりも厚さの厚い第１の封止樹脂２１が多層配線構造体１６の強度を補強する補強部材として機能するため、多層配線構造体１６の強度を補強することができる。特に、多層配線構造体１６がコアレス基板の場合に有効である。
第２の封止樹脂２２は、導電性ボール２３の下端と多層配線構造体１６との隙間、電子部品１７，１８と多層配線構造体１６との隙間、及び第１の封止樹脂２１と多層配線構造体１６との隙間を充填するように設けられている。第２の封止樹脂２２は、電子部品１７，１８の電極パッド形成面１７Ａ，１８Ａ、電極パッド１０１〜１０３，１０５〜１０７、及び導電性ボール２３の下端を封止している。
第２の封止樹脂２２は、接続面２３Ｂ，１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａを通過する平面上に配置された多層配線構造体形成面２２Ｂを有する。多層配線構造体形成面２２Ｂは、多層配線構造体１６が形成される面である。
第２の封止樹脂２２としては、例えば、モールド樹脂を用いることができる。先に説明したように、第２の封止樹脂２２は、第１の封止樹脂２１よりも厚さの薄い樹脂である。
導電性ボール２３は、電子部品１７，１８の周囲を囲むように配置されている。導電性ボール２３の側面は、第１の封止樹脂２１により封止されている。導電性ボール２３は、第１の接続面である接続面２３Ｂと、第２の接続面である接続面２３Ａとを有する。接続面２３Ｂは、平坦な面とされている。接続面２３Ｂは、ビア６６，７１，８２のうち、いずれか１つのビアの上端と直接接続されている。
接続面２３Ａは、平坦な面である。接続面２３Ａに対応する部分の導電性ボール２３は、半導体装置１２に設けられた後述する内部接続端子１１４と接合されている。接続面２３Ａは、内部接続端子１１４と接合される前の導電性ボール２３に形成された面である。接続面２３Ａは、電子部品１７，１８の背面１７Ｂ，１８Ｂ及び第１の封止樹脂２１の上面２１Ａを通過する平面上に配置されている。言い換えれば、導電性ボール２３の接続面２３Ａ、電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び第１の封止樹脂２１の上面２１Ａは、同一平面上に配置されている。これにより、半導体装置１１の上面（半導体装置１２が接続される側の半導体装置１１の面）は、平坦な面とされている。
このように、導電性ボール２３の接続面２３Ａ、電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び第１の封止樹脂２１の上面２１Ａを同一平面上に配置して、半導体装置１１の上面を平坦な面とすることにより、半導体装置１２に設けられ、導電性ボール２３と接合される内部接続端子１１４の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズの小型化を図ることができる。
本実施の形態の半導体装置によれば、電子部品１７に設けられた電極パッド１０１〜１０３と配線パターン４１〜４３を構成するビア５４，６１，６５とを直接接続させると共に、電子部品１８に設けられた電極パッド１０５〜１０７と配線パターン４１，４５，４６を構成するビア５５，７５，８１とを直接接続させることにより、バンプ或いは金属ワイヤを介して、電子部品２１２と配線パターン２１９とを電気的に接続させた従来の半導体装置２００（図１参照）と比較して、半導体装置１１の厚さ方向のサイズの小型化を図ることができる。
また、第２の封止樹脂２２の上面２２Ａに、電子部品１７，１８の側面を封止すると共に、導電性ボール２３の側面を封止する第１の封止樹脂２１を設けることにより、第２の封止樹脂２２よりも厚さの厚い第１の封止樹脂２１が多層配線構造体１６の強度を補強する補強部材として機能するため、多層配線構造体１６の強度を補強することができる。特に、多層配線構造体１６がコアレス基板の場合に有効である。
半導体装置１２は、配線基板１１１と、電子部品１１２と、モールド樹脂１１３と、内部接続端子１１４とを有する。配線基板１１１は、基板本体１１７と、パッド１１８，１１９と、配線パターン１２１と、ソルダーレジスト層１２２，１２３とを有する。
基板本体１１７は、板状とされている。基板本体１１７としては、例えば、複数の絶縁樹脂層（例えば、エポキシ樹脂層）が積層された積層体を用いることができる。
パッド１１８は、基板本体１１７の上面１１７Ａに設けられている。パッド１１８は、金属ワイヤ１１５（例えば、Ａｕワイヤ）の一方の端部及び配線パターン１２１の上端と接続されている。パッド１１８は、金属ワイヤ１１５を介して、電子部品１１２と電気的に接続されている。パッド１１８の材料としては、例えば、Ｃｕを用いることができる。
パッド１１９は、基板本体１１７の下面１１７Ｂに設けられている。パッド１１９は、配線パターン１２１の下端及び内部接続端子１１４と接続されている。パッド１１９は、配線パターン１２１を介して、パッド１１８と電気的に接続されると共に、内部接続端子１１４を介して、半導体装置１１と電気的に接続されている。パッド１１９の材料としては、例えば、Ｃｕを用いることができる。
配線パターン１２１は、基板本体１１７を貫通するように、基板本体１１７に内設されている。配線パターン１２１は、例えば、複数の配線及びビア（図示せず）により構成することができる。配線パターン１２１の上端は、パッド１１８と接続されており、配線パターン１２１の下端は、パッド１１９と接続されている。配線パターン１２１の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層１２２は、基板本体１１７の上面１１７Ａに設けられている。ソルダーレジスト層１２２は、パッド１１８の上面を露出する開口部１２２Ａを有する。
ソルダーレジスト層１２３は、基板本体１１７の下面１１７Ｂに設けられている。ソルダーレジスト層１２３は、パッド１１９の下面を露出する開口部１２３Ａを有する。
電子部品１１２は、複数の電極パッド１２６を有する。電子部品１１２は、電極パッド１２６が形成されていない側の電子部品１１２の面１１２Ａとソルダーレジスト層１２２の上面とが接触するように、ソルダーレジスト層１２２上に接着されている。電極パッド１２６は、金属ワイヤ１１５の他方の端部と接続されている。これにより、電子部品１１２は、金属ワイヤ１１５を介して、配線基板１１１と電気的に接続されている。電子部品１１２としては、例えば、能動素子（メモリ用の半導体チップ）を用いることができる。
モールド樹脂１１３は、電子部品１１２及び金属ワイヤ１１５を覆うように、パッド１１８の上面及びソルダーレジスト１２２の上面に設けられている。モールド樹脂１１３は、電子部品１１２及び金属ワイヤ１１５を封止するための樹脂である。モールド樹脂１１３の材料としては、例えば、エポキシ樹脂を用いることができる。
内部接続端子１１４は、開口部１２３Ａから露出された部分のパッド１１９に設けられている。内部接続端子１１４は、半導体装置１１に設けられた導電性ボール２３と接合されている。これにより、半導体装置１１と半導体装置１２とが電気的に接続される。導電性ボール２３と接合される前の内部接続端子１１４は、例えば、略球形状とすることができる。内部接続端子１１４の直径（高さ）は、例えば、３０μｍとすることができる。
本実施の形態の電子装置によれば、導電性ボール２３の接続面２３Ａ、電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び第１の封止樹脂２１の上面２１Ａを同一平面上に配置して、半導体装置１１の上面（半導体装置１２が接続される側の半導体装置１１の面）を平坦な面とすることにより、半導体装置１２に設けられ、導電性ボール２３と接合される内部接続端子１１４の直径（具体的には、内部接続端子１１４の高さ）を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズの小型化を図ることができる。
図３は、本発明の第１の実施の形態の変形例に係る電子装置の断面図である。図３において、第１の実施の形態の電子装置１０と同一構成部分には同一符号を付す。
図３を参照するに、第１の実施の形態の変形例の電子装置１３０は、第１の実施の形態の電子装置１０に設けられた半導体装置１２の代わりに半導体装置１３１を設けると共に、さらに配線基板１３２を設けた以外は、電子装置１０と同様に構成される。
半導体装置１３１は、半導体装置１２に設けられたパッド１１９を、電子部品１７，１８と対向する部分の基板本体１１７の下面１１７Ｂにも設けた以外は、半導体装置１２と同様に構成されている。言い換えれば、半導体装置１３１は、基板本体１１７の下面１１７Ｂ全体にパッド１１９が配置された構成とされている。
配線基板１３２は、半導体装置１１と半導体装置１３１との間に配置されている。配線基板１３２は、基板本体１３６と、パッド１３７，１３８と、配線パターン１４１と、ソルダーレジスト層１４３，１４４と、はんだ１４５とを有する。
基板本体１３６は、板状とされている。基板本体１３６としては、例えば、複数の絶縁樹脂層（例えば、エポキシ樹脂層）が積層された積層体を用いることができる。
パッド１３７は、基板本体１３６の上面１３６Ａに設けられている。パッド１３７は、基板本体１３６の上面１３６Ａに複数設けられている。パッド１３７は、半導体装置１３１に設けられたパッド１１９と対向するように配置されている。パッド１３７の上面は、内部接続端子１１４と接続されている。これにより、パッド１３７は、内部接続端子１１４を介して、半導体装置１３１と電気的に接続されている。パッド１３７の材料としては、例えば、Ｃｕを用いることができる。
パッド１３８は、基板本体１３６の下面１３６Ｂに複数設けられている。複数のパッド１３８は、ビア６６，７１，８２のうち、いずれか１つのビアの上端と対向するように配置されている。パッド１３８の下面には、導電性ボール２３と接合されたはんだ１４５が設けられている。パッド１３８は、はんだ１４５を介して、導電性ボール２３と電気的に接続されている。これにより、パッド１３８は、はんだ１４５を介して、半導体装置１１と電気的に接続されている。パッド１３８の材料としては、例えば、Ｃｕを用いることができる。
配線パターン１４１は、基板本体１３６を貫通するように、基板本体１３６に内設されている。配線パターン１４１は、例えば、複数の配線及びビア（図示せず）により構成することができる。配線パターン１４１の上端は、パッド１３７と接続されており、配線パターン１４１の下端は、パッド１３８と接続されている。これにより、配線パターン１４１は、パッド１３７とパッド１３８とを電気的に接続している。
ソルダーレジスト層１４３は、基板本体１３６の上面１３６Ａに設けられている。ソルダーレジスト層１４３は、パッド１３７の上面を露出する開口部１４８を有する。ソルダーレジスト層１４３は、半導体装置１３１に設けられたソルダーレジスト層１２３との間に隙間を介在させた状態で、ソルダーレジスト層１２３と対向している。
ソルダーレジスト層１４４は、基板本体１３６の下面１３６Ｂに設けられている。ソルダーレジスト層１４４は、パッド１３８の下面を露出する開口部１４９を有する。ソルダーレジスト層１４４の下面１４４Ｂは、同一平面上に配置された電子部品１７，１８の背面１７Ｂ，１８Ｂ及び第１の封止樹脂２１の上面２１Ａと接触している。
はんだ１４５は、開口部１４９から露出された部分のパッド１３８の下面に設けられている。はんだ１４５は、導電性ボール２３と接合されている。
本実施の形態の変形例に係る電子装置によれば、半導体装置１１と半導体装置１３１との間に、半導体装置１１と半導体装置１３１とを電気的に接続する配線基板１３２を設けることにより、半導体装置１１と半導体装置１３１とを電気的に接続する内部接続端子１１４の数を増加させることができる。
図４〜図２０は、本発明の第１の実施の形態に係る電子装置の製造工程を示す図である。図４〜図２０において、第１の実施の形態の電子装置１０と同一構成部分には同一符号を付す。
図４〜図２０を参照して、第１の実施の形態の電子装置１０の製造方法について説明する。なお、第１の実施の形態の電子装置１０の製造方法を説明する中で、第１の実施の形態の半導体装置１１の製造方法についても説明する。
始めに、図４に示す工程では、第１の支持体１５１の面１５１Ａに、半硬化状態とされた第１の封止樹脂２１を形成する（第１の封止樹脂形成工程）。
第１の支持体１５１としては、例えば、シリコン基板、金属板（例えば、Ｃｕ板）、ガラス板等を用いることができる。第１の支持体１５１の厚さは、例えば、３００μｍとすることができる。
第１の封止樹脂２１としては、例えば、半硬化状態とされたダイアタッチフィルムを用いることができる。第１の封止樹脂２１は、例えば、支持体１５１の面１５１Ａに、半硬化状態とされたダイアタッチフィルムを貼り付けることで形成する。なお、この段階での第１の封止樹脂２１の厚さは、先に説明した図２に示す第１の封止樹脂２１の厚さ（例えば、２００μｍ）よりも厚い。図４に示す第１の封止樹脂２１の厚さは、例えば、８００μｍとすることができる。
次いで、図５に示す工程では、半硬化状態とされた第１の封止樹脂２１の厚さの値よりも大きい直径を有する複数の導電性ボール２３を準備し、その後、第１の封止樹脂２１の下面２１Ｂ側から第１の封止樹脂２１を貫通するように、複数の導電性ボール２３の一方の端部を第１の支持体１５１の面１５１Ａに押し当てることにより、導電性ボール２３の一方の端部に平坦な面２３Ｃを形成する。この際、第１の封止樹脂２１の下面２１Ｂから複数の導電性ボール２３の他方の端部が露出されるように、複数の導電性ボール２３を第１の封止樹脂２１に内設させる（導電性ボール内設工程）。
導電性ボール２３としては、例えば、はんだボールを用いることができる。半硬化状態とされた第１の封止樹脂２１の厚さが８００μｍの場合、導電性ボール２３の直径は、例えば、１０００μｍとすることができる。
次いで、図６に示す工程では、図５に示す構造体の下面側から、複数の導電性ボール２３の他方の端部と対向する平坦な押圧面１５３Ａを有した押圧部材１５３により、複数の導電性ボール２３の他方の端部を押し潰す（コイニングする）ことで、複数の導電性ボール２３の他方の端部に、第１の封止樹脂２１の下面２１Ｂから突出する第１の接続面である接続面２３Ｂを形成する（導電性ボール押潰工程）。接続面２３Ｂは、平坦な面とされている。
これにより、ビア６６，７１，８２のうち、いずれか１つのビアと接続される接続面２３Ｂが形成されると共に、複数の導電性ボール２３の高さを揃えることができる。
次いで、図７に示す工程では、第２の支持体１５５の平坦な面１５５Ａと電極パッド１０１〜１０３，１０５〜１０７の接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａとが接触するように、第２の支持体１５５の平坦な面１５５Ａに電子部品１７，１８を接着する（電子部品接着工程）。
具体的には、例えば、ダイアタッチフィルム（図示せず）を用いて、第２の支持体１５５の平坦な面１５５Ａに電子部品１７，１８を接着する。第２の支持体１５５としては、例えば、シリコン基板、金属板（例えば、Ｃｕ板）、ガラス板等を用いることができる。第２の支持体１５５の厚さは、例えば、３００μｍとすることができる。
電子部品１７は、薄板化されていない電子部品である。電子部品１７は、接続面１０１Ａ，１０２Ａ，１０３Ａを備えた電極パッド１０１〜１０３を有する。電子部品１７の厚さは、例えば、７５０μｍとすることができる。
電子部品１８は、薄板化されていない電子部品である。電子部品１８は、接続面１０５Ａ，１０６Ａ，１０７Ａを備えた電極パッド１０５〜１０７を有する。電子部品１８の厚さは、例えば、７５０μｍとすることができる。
上記構成とされた電子部品１７，１８としては、例えば、両方がＣＰＵ用の半導体チップ、または、一方がＣＰＵ用の半導体チップで他方がメモリ用半導体チップ、或いは、一方がＣＰＵ用の半導体チップで他方がＧＰＵ（Graphics Processing Unit）を用いることができる。
このように、薄板化され、ハンドリングしにくい電子部品１７，１８を用いる代わりに、薄板化されていない電子部品１７，１８を用いることにより、第２の支持体１５５の平坦な面１５５Ａの所定の位置に電子部品１７，１８を精度良く接着することができる。
次いで、図８に示す工程では、第２の支持体１５５に接着された電子部品１７，１８と第１の封止樹脂２１とを対向配置させた後、導電性ボール２３の接続面２３Ｂと第２の支持体１５５の平坦な面１５５Ａとが接触するまで、第２の支持体１５５に向かう方向へ第１の支持体１５１を押圧し、その後、第１の封止樹脂２１を完全に硬化させることで、電子部品１７，１８の一部を封止する（第１の封止工程）。
具体的には、例えば、第１の封止樹脂２１が熱硬化性樹脂よりなる場合、押圧後に、第１の封止樹脂２１を加熱することで第１の封止樹脂２１を完全に硬化させる。完全に硬化した第１の封止樹脂２１の厚さは、例えば、２００μｍとすることができる。
次いで、図９に示す工程では、図８に示す第２の支持体１５５を除去する（第２の支持体除去工程）。これにより、第１の封止樹脂２１の下面２１Ｂ、第１の封止樹脂２１から露出された部分の電子部品１７，１８、第１の封止樹脂２１から露出された部分の導電性ボール２３が露出される。
次いで、図１０に示す工程では、第１の封止樹脂２１から露出された部分の電子部品１７，１８（但し、接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａは除く）、第１の封止樹脂２１の下面２１Ｂ、及び第１の封止樹脂２１から露出された部分の導電性ボール２３の側面を覆うと共に、接続面２３Ｂ，１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａを通過する平面上に配置された多層配線構造体形成面２２Ｂを有する第２の封止樹脂２２を形成する（第２の封止樹脂形成工程）。
第２の封止樹脂２２としては、例えば、モールド樹脂（例えば、厚さ１０μｍ）を用いることができる。
第２の封止樹脂２２は、例えば、図９に示す構造体の下面を覆うようにモールド樹脂を形成した後、図９に示す構造体の下面側から、接続面２３Ｂ，１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａが露出するまで、モールド樹脂を研磨することで形成できる。
次いで、図１１に示す工程では、図１０に示す構造体の下面（接続面２３Ｂ，１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ、及び第２の封止樹脂２２の下面２２Ｂ）側に、開口部１６１〜１６９を有した絶縁層５１を形成する。絶縁層５１としては、例えば、エポキシ樹脂よりなる絶縁樹脂フィルムを用いることができる。具体的には、絶縁層５１は、例えば、図１０に示す構造体の下面に、絶縁樹脂フィルム（例えば、厚さ１０μｍ）を貼り付けた後、開口部１６１〜１６９の形成領域に対応する部分の絶縁樹脂フィルムをレーザ加工することで形成できる。なお、レーザ加工の代わりに、フォトリソやインプリントを用いて開口部１６１〜１６９を形成してもよい。
開口部１６１〜１６３は、接続面２３Ｂを露出するように形成する。開口部１６４は、接続面１０１Ａを露出するように形成し、開口部１６５は、接続面１０２Ａを露出するように形成する。開口部１６６は、接続面１０３Ａを露出するように形成し、開口部１６７は、接続面１０５Ａを露出するように形成する。開口部１６８は、接続面１０６Ａを露出するように形成し、開口部１６９は、接続面１０７Ａを露出するように形成する。
次いで、図１２に示す工程では、開口部１６１〜１６９を充填するビア５４，５５，６１，６５，６６，７１，７５，８１，８２を形成すると共に、絶縁層５１の下面５１Ｂに配線５６，６２，６７，７２，７６，８３を形成する。
具体的には、ビア５４，５５，６１，６５，６６，７１，７５，８１，８２及び配線５６，６２，６７，７２，７６，８３は、例えば、セミアディティブ法により形成することができる。ビア５４，５５，６１，６５，６６，７１，７５，８１，８２及び配線５６，６２，６７，７２，７６，８３の材料としては、例えば、Ｃｕを用いることができる。
ビア５４（配線パターン４１の構成要素のうちの１つ）は、電極パッド１０１の接続面１０１Ａと直接接続されるように、開口部１６４に形成する。ビア５５（配線パターン４１の構成要素のうちの１つ）は、電極パッド１０５の接続面１０５Ａと直接接続されるように、開口部１６７に形成する。配線５６は、ビア５４，５５と一体的に形成する。
ビア６１（配線パターン４２の構成要素のうちの１つ）は、電極パッド１０２の接続面１０２Ａと直接接続されるように、開口部１６５に形成する。配線６２は、ビア６１と一体的に形成する。
ビア６５（配線パターン４３の構成要素のうちの１つ）は、電極パッド１０３の接続面１０３Ａと直接接続されるように、開口部１６６に形成する。ビア６６（配線パターン４３の構成要素のうちの１つ）は、導電性ボール２３の接続面２３Ｂと直接接続されるように、開口部１６１に形成する。配線６７は、ビア６５，６６と一体的に形成する。
ビア７１（配線パターン４４の構成要素のうちの１つ）は、導電性ボール２３の接続面２３Ｂと直接接続されるように、開口部１６２に形成する。配線７２は、ビア７１と一体的に形成する。ビア７５（配線パターン４５の構成要素のうちの１つ）は、電極パッド１０６の接続面１０６Ａと直接接続されるように、開口部１６８に形成する。配線７６は、ビア７５と一体的に形成する。
ビア８１（配線パターン４６の構成要素のうちの１つ）は、電極パッド１０７の接続面１０７Ａと直接接続されるように、開口部１６９に形成する。ビア８２は、接続面２３Ｂと直接接続されるように、開口部１６３に形成する。配線８３は、ビア８１，８２と一体的に形成する。
このように、電子部品１７，１８の電極パッド１０１〜１０３，１０５〜１０７と配線パターン４１〜４３，４５，４６とを直接接続することにより、バンプ或いは金属ワイヤを介して、電子部品２１２と配線パターン２１９とを電気的に接続させた従来の半導体装置２００（図１参照）と比較して、半導体装置１１の厚さ方向のサイズの小型化を図ることができる。
次いで、図１３に示す工程では、絶縁層５１の下面５１Ｂに、開口部１７１〜１７６を有すると共に、配線５６，６２，６７，７２，７６，８３の一部を覆う絶縁層５２を形成する。
絶縁層５２としては、例えば、エポキシ樹脂よりなる絶縁樹脂フィルムを用いることができる。具体的には、絶縁層５２は、例えば、図１２に示す構造体の下面に、絶縁樹脂フィルム（例えば、厚さ２０μｍ）を貼り付けた後、開口部１７１〜１７６の形成領域に対応する部分の絶縁樹脂フィルムをレーザ加工することで形成できる。なお、レーザ加工の代わりに、フォトリソやインプリントにより開口部１７１〜１７６を形成してもよい。
開口部１７１は、配線５６の下面の一部を露出するように形成する。開口部１７２は、配線６２の下面の一部を露出するように形成する。開口部１７３は、配線６７の下面の一部を露出するように形成する。開口部１７４は、配線７２の下面の一部を露出するように形成する。開口部１７５は、配線７６の下面の一部を露出するように形成する。開口部１７６は、配線８３の下面の一部を露出するように形成する。
次いで、図１４に示す工程では、開口部１７１〜１７６を充填するビア５７，６３，６８，７３，７７，８４を形成すると共に、絶縁層５２の下面５２Ｂに、接続面３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａ，３６Ａを有する外部接続用パッド３１〜３６を形成する。
具体的には、ビア５７，６３，６８，７３，７７，８４及び外部接続用パッド３１〜３６は、例えば、セミアディティブ法により形成することができる。ビア５７，６３，６８，７３，７７，８４及び外部接続用パッド３１〜３６の材料としては、例えば、Ｃｕを用いることができる。
ビア５７は、配線５６と接続されるように、開口部１７１に形成する。外部接続用パッド３１は、ビア５７と一体的に形成する。ビア６３は、配線６２と接続されるように、開口部１７２に形成する。外部接続用パッド３２は、ビア６３と一体的に形成する。
ビア６８は、配線６７と接続されるように、開口部１７３に形成する。外部接続用パッド３３は、ビア６８と一体的に形成する。ビア７３は、配線７２と接続されるように、開口部１７４に形成する。外部接続用パッド３４は、ビア７３と一体的に形成する。
ビア７７は、配線７６と接続されるように、開口部１７５に形成する。外部接続用パッド３５は、ビア７７と一体的に形成する。ビア８４は、配線８３と接続されるように、開口部１７６に形成する。外部接続用パッド３６は、ビア８４と一体的に形成する。
次いで、図１５に示す工程では、絶縁層５２の下面５２Ｂに、開口部９１〜９６を有したソルダーレジスト層４８を形成する。開口部９１は、接続面３１Ａを露出するように形成し、開口部９２は、接続面３２Ａを露出するように形成する。開口部９３は、接続面３３Ａを露出するように形成し、開口部９４は、接続面３４Ａを露出するように形成する。開口部９５は、接続面３５Ａを露出するように形成する。開口部９６は、接続面３６Ａを露出するように形成する。
次いで、図１６に示す工程では、接続面３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａ，３６Ａに、外部接続端子４９を形成する。これにより、第２の封止樹脂２２の下面２２Ｂに、多層配線構造体１６が形成される。なお、図１１〜図１６に示す工程が、「多層配線構造体形成工程」に相当する工程である。
外部接続端子４９としては、例えば、金属ポストを用いることができる。なお、図１６では、外部接続端子４９として金属ポストを用いた場合を例に挙げて図示したが、金属ポストの代わりに、外部接続端子４９として、例えば、導電性ボール（例えば、はんだボール）を用いてもよい。
次いで、図１７に示す工程では、図１６に示す構造体に設けられた第１の支持体１５１を除去する（第１の支持体除去工程）。第１の支持体１５１がシリコン基板の場合、第１の支持体１５１の除去は、例えば、ドライエッチング法によりシリコン基板をエッチングすることで行う。また、第１の支持体１５１がＣｕ板の場合、第１の支持体１５１の除去は、例えば、Ｃｕ板をウエットエッチングにより除去することで行う。
次いで、図１８に示す工程では、図１７に示す構造体の上面側（第１の支持体１５１が配設されていた側）から、導電性ボール２３、第１の封止樹脂２１、及び電子部品１７，１８を研磨（例えば、ＣＭＰ（Chemical Mechanical Polishing））することにより、電子部品１７，１８を薄板化し、導電性ボール２３に第２の接続面である接続面２３Ａを形成すると共に、接続面２３Ａ、研磨された側の電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び研磨された側の第１の封止樹脂２１の面２１Ａを同一平面上に配置する（研磨工程）。これにより、半導体装置１１が製造される。
このように、研磨することにより、導電性ボール２３に形成される接続面２３Ａ、研磨された側の電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び研磨後の第１の封止樹脂２１の上面２１Ａを同一平面上に配置することで、半導体装置１１の上面（半導体装置１２が接続される側の半導体装置１１の面）を平坦な面にすることが可能となる。
これにより、後述する図１９に示す半導体装置１２に設けられ、半導体装置１１に設けられた導電性ボール２３と接合される内部接続端子１１４の直径（高さ）を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
次いで、図１９に示す工程では、周知の手法により形成された半導体装置１２を準備すると共に、半導体装置１１に設けられた導電性ボール２３の接続面２３Ａと半導体装置１２に設けられた内部接続端子１１４とが接触するように、半導体装置１１上に半導体装置１２を載置する。
内部接続端子１１４としては、例えば、はんだボールを用いることができる。また、先に説明したように、半導体装置１２と対向する半導体装置１１の上面は、平坦な面とされているため、内部接続端子１１４の直径（高さ）を小さくすることができる。具体的には、内部接続端子１１４の直径（高さ）は、例えば、３０μｍとすることができる。
次いで、図２０に示す工程では、加熱により、導電性ボール２３，１１４を溶融させ、導電性ボール２３と内部接続端子１１４とを接合させる。これにより、半導体装置１１と、半導体装置１１と電気的に接続された半導体装置１２とを備えた第１の実施の形態の電子装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、多層配線構造体形成面２２Ｂ、電子部品１７，１８の接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ、及び導電性ボール２３の接続面２３Ｂに、配線パターン４１〜４３，４５，４６と電子部品１７，１８の接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａとが直接接続されるように、多層配線構造体１６を形成することにより、バンプ或いは金属ワイヤを介して、電子部品２１２と配線パターン２１９とを電気的に接続させた従来の半導体装置２００（図１参照）と比較して、半導体装置１１の厚さ方向のサイズの小型化を図ることができる。
また、第２の支持体１５５に接着された電子部品１７，１８と第１の封止樹脂２１とを対向配置させた後、導電性ボール２３の接続面２３Ｂと第２の支持体１５５の平坦な面１５５Ａとが接触するまで、第２の支持体１５５に向かう方向へ第１の支持体１５１を押圧し、その後、第１の封止樹脂２１を完全に硬化させることで、電子部品１７，１８の側面を封止することにより、第１の封止樹脂２１が多層配線構造体１６の強度を補強する補強材として機能するため、半導体装置１１の強度を向上させることができる。
なお、第１の実施の形態の変形例に係る電子装置１３０（図３参照）は、図４〜図１８に示す工程と同様な処理を行うことで半導体装置１１を形成し、次いで、周知の手法により形成された配線基板１３２を半導体装置１１の上面に積層させ、次いで、導電性ボール２３及びはんだ１４５を溶融させた後、導電性ボール２３とはんだ１４５とを接合させ、次いで、周知の手法により形成された半導体装置１２に設けられた内部接続端子１１４と配線基板１３２に設けられたパッド１３７とを接続させることで形成できる。
（第２の実施の形態）
図２１は、本発明の第２の実施の形態に係る電子装置の断面図である。図２１において、第１の実施の形態の電子装置１０と同一構成部分には、同一符号を付す。
図２１を参照するに、第２の実施の形態の電子装置１６０は、第１の実施の形態の電子装置１０に設けられた半導体装置１１の代わりに、半導体装置１６１を設けた以外は、電子装置１０と同様に構成される。
半導体装置１６１は、第１の実施の形態で説明した半導体装置１１に設けられた導電性ボール２３の代わりに、導電部材として金属ポスト１６３を設けた以外は、半導体装置１１と同様に構成される。
金属ポスト１６３は、ビア６６，７１，８２と対向する部分の第１及び第２の封止樹脂２１，２２を貫通するように配設されている。金属ポスト１６３は、第１の接続面である接続面１６３Ｂと、第２の接続面である接続面１６３Ａとを有する。
接続面１６３Ｂは、平坦な面である。接続面１６３Ｂは、ビア６６，７１，８２のうち、いずれか１つのビアの上端と接続されている。これにより、金属ポスト１６３は、多層配線構造体１６及び電子部品１７，１８と電気的に接続されている。
接続面１６３Ａは、平坦な面である。接続面１６３Ａは、電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び第１の封止樹脂２１の上面２１Ａに対して略面一となるように構成されている。言い換えれば、接続面１６３Ａ、電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び第１の封止樹脂２１の上面２１Ａは、同一平面上に配置されている。接続面１６３Ａは、半導体装置１２に設けられた内部接続端子１１４と接続されている。これにより、金属ポスト１６３は、半導体装置１２と電気的に接続されている。
上記構成とされた金属ポスト１６３は、半導体装置１２と多層配線構造体１６及び電子部品１７，１８とを電気的に接続している。金属ポスト１６３としては、例えば、Ｃｕポストを用いることができる。金属ポスト１６３の厚さは、例えば、２００μｍとすることができる。
このような構成とされた第２の実施の形態の半導体装置１６１は、第１の実施の形態の半導体装置１１と同様な効果を得ることができる。
また、上記構成とされた半導体装置１６１と、半導体装置１６１と電気的に接続される半導体装置１２とを備えた第２の実施の形態の電子装置１６０は、第１の実施の形態の電子装置１０と同様な効果を得ることができる。
図２２〜図２８は、本発明の第２の実施の形態に係る電子装置の製造工程を示す図である。図２２〜図２８において、第２の実施の形態の電子装置１６０と同一構成部分には同一符号を付す。
図２２〜図２８を参照して、第２の実施の形態の電子装置１６０の製造方法について説明する。なお、第２の実施の形態の電子装置１６０の製造方法を説明する中で、第２の実施の形態の半導体装置１６１の製造方法についても説明する。
始めに、第１の実施の形態で説明した図４に示す工程と同様な処理を行うことで、図４に示す構造体を形成する（第１の封止樹脂形成工程）。
なお、この段階での第１の封止樹脂２１の厚さは、先に説明した図２１に示す第１の封止樹脂２１の厚さ（例えば、２００μｍ）よりも厚い。図４に示す第１の封止樹脂２１の厚さは、例えば、８００μｍとすることができる。
次いで、図２２に示す工程では、半硬化状態とされた第１の封止樹脂２１の厚さの値よりも大きい値とされた高さを有すると共に、平坦な面１６３Ｃと、平坦な面１６３Ｃの反対側に配置された接続面１６３Ｂ（第１の接続面）とを備えた複数の金属ポスト１６３を準備する。次いで、第１の封止樹脂２１の下面２１Ｂ側から第１の封止樹脂２１を貫通するように、複数の金属ポスト１６３の平坦な面１６３Ｃと第１の支持体１５１の面１５１Ａとを接触させると共に、第１の封止樹脂２１から接続面１６３Ｂを突出させた状態で、第１の封止樹脂２１に複数の金属ポスト１６３を内設する（金属ポスト内設工程）。
次いで、図２３に示す工程では、第１の実施の形態で説明した図７に示す電子部品１７，１８が接着された第２の支持体１５５を準備（電子部品接着工程）し、次いで、第２の支持体１５５の上方に、電子部品１７，１８と第１の封止樹脂２１とが対向するように、図２２に示す構造体を配置する。
次いで、接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ，１６３Ｂと第２の支持体１５５の面１５５Ａとが接触するまで、第２の支持体１５５に向かう方向へ第１の支持体１５１を押圧し、その後、第１の封止樹脂２１を完全に硬化させることで、電子部品１７，１８の側面を封止する（第１の封止工程）。
このように、多層配線構造体１６と半導体装置１２とを電気的に接続する導電部材として、複数の導電性ボール２３の代わりに、導電性ボール２３と比較して高さばらつきの小さい複数の金属ポスト１６３を用いることにより、第１の実施の形態で説明した複数の導電性ボール２３の高さを揃える導電性ボール押潰工程が不要となるため、半導体装置１６１の製造コストを低減させることができる。
次いで、図２４に示す工程では、図２３に示す第２の支持体１５５を除去する（第２の支持体除去工程）。これにより、第１の封止樹脂２１の下面２１Ｂ、電子部品１７，１８の電極パッド形成面１７Ａ，１８Ａ、及び金属ポスト１６３の接続面１６３Ｂが露出される。
次いで、図２５に示す工程では、第１の封止樹脂２１の下面２１Ｂ、第１の封止樹脂２１から露出された部分の電子部品１７、１８、及び第１の封止樹脂２１から露出された部分の金属ポスト１６３の側面に、接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ，１６３Ｂを露出すると共に、接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ，１６３Ｂと同一平面上に配置された多層配線構造体形成面２２Ｂを有する第２の封止樹脂２２を形成する（第２の封止樹脂形成工程）。
第２の封止樹脂は、第１の実施の形態で説明した図１０に示す工程と同様な手法により形成することができる。第２の封止樹脂２２としては、例えば、モールド樹脂（例えば、厚さ１０μｍ）を用いることができる。
次いで、図２６に示す工程では、第１の実施の形態で説明した図１１〜図１６に示す工程と同様な処理を行うことにより、第２の封止樹脂２２の下面２２Ｂ及び接続面１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ，１６３Ｂに、配線パターン４１〜４３が接続面１０１Ａ，１０２Ａ，１０３Ａと直接接続されると共に、配線パターン４１，４５，４６が接続面１０５Ａ，１０６Ａ，１０７Ａと直接接続されるように、多層配線構造体１６を形成する（多層配線構造体形成工程）。
このように、電子部品１７，１８の電極パッド１０１〜１０３，１０５〜１０７と配線パターン４１〜４３，４５，４６とを直接接続することにより、バンプ或いは金属ワイヤを介して、電子部品２１２と配線パターン２１９とを電気的に接続させた従来の半導体装置２００（図１参照）と比較して、半導体装置１６１の厚さ方向のサイズの小型化を図ることができる。
次いで、図２７に示す工程では、第１の実施の形態で説明した図１７に示す工程と同様な処理を行うことにより、図２６に示す第１の支持体１５１を除去する（第１の支持体除去工程）。
その後、第１の支持体１５１が配設されていた側から、金属ポスト１６３、第１の封止樹脂２１、及び電子部品１７，１８を研磨（例えば、ＣＭＰ（Chemical Mechanical
Polishing）を用いた研磨）することにより、電子部品１７，１８を薄板化して、金属ポスト１６３に接続面１６３Ａ（第２の接続面）を形成する（研磨工程）。
このとき、研磨された側の電子部品１７，１８の背面１７Ｂ，１８Ｂ、研磨された側の第１の封止樹脂２１の上面２１Ａ、及び金属ポスト１６３に接続面１６３Ａを同一平面上に配置する。これにより、第２の実施の形態の半導体装置１６１が製造される。
また、研磨により金属ポスト１６３に形成される接続面１６３Ａ、研磨された側の電子部品１７，１８の背面１７Ｂ，１８Ｂ、及び研磨された側の第１の封止樹脂２１の面２１Ａを同一平面上に配置することで、半導体装置１６１の上面（半導体装置１２が接続される側の半導体装置１３１の面）を平坦な面にすることが可能となる。
これにより、半導体装置１２に設けられ、金属ポスト１６３と接合される内部接続端子１１４の直径（高さ）を小さくすることが可能となるため、電子装置１６０の厚さ方向のサイズの小型化を図ることができる。
次いで、図２８に示す工程では、半導体装置１６１に設けられた接続面１６３Ａと半導体装置１２に設けられた内部接続端子１１４とが接触するように、半導体装置１６１上に半導体装置１２を配置し、その後、内部接続端子１１４を溶融させることで、内部接続端子１１４と金属ポスト１６３とを接続する。これにより、半導体装置１６１と、半導体装置１６１と電気的に接続された半導体装置１２とを備えた第２の実施の形態の電子装置１６０が製造される。
本実施の形態の半導体装置の製造方法によれば、多層配線構造体１６と半導体装置１２とを電気的に接続する導電部材として、複数の導電性ボール２３の代わりに、導電性ボール２３と比較して高さばらつきの小さい複数の金属ポスト１６３を用いることにより、第１の実施の形態で説明した複数の導電性ボール２３の高さを揃える導電性ボール押潰工程が不要となるため、半導体装置１６１の製造コストを低減させることができる。
また、第２の実施の形態の半導体装置１６１の製造方法は、第１の実施の形態の半導体装置１１の製造方法と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、第１及び第２の実施の形態の半導体装置１１，１６１では、２つの電子部品（電子部品１７，１８）を設けた場合を例に挙げて説明したが、多層配線構造体１６上に配置される電子部品の数はこれに限定されない。つまり、多層配線構造体１６上に配置される電子部品の数は、１つでもよいし、３つ以上でもよい。
１０，１３０，１６０ 電子装置
１１，１２，１３１ 半導体装置
１６ 多層配線構造体
１７，１８，１１２ 電子部品
１７Ａ，１８Ａ 電極パッド形成面
１７Ｂ，１８Ｂ 背面
２１ 第１の封止樹脂
２１Ａ，２２Ａ，５１Ａ，１１７Ａ，１３６Ａ 上面
２１Ｂ，５１Ｂ，５２Ｂ，１１７Ｂ，１３６Ｂ 下面
２２ 第２の封止樹脂
２２Ｂ 多層配構造体形成面
２３ 導電性ボール
２３Ａ，２３Ｂ，３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａ，３６Ａ，１０１Ａ，１０２Ａ，１０３Ａ，１０５Ａ，１０６Ａ，１０７Ａ，１６３Ａ，１６３Ｂ 接続面
２３Ｃ，１６３Ｃ 平坦な面
２５ 積層体
３１〜３６ 外部接続用パッド
４１〜４６，１２１，１４１ 配線パターン
４８，１２２，１２３，１４３，１４４ ソルダーレジスト層
４９ 外部接続端子
５１，５２ 絶縁層
５４，５５，５７，６１，６３，６５，６６，６８，７１，７３，７５，７７，８１，８２，８４ ビア
５６，６２，６７，７２，７６，８３ 配線
９１〜９６，１２２Ａ，１２３Ａ，１４８，１４９，１６１〜１６９，１７１〜１７６ 開口部
１０１〜１０３，１０５〜１０７，１２６ 電極パッド
１１１，１３２ 配線基板
１１２Ａ，１５１Ａ 面
１１３ モールド樹脂
１１４ 内部接続端子
１１５ 金属ワイヤ
１１７，１３６ 基板本体
１１８，１１９，１３７，１３８ パッド
１４５ はんだ
１５１ 第１の支持体
１５３ 押圧部材
１５３Ａ 押圧面
１５５ 第２の支持体
１５５Ａ 平坦な面
１６３ 金属ポスト

Claims (8)

  1. 接続面を有する電極パッド、該電極パッドが形成される電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品と、
    前記接続面を通過する平面上に配置された第１の接続面と、前記背面を通過する平面上に配置された第２の接続面とを有し、前記電子部品の周囲に設けられた導電部材と、
    前記背面及び前記第２の接続面を通過する平面上に配置された平坦な面を有すると共に、前記電子部品の側面及び前記導電部材の側面を封止する第１の封止樹脂と、
    前記平坦な面の反対側に配置された前記第１の封止樹脂の面に設けられ、前記接続面、前記第１の接続面を通過する平面上に配置された多層配線構造体形成面を有し、前記電極パッド、前記電極パッド形成面、及び前記導電部材の一部を封止する第２の封止樹脂と、
    前記接続面、前記第１の接続面、及び前記多層配線構造体形成面を覆うように設けられ、積層された複数の絶縁層により構成された積層体と、前記第２の封止樹脂と接触する第１の面とは反対側に位置する前記積層体の第２の面に配置された外部接続用パッドと、前記積層体に内設され、前記外部接続用パッドと接続されると共に、前記接続面と接触する部分の前記積層体の第１の面から露出された第１の接続部、及び前記第１の接続面と接触する部分の前記積層体の第１の面から露出された第２の接続部を有する配線パターンと、を備えた多層配線構造体と、を備えたことを特徴とする半導体装置。
  2. 前記導電部材は、導電性ボール又は金属ポストであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の封止樹脂の厚さは、前記第２の封止樹脂の厚さ及び前記多層配線構造体の厚さよりも厚いことを特徴とする請求項１または２記載の半導体装置。
  4. 複数の絶縁層が積層された積層体、及び該積層体に設けられた配線パターンを有する多層配線構造体と、前記配線パターンと電気的に接続される電極パッドを有する電子部品と、を備え、前記電極パッドが接続面を有する半導体装置の製造方法であって、
    第１の支持体の面に、半硬化状態とされた第１の封止樹脂を形成する第１の封止樹脂形成工程と、
    前記第１の封止樹脂の厚さの値よりも大きい直径を有する複数の導電性ボールを準備し、その後、前記第１の封止樹脂を貫通するように、複数の前記導電性ボールを前記第１の支持体の面に押し当てることで、前記複数の前記導電性ボールの一方の端部に平坦な面を形成すると共に、前記第１の封止樹脂から複数の前記導電性ボールの他方の端部を突出させた状態で、前記第１の封止樹脂に複数の前記導電性ボールを内設する導電性ボール内設工程と、
    平坦な押圧面を有した押圧部材を準備し、前記押圧面により複数の前記導電性ボールの他方の端部を押し潰すことで、複数の前記導電性ボールに、前記第１の封止樹脂から突出する第１の接続面を形成する導電性ボール押潰工程と、
    第２の支持体の平坦な面と前記電子部品の接続面とが接触するように、前記第２の支持体に前記電子部品を接着する電子部品接着工程と、
    前記導電性ボール押潰工程後に、前記第２の支持体に接着された前記電子部品と前記第１の封止樹脂とを対向配置させた後、前記第１の接続面と前記第２の支持体の平坦な面とが接触するまで、前記第２の支持体に向かう方向へ前記第１の支持体を押圧し、その後、前記第１の封止樹脂を完全に硬化させることで、前記電子部品の側面を封止する第１の封止工程と、
    前記第１の封止工程後に、前記第２の支持体を除去する第２の支持体除去工程と、
    前記第１の封止樹脂から露出された部分の前記電子部品、前記第１の封止樹脂から露出された部分の前記導電性ボールの側面、及び前記第１の支持体と接触する面とは反対側に位置する前記第１の封止樹脂の面に、前記電子部品の接続面及び前記第１の接続面を露出すると共に、前記電子部品の接続面及び前記第１の接続面を通過する平面上に配置された多層配線構造体形成面を有する第２の封止樹脂を形成する第２の封止樹脂形成工程と、
    前記多層配線構造体形成面、前記電子部品の接続面、及び前記第１の接続面に、前記配線パターンと前記電子部品の接続面及び前記第１の接続面とが直接接続されるように、前記多層配線構造体を形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程後に、前記第１の支持体を除去する第１の支持体除去工程と、を含むことを特徴とする半導体装置の製造方法。
  5. 前記第１の支持体除去工程後に、前記第１の支持体が配設されていた側から、前記導電性ボール、前記第１の封止樹脂、及び前記電子部品を研磨することにより、前記電子部品を薄板化すると共に、研磨により前記導電性ボールに形成される第２の接続面、研磨された前記電子部品の背面、及び研磨された側の前記第１の封止樹脂の面を同一平面上に配置する研磨工程を設けたことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 複数の絶縁層が積層された積層体、及び該積層体に設けられた配線パターンを有する多層配線構造体と、前記配線パターンと電気的に接続される電極パッドを有する電子部品と、を備え、前記電極パッドが接続面を有する半導体装置の製造方法であって、
    第１の支持体の面に、半硬化状態とされた第１の封止樹脂を形成する第１の封止樹脂形成工程と、
    前記第１の封止樹脂の厚さの値よりも大きい値とされた高さを有すると共に、前記第１の支持体の面と接触する平坦な面と、前記第１の支持体の面の反対側に配置された第１の接続面とを有する複数の金属ポストを準備し、その後、前記第１の封止樹脂を貫通するように、複数の前記金属ポストを前記第１の支持体の面に押し当てることで、前記第１の支持体の面と前記平坦面とを接触させると共に、前記第１の封止樹脂から前記第１の接続面を突出させた状態で前記第１の封止樹脂に複数の前記金属ポストを内設させる金属ポスト内設工程と、
    第２の支持体の平坦な面と前記電子部品の接続面とが接触するように、前記第２の支持体の平坦な面に前記電子部品を接着する電子部品接着工程と、
    前記第２の支持体に接着された前記電子部品と前記第１の封止樹脂とを対向配置させた後、前記第１の接続面と前記第２の支持体の平坦な面とが接触するまで、前記第２の支持体に向かう方向へ前記第１の支持体を押圧し、その後、前記第１の封止樹脂を完全に硬化させることで、前記電子部品の側面を封止する第１の封止工程と、
    前記第１の封止工程後に、前記第２の支持体を除去する第２の支持体除去工程と、
    前記第１の封止樹脂から露出された部分の前記電子部品、前記第１の封止樹脂から露出された部分の前記金属ポストの側面、及び前記第１の支持体と接触する面とは反対側に位置する前記第１の封止樹脂の面に、前記電子部品の接続面及び前記第１の接続面を露出すると共に、前記電子部品の接続面及び前記第１の接続面を通過する平面上に配置された多層配線構造体形成面を有する第２の封止樹脂を形成する第２の封止樹脂形成工程と、
    前記多層配線構造体形成面、前記電子部品の接続面、及び前記第１の接続面に、前記配線パターンと前記電子部品の接続面及び前記第１の接続面とが直接接続されるように、前記多層配線構造体を形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程後に、前記第１の支持体を除去する第１の支持体除去工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 前記第１の支持体除去工程後に、前記第１の支持体が配設されていた側から、前記金属ポスト、前記第１の封止樹脂、及び前記電子部品を研磨することにより、前記電子部品を薄板化すると共に、研磨により前記金属ポストに形成された第２の接続面、研磨された前記電子部品の背面、及び研磨された側の前記第１の封止樹脂の面を同一平面上に配置する研磨工程を設けたことを特徴とする請求項６記載の半導体装置の製造方法。
  8. 請求項１ないし３のうち、いずれか１項記載の半導体装置と、
    前記導電部材の上面と対向するように配置され、前記半導体装置と電気的に接続される内部接続端子を有した他の半導体装置と、を備えたことを特徴とする電子装置。
JP2009048491A 2009-03-02 2009-03-02 半導体装置及びその製造方法、並びに電子装置 Pending JP2010205851A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009048491A JP2010205851A (ja) 2009-03-02 2009-03-02 半導体装置及びその製造方法、並びに電子装置
US12/715,008 US20100219522A1 (en) 2009-03-02 2010-03-01 Semiconductor device and method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009048491A JP2010205851A (ja) 2009-03-02 2009-03-02 半導体装置及びその製造方法、並びに電子装置

Publications (2)

Publication Number Publication Date
JP2010205851A true JP2010205851A (ja) 2010-09-16
JP2010205851A5 JP2010205851A5 (ja) 2012-03-29

Family

ID=42666674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009048491A Pending JP2010205851A (ja) 2009-03-02 2009-03-02 半導体装置及びその製造方法、並びに電子装置

Country Status (2)

Country Link
US (1) US20100219522A1 (ja)
JP (1) JP2010205851A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504774A (ja) * 2013-01-29 2016-02-12 アップル インコーポレイテッド 超薄型ＰｏＰパッケージ
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130090143A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
CN111933621A (zh) * 2020-07-01 2020-11-13 江苏长电科技股份有限公司 一种电磁屏蔽封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016786A (ja) * 2007-07-02 2009-01-22 Nepes Corp 超薄型半導体パッケージ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19732619C2 (de) * 1997-07-29 1999-08-19 Fraunhofer Ges Forschung Optische Detektoreinrichtung
JP4394928B2 (ja) * 2003-07-30 2010-01-06 大日本印刷株式会社 多層配線基板およびその製造方法
JP3938921B2 (ja) * 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
CN102098876B (zh) * 2006-04-27 2014-04-09 日本电气株式会社 用于电路基板的制造工艺
WO2009081853A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 多層配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016786A (ja) * 2007-07-02 2009-01-22 Nepes Corp 超薄型半導体パッケージ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504774A (ja) * 2013-01-29 2016-02-12 アップル インコーポレイテッド 超薄型ＰｏＰパッケージ
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100219522A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5193898B2 (ja) 半導体装置及び電子装置
US8174109B2 (en) Electronic device and method of manufacturing same
JP5005603B2 (ja) 半導体装置及びその製造方法
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
JP5535494B2 (ja) 半導体装置
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
US9209146B2 (en) Electronic device packages having bumps and methods of manufacturing the same
US8211754B2 (en) Semiconductor device and manufacturing method thereof
US20100213605A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010232333A (ja) 半導体装置及びその製造方法、並びに電子装置
US7972903B2 (en) Semiconductor device having wiring line and manufacturing method thereof
JP4447143B2 (ja) 半導体装置及びその製造方法
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
WO2006004672A1 (en) Components with posts and pads
JP2016504774A (ja) 超薄型ＰｏＰパッケージ
JP2010205851A (ja) 半導体装置及びその製造方法、並びに電子装置
KR101030356B1 (ko) 반도체 패키지의 제조 방법
JP2008210912A (ja) 半導体装置及びその製造方法
JP2008091719A (ja) 半導体装置
US7964493B2 (en) Method of manufacturing semiconductor device
JP2010219477A5 (ja) 電子部品内蔵配線基板及びその製造方法
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP2009272512A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514