JP2005005488A - 半導体モジュールおよびそれらの製造方法 - Google Patents
半導体モジュールおよびそれらの製造方法 Download PDFInfo
- Publication number
- JP2005005488A JP2005005488A JP2003167244A JP2003167244A JP2005005488A JP 2005005488 A JP2005005488 A JP 2005005488A JP 2003167244 A JP2003167244 A JP 2003167244A JP 2003167244 A JP2003167244 A JP 2003167244A JP 2005005488 A JP2005005488 A JP 2005005488A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- layer
- wiring
- sensor device
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】電気特性に優れ、小型化、薄型化、軽量化に対応し、高品質、低コストの半導体モジュールおよびその製造方法を提供する。
【解決手段】配線基板とセンサーデバイスを接続してなる半導体モジュールにおいて、前記配線基板が、コア基板の少なくとも一方の面に絶縁層を介して配線層が設けられており、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、ガラスもしくはセラミック基板のいずれかより選ばれ、導電材料により表裏の導通がなされた複数のスル−ホ−ルを有し、前記配線基板と前記センサーデバイスが接合層により接合していることを特徴とする。
【選択図】 図１
【解決手段】配線基板とセンサーデバイスを接続してなる半導体モジュールにおいて、前記配線基板が、コア基板の少なくとも一方の面に絶縁層を介して配線層が設けられており、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、ガラスもしくはセラミック基板のいずれかより選ばれ、導電材料により表裏の導通がなされた複数のスル−ホ−ルを有し、前記配線基板と前記センサーデバイスが接合層により接合していることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高密度配線基板を用いた半導体モジュールおよびその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた配線基板とセンサーデバイスを接合した半導体モジュールおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介してコアとなる基板上に多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。コア基板の材料としてはガラスエポキシ樹脂等とともに、近年、熱膨張係数がシリコンに比較的近く、表面が平滑で耐熱性に優れたガラス基板が検討され始めている（例えば、特許文献１参照。）。
【０００４】
一方、従来、半導体チップを搭載した上記のような配線基板にセンサーデバイスを接続し半導体モジュールを形成する場合は、コア基板にセンサーデバイス等をワイヤボンディングにより個別に接続して実装する２次元的な平面実装が行なわれていた。
このような平面的な実装方法では、半導体モジュール全体が大きくなってしまい、特に、小型化、薄型化、軽量化が求められるカメラ等に用いられる半導体モジュールには不向きであった。
そこで、例えば、図８に示されるように、配線層８３を形成したセラミック等からなる実装基板８１上にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等のセンサーデバイス８２を搭載し、ボンディングワイヤ８４で上下を接続して実装する３次元的な実装が行なわれるようになった。さらに、センサー上に塵埃が付着するのを防止するために、入光側には接着剤層８５によりカバーガラス８６が設けられている。しかしながら、この方法も、セラミック基板がかなり厚く、小型化、薄型化、軽量化には限界があり、ＣＣＤと基板とは個々のダイに切断後にワイヤボンディングにより上下を接続するので、製造効率に問題があった。
上記の製造効率を改善した集積回路デバイスとして、ウェハレベルで配線基板と接続したパッケージ型集積回路装置が提案されている（特許文献２参照。）。特許文献２に示される集積回路装置は、図９に要点を図示するように、コア基板に相当するガラスで形成されたパッケージ層９１が、結晶基板９２の下側に、接着剤層９４で結晶基板９２との境界面全面がシールされた形態で設けられ、パッケージ層９１の縁に沿って配線９３が形成され、バンプ９５が設けられ、配線９３は結晶基板９２と導通部９６で接続している構造を示している。さらに、結晶基板９２のセンサーデバイス側には、センサー上に塵埃が付着するのを防止するために、スペーサ９７を介し、入光側にはカバーガラス９９が接着剤層９８により固着されている。
【０００５】
【特許文献１】
特開２００１−４４６３９号公報
【特許文献２】
特表２００３−５１６６３４号公報（第９頁、第２Ａ図）
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の多層プリント配線板は感光性ガラスをコア基板としており、材料組成面で制約が大きく、特殊な組成とするためにコスト高となり、汎用性に劣るという問題があった。
また、特許文献２が開示しているパッケージ型集積回路装置は、パッケージ層の斜めの縁に沿って配線が形成されており、配線の引き回しが制約され、また、高低ギャップのある上に配線をするので微細な配線ができないという問題があった。
本発明は、本発明は上記のような問題点を解消するためになされたものであり、電気特性に優れ、小型化、薄型化、軽量化に対応し、高品質、低コストの半導体モジュールおよびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる半導体モジュールは、配線基板とセンサーデバイスを接続してなる半導体モジュールにおいて、前記配線基板が、コア基板の少なくとも一方の面に絶縁層を介して配線層が設けられており、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、ガラスもしくはセラミック基板のいずれかより選ばれ、導電材料により表裏の導通がなされた複数のスル−ホ−ルを有し、前記配線基板と前記センサーデバイスが接合層により接合しているようにしたものである。
【０００８】
請求項２の発明に係わる半導体モジュールは、前記コア基板の厚さが５０〜３００μｍの範囲内であり、前記スルーホールの孔径が１０〜２００μｍの範囲内であるようにしたものである。
【０００９】
請求項３の発明に係わる半導体モジュールは、前記接合層が、前記センサーデバイスのパッドに前記配線層のメタルバンプをバンプ接合したものであるようにしたものである。
【００１０】
請求項４の発明に係わる半導体モジュールは、前記接合層が、異方性導電樹脂を併用するようにしたものである。本発明によれば、接合層がより強固に接合した高品質の半導体モジュールが提供される。
【００１１】
請求項５の発明に係わる半導体モジュールは、前記コア基板がセンサーデバイスの受光領域で透明であるようにしたものである。本発明によれば、コア基板の透明な特性を用いた小型化、薄型化、軽量化に適した半導体モジュールが提供される。
【００１２】
請求項６の発明に係わる半導体モジュールは、前記センサーデバイスがＣＣＤもしくはＣＭＯＳセンサーであり、前記センサーデバイスの受光領域に対応する前記配線基板の領域には配線層および接合層を設けず、センサーデバイスとの間は空気層であるようにしたものである。本発明によれば、空気層を設けることにより、センサーに入光する光の減衰が抑えられた高感度の半導体モジュールが提供される。
【００１３】
請求項７の発明に係わる半導体モジュールは、前記コア基板の少なくとも一方の面に光学機能層が設けられているようにしたものである。本発明によれば、コア基板に光学機能層を付与することにより、高機能の半導体モジュールが提供される。
【００１４】
請求項８の発明に係わる半導体モジュールは、前記光学機能層が反射防止層および／または赤外線カット層であるようにしたものである。
【００１５】
請求項９の発明に係わる半導体モジュールは、前記配線基板が防塵用カバーガラスの機能を兼ねるようにしたものである。本発明によれば、カバーガラスの厚みに相当する分だけモジュールを薄くすることができ、小型化、薄型化、軽量化に適した半導体モジュールが提供される。
【００１６】
請求項１０の発明に係わる半導体モジュールは、前記配線層が多層であるようにしたものである。本発明によれば、高密度ビルドアップ配線基板を用いた半導体モジュールが提供される。
【００１７】
請求項１１の発明に係わる半導体モジュールの製造方法は、配線基板とセンサーデバイスを接続してなる半導体モジュールの製造方法において、コア基板となるガラスもしくはセラミック基板に複数のスルーホールを形成する工程と、該スルーホールの表裏を導電材料により導通させる工程と、前記コア基板の少なくとも一方の面に配線層を設けて配線基板を形成する工程と、前記配線基板とセンサーデバイスを接合層により接合する工程と、を有するようにしたものである。
【００１８】
請求項１２の発明に係わる半導体モジュールの製造方法は、前記接合層による接合が、センサーデバイスを多面付けしたウェハと前記配線基板を多面付けしたガラスウェハもしくはセラミックウェハをウェハ同士で接合させ、次にダイシングして複数の半導体モジュールを形成するようにしたものである。本発明によれば、高い生産性を有する半導体モジュールの製造方法が提供される。
【００１９】
請求項１３の発明に係わる半導体モジュールの製造方法は、前記スル−ホ−ルの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものである。本発明によれば、必要とする仕様に好適なスルーホール形成方法による半導体モジュールの製造方法が提供される。
【００２０】
請求項１４の発明に係わる半導体モジュールの製造方法は、前記スル−ホ−ルの形成方法が、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いたものである。本発明によれば、高密度配線に適し生産性の高い半導体モジュールの製造方法が提供される。
【００２１】
請求項１５の発明に係わる半導体モジュールの製造方法は、前記配線基板にセンサーデバイスを接合層により接合するに際し、配線基板に設けたメタルバンプをセンサーデバイスのパッドと位置合せして接合するようにしたものである。
【００２２】
請求項１６の発明に係わる半導体モジュールの製造方法は、前記メタルバンプがバンプ形成後、バンプ頭部を残して少なくともバンプ周辺部を異方性導電樹脂で覆ってからバンプを接合するものである。本発明によれば、接合層がより強固に接合した半導体モジュールの製造方法が提供される。
【００２３】
請求項１７の発明に係わる半導体モジュールの製造方法は、前記接合時の温度が１５０℃以下で接合するようにしたものである。本発明によれば、センサーや電極への熱の影響を抑えた接合方法による半導体モジュールの製造方法が提供される。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
本発明の半導体モジュールは小型で薄型化、軽量化に対応し、高品質、低コストを目的とした種々のセンサーデバイス等の製品に適用できるが、本実施形態では、ＣＣＤもしくはＣＭＯＳセンサーを例にして説明する。
【００２５】
（半導体モジュール）
図１、図２、図３および図４は、それぞれ本発明の半導体モジュールの実施形態を模式的に示す部分縦断面図である。
代表的な図１に基づいて、本発明の半導体モジュールの実施形態を説明する。図１において、半導体モジュール１０は、ガラスもしくはセラミックによるコア基板１５の少なくとも一方の面に絶縁層を介して配線層１３が設けられた配線基板１１と、配線基板１１の一方の面に設けられた接合層１４により接合しているセンサーデバイス１２から構成されている。
【００２６】
本発明では、配線基板１１上に設ける微細な配線層の位置精度を保つために、コア基板１５はＸＹ方向（コア基板１５の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア基板１５として、ガラスもしくはセラミック基板のいずれかが用いられ、例えば、ガラス基板としては、ソーダライムガラス、低膨張ガラス、石英ガラスが用いられる。
コア基板１５の厚さは５０〜３００μｍの範囲内であるのが好ましい。コア基板１５の厚さが５０μｍ未満であるとコア基板として強度的に不十分であり、３００μｍを超えるとモジュールの薄型化に適しないからである。
【００２７】
配線基板１１を構成するコア基板１５は、複数の導電性のスル−ホ−ル１６が設けられている。本発明におけるコア基板１５の導電性スルーホール１６の形状は、表裏の開口径がほぼ同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状等、いずれであってもよい。
例えば、図２は導電性スルーホールがテーパー形状の場合を示す。この場合には、図２に示すように、センサーデバイス２２側の導電性スルーホール２６の開口径が小さい方が、配線層２３をより高密度化できるので好ましい。
本発明においては、スル−ホ−ル１６は開口径を１０〜２００μｍの範囲とするのが好ましい。スル−ホ−ル１６の開口径が１０μｍ未満であると深い微細孔を穿孔して導電材料を充填するのが困難となり、２００μｍを越えるとスルーホールの占有面積が大きくなり配線層１３の高密度化に好ましくないからである。
【００２８】
スルーホールに導電性を付与し導電性スル−ホ−ル１６とする方法は、導電材料として銅ペーストや銀ペースト等の公知の導電性ペ−ストをスルーホールに充填する方法と、スルーホールの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とする方法が用いられる。
なお、本発明における導電性スルーホール１６は、スルーホール内壁面が導電材料で覆われているが、スルーホールの中央部に空隙がある場合、およびスルーホール内部がすべて導電材料で充填されている場合のいずれも含めるものである。
【００２９】
本発明において、配線層１３は１層配線でもよいし、絶縁層を介し２層以上の配線層を重ね導電性のビアで絶縁層間を接続した多層配線でもよい。また、コア基板１５の両面に配線層が形成されていてもよい。１層配線の場合には、コア基板自体が絶縁層を兼ねることも可能である。コア基板１５上に設けた配線層１３の配線およびビアの材質は、アルミニウム、銅、銀、金、クロム等の導電材料、またはクロム／銅の２層膜、もしくはクロム／銅／クロムの３層膜等が用いられる。
絶縁層の材料としては、例えば、無機系絶縁材料としては、プラズマＣＶＤ法等の真空成膜法による酸化シリコン膜、窒化シリコン膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）を塗布し焼成したＳＯＧ膜等が挙げられ、有機系絶縁材料としては、熱硬化可能な感光性絶縁材料であるベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等を用いることができる。
【００３０】
本発明において、配線基板１１とセンサーデバイス１２は接合層１４で接合しており、接合層１４はコア基板１５の配線層１３上の導電パッドに設けられた銅、銀等のメタルバンプと、センサーデバイス１２上に設けられたＡｌ電極等のパッドを接続して形成されるものである。
本発明においては、メタルバンプ接合時に、接合部分の周囲を異方性導電樹脂で熱硬化させて接着することにより、接合部の接続をより強固に安定させることも可能である。また、異方性導電樹脂による接合は、接合部付近のみならずセンサーの受光領域に障害にならない範囲の領域をすべて接続することも可能である。異方性導電樹脂としては、エポキシ樹脂等を主成分とし、銅、銀、金、ニッケル等の金属微粒子を含む異方性導電樹脂が用いられ、フィルム形態であってもよい。
【００３１】
配線基板１１のセンサーデバイス１２接続側の反対側には、導電性スルーホール１６もしくは配線層のパッド（図示せず）上に半田バンプ１７が設けられている。
さらに、本発明では、図３に示すように、センサーデバイス３２にも導電性のスルーホール３９を設けて、センサーデバイス３２上の配線層３３ａと配線基板３１の配線層３３と導電性スルーホール３６と半田バンプ３７までを一貫して導通することが可能であり、小型化した高品質の半導体モジュール１０とすることができる。
【００３２】
本発明において、センサーデバイス１２としてＣＣＤもしくはＣＭＯＳセンサーを用いる場合には、コア基板１５とするガラスもしくはセラミック基板は、センサーの受光領域において透明であることが好ましい。透明は光が１００％透過しなければならぬことを意味しているわけではなく、センサーの受光領域の波長において、透過率が高い状態を示すものである。
ＣＣＤもしくはＣＭＯＳセンサーをモジュールとする場合、本発明の好ましい形態では、センサーデバイス１２はセンサー部１２ａが形成されている側で配線基板１１と接合しており、配線基板１１を通過した外光をセンサー１２ａが受光するので、センサー受光領域でのコア基板１５の透過率が高いほどより好ましいからである。
【００３３】
また、上記の場合、本発明の配線基板１１は、センサーデバイス１２の受光領域に対応する前記配線基板１１の領域には，配線層１３および接合層１４を設けず、センサーデバイスとの間は空気層１８であることが好ましい。図１における空気層１８の断面方向の幅は、配線基板１１とセンサーデバイス１２の距離に相当する。空気層１８を設けることにより、高い受光感度でセンサーを作用させることができる。
【００３４】
さらに、本発明において、通常の撮像用のＣＣＤもしくはＣＭＯＳセンサーを用いる場合には、図４に示すように、コア基板４５の少なくとも一方の面に反射防止層および／または赤外線カット層による光学機能層４５ａを形成するのが好ましい。反射防止層および／または赤外線カット層によりセンサー４２ａに不要な外光が入射するのを防止し、センサー感度を高めることが可能となる。
反射防止層は可視光線を反射防止するためのもので、その構成としては、単層膜や、高屈折率層と低屈折率層を交互に積層した多層膜構造のものが一般的であり、スパッタリングや蒸着等の真空成膜方法により、あるいは、塗布方法により反射防止層は作製される。なお、高屈折率層としては、ＩＴＯ（インジウム錫酸化物）、酸化錫、酸化亜鉛、Ａｌをドープした酸化亜鉛、酸化チタン、酸化ジルコニウム等が挙げられる。低屈折率層としては、酸化シリコン、フッ化マグネシウム、酸化アルミニウム等が挙げられる。
赤外線カット層としては、銅系、フタロシアニン系、酸化亜鉛、ＩＴＯ等の透明導電性材料や、ニッケル錯体系、インモニウム系等の赤外線カット材料の真空成膜方法、あるいは塗布方法により設けたものを用いることができる。
反射防止層、赤外線カット層の厚さは、通常、それぞれ５０〜５００ｎｍ程度の範囲で用いられる。
【００３５】
本発明の実施形態における半導体モジュール１０は、ガラスもしくはセラミックよりなるコア基板１５が防塵用のカバーガラスの機能を兼ねるために、従来のモジュールのように、センサーデバイスの上にカバーガラスを設ける必要が無く、薄型化、小型化、軽量化に対応したモジュールが可能となる。
本発明では、撮像用センサーデバイスの半導体モジュール１０を例に説明したが、本発明はそれに限定されず、他のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）センサー等に適用が可能である。
【００３６】
（半導体モジュールの製造方法）
図５およびそれに続く図６は、図１に示した本発明の実施形態の一例に関わる半導体モジュールの製造方法を示す工程断面図であり、図７は、図５および図６に示した半導体モジュールを複数単位で製造する工程を説明する図である。
【００３７】
本発明の半導体モジュールの製造方法では、配線基板に用いるコア基板としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、ガラスもしくはセラミック基板が用いられる。そして、センサーデバイスとしてＣＣＤもしくはＣＭＯＳセンサーをモジュールとする場合には、センサーの受光領域で透明であることが好ましい。
前述のように、コア基板の厚さは５０〜３００μｍであり、スル−ホ−ルの孔径は１０〜２００μｍの範囲内であり、センサーと接続するコア基板の開口径が反対側の開口径と等しいかそれ以下の大きさにするものである。
【００３８】
これらのコア基板にスル−ホ−ルを形成する方法としては、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、ドライエッチング加工、サンドブラスト加工が用いられるが、微細孔を形成できる点ではＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）法によるドライエッチング加工が好ましく、生産性の点ではサンドブラスト加工が好ましい。また、ＩＣＰ−ＲＩＥ法とサンドブラスト法を併用し、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いる方法は、微細孔を生産性よく孔開けできるので好ましい方法である。
また、スル−ホ−ルの形成工程において、コア基板に微細孔を途中まで形成後に、コア基板をグラインドし、研磨して貫通孔を形成するのも好ましい方法である。
さらに、予めコア基板をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア基板を研削をして貫通孔を形成するのも好ましい方法である。
前記の各加工方法でスル−ホ−ルを形成する場合、ドライエッチング加工、サンドブラスト加工では、コア基板の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう方法が用いられる。
【００３９】
図５およびそれに続く図６に基づいて、本発明の製造方法の実施形態について説明する。
図５はコア基板にガラス基板を用い、ＩＣＰ−ＲＩＥ法によりスル−ホ−ルを形成する場合を例示している。図５（ａ）に示すように、コア基板５５の一方の面にマスク材で所定のマスクパタ−ン５５ｂを形成する。
次に、このマスクパタ−ン５５ｂをマスクとしてＩＣＰ−ＲＩＥ法により、コア基板５５に所定の深さまでスルーホール５６ａを穿孔する（図５（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、ガラスとエッチング選択比がとれるチタン、タングステン、クロム等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 、ＣＨＦ３等のフッ素系ガスを単独もしくは混合して用いることができる。また、マスクパターン５５ｂに影響を与えない範囲で、上記のフッ素系ガスに酸素ガスを混合することも行なわれる。
【００４０】
次に、コア基板５５からマスクパタ−ン５５ｂを除去し、表裏の孔径が略等しいスル−ホ−ル５６ａを得る（図５（ｃ））。
【００４１】
次に、スルーホールに導電性を付与し導電性スル−ホ−ル５６とする（図５（ｄ））。導電性を付与する方法は、導電材料として銅ペーストや銀ペースト等の公知の導電性ペ−ストをスクリ−ン印刷等の塗布方法によりスルーホールに充填し乾燥硬化させる方法と、スルーホールの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料をめっきして導通部とする方法が用いられる。なお、導電性ペーストを用いた場合、所定温度で乾燥固化した後、導電性ペーストがコア基板表面より出ている時には、表裏両面のコア基板の表面より出ている導電性ペ−ストを研磨して除去し、充填された導電性ペ−ストの表面とコア基板の表面が同一面となるようにすればよい。
【００４２】
次に、コア基板５５の導電性スル−ホ−ル５６の孔径が小さい側の表面上に、配線層５３を形成する（図５（ｅ））。配線層５３は、必要に応じて、コア基板５５の両面に形成することもできる。本発明では、コア基板５５にガラスもしくはセラミックを用いるので、コア基板５５が絶縁層を兼ねることができる。配線層５３の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア基板５５の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線層５３を形成する。
【００４３】
配線層５３を多層にする場合には、絶縁層を介して配線層を多層化する（図示せず）。まず、絶縁層により平坦化されたコア基板上に絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
次に、セミ・アディティブ法により配線を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層の全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００４４】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００４５】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線を有する配線層を得る。
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。
【００４６】
次に、コア基板５５上の配線層５３の導体パッド部に銀、銅等でバンプ６４ａを形成し、異方性導電樹脂６４ｂでバンプ６４ａ周辺部を覆いバンプ頂部を露出する（図６（ｆ））。異方性導電樹脂１４ｂを用いなくとも接合はできるが、バンプと異方性導電性樹脂を併用することにより、接合層の面積は広くなり、接合はより強固になり好ましい。また通常のバンプ接合温度は１６０℃程度の温度で接合するが、異方性導電樹脂を併用することにより１５０℃以下の低温接合が可能となり、デバイスへの熱の影響を抑えることができる。異方性導電樹脂は、エポキシ樹脂等の熱硬化樹脂の中にニッケル等の微細な導電性粒子を分散したもので、加熱、加圧接着後に、樹脂の厚み方向のみに導電性を示すもので、スクリーン印刷等の方法で所定の厚さにパターン印刷する。また、フィルム状の異方性導電樹脂を用いることも可能である。
一方、コア基板５５の他方の面に設けられたパッド部には半田バンプ６７を形成し、配線基板６１を形成する。
【００４７】
次に、ＣＣＤもしくはＣＭＯＳセンサー６２のパッド部６２ｂと、上記の配線基板６１とを、バンプ６４ａ、異方性導電樹脂６４ｂにより接合し、半導体モジュール６０を形成する（図６（ｇ））。
【００４８】
本発明の半導体モジュール６０の製造方法において、配線基板６１の配線層５３を多層にする場合には、めっき法でビア、および配線層を形成することができるので、微細配線パタ−ンを安定して形成することが可能である。
【００４９】
図７は、図６に示した半導体モジュール６０を複数単位で製造する工程を説明する図であり、本発明の製造方法は、例えば、ガラスウェハに配線基板を形成し、シリコンウェハにセンサーデバイスを形成し、それぞれをウェハサイズで製造し、ウェハ同士で位置合せして接合し、最後に切断して個別の半導体モジュールとすることができる。
【００５０】
先ず、コア基板であるガラスウェハ基板７５上の一方の面にマスクパターン７５ｂを形成する（図７（ａ））。次に、このマスクパターン７５ｂをマスクとして、ガラスウェハ基板７５にドライエッチングで孔開け加工してスルーホール７６ａを形成する（図７（ｂ））。次いで、マスクパターン７５ｂを除去する（図７（ｃ））。
【００５１】
次に、スルーホール７６ａに導電性を付与し導電性スルーホール７６とし（図７（ｄ））、ガラスウェハ基板７５の一方の面に配線層７３を形成し、ガラスウェハ基板７５の他方の面に半田バンプ７７を設け、ガラスウェハ配線基板７１’を形成する（図７（ｅ））。
【００５２】
次に、上記のガラスウェハ配線基板７１’をＣＣＤもしくはＣＭＯＳセンサーを形成したシリコンウェハ基板７２’とを位置合せし、接合層により接合する（図７（ｆ））。次に、上記の接合したガラスウェハ配線基板７１’とシリコンウェハ基板７２’とを切断し、複数の半導体モジュール７０を形成する（図７（ｇ））。
本発明の製造方法によれば、高品質の半導体モジュールを高い生産性で製造することができる。
【００５３】
【実施例】
（実施例１）
コア基板として、厚さ１５０μｍのガラス基板を準備し、このコア基板の一方の面にスパッタリング法でクロムを０．３μｍの厚さに成膜した。次に、クロム膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＨ２ Ｃｌ２ ＋Ｏ２ をエッチングガスとして、レジストパタ−ンから露出しているクロムをドライッチングし、レジストを専用剥離液で剥膜しクロムによるマスクパタ−ンを形成した。マスクパタ−ンは直径が３０μｍである円形開口を複数個形成したものであった。
【００５４】
次に、ＩＣＰ−ＲＩＥ装置によりクロム膜のマスクパタ−ンから露出しているガラスを、エッチングガスにＣＨＦ３ ＋Ｏ２ を用いて、１５０μｍの深さにトレンチエッチングし、貫通孔を形成したのち、クロムによるマスクパタ−ンをＣＨ２ Ｃｌ２ ＋Ｏ２ をエッチングガスとしてドライッチングにより除去し、ほぼ垂直な複数のスルーホールを形成したコア基板を得た。
【００５５】
次に、スル−ホ−ルにスクリ−ン印刷により銅の導電性ペ−ストを充填した。続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、コア基板の表面より出ている表裏の導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とコア基板の表面が同一面となるようにした。
【００５６】
次に、コア基板の両面にスパッタリングにより銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の１層目の配線層を形成した。
【００５７】
次に、コア基板の一方の面に絶縁層として感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布法により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を、０．５μｍ程度の厚さに設けた。
【００５８】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【００５９】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層の銅をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する２層目の配線を得た。
【００６０】
次に、２層目の配線層上にパッド部を設けた所定部分を除いて絶縁層であるベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）で覆い、パッド部には銅バンプを形成した。
【００６１】
次に、コア基板の一方の面に設けた配線層上にパッド部を設けた所定部分を除いて絶縁層で覆い、パッド部には半田バンプを設け、配線基板を形成した。
【００６２】
上記の配線基板の銅バンプの周辺に異方性導電樹脂をスクリーン印刷し、別工程で作製したＣＣＤイメージセンサーを位置合せし、異方性導電樹脂を介して、配線基板のバンプとイメージセンサーのパッド部を１５０℃にて接合した。貼り合わせ装置としては、東レエンジニアリング社製ＷＢ−２０００を用いた。このとき、異方性導電樹脂を併用することにより、接合部の周辺も配線基板とＣＣＤイメージセンサーが強固に安定して接合することができ、半導体モジュールが作製された。
【００６３】
本実施例による半導体モジュールは、ＣＣＤイメージセンサーの受光領域に対応する配線基板上には配線層や接合層はなく、センサーと配線基板の間は空気層であり、効率よく外光を受光することが確認された。
【００６４】
（実施例２）
コア基板として、厚さ２００μｍのガラス基板を準備し、このコア基板の一方の面にスパッタリング法により、ＩＴＯ膜２５ｎｍ、ＳｉＯ２ 膜２５ｎｍ、ＩＴＯ膜８５ｎｍの順に成膜し、反射防止膜を形成した。次いで、反射防止膜を形成した側のコア基板上に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。また、マスクパタ−ンは直径が１００μｍである円形開口が複数個形成されたものであった。
【００６５】
次に、このマスクパタ−ンをマスクとして、サンドブラスト法によりコア基板に微細孔を穿孔した。この微細孔は、開口径が１００μｍ、深さが２００μｍ、底部の内径が６０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア基板から除去した。
【００６６】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のコア基板表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とコア基板の表面が同一面となるようにした。
【００６７】
次に、コア基板の両面にスパッタリングによりクロム／銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、コア基板の両面に配線層を形成した。
【００６８】
次に、コア基板の一方の配線層上にパッド部を設け、所定部分を除いて絶縁層で覆い、パッド部には銅バンプを形成した。絶縁層としては、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）を用いた。
【００６９】
次に、コア基板の他方の面に設けた配線層上にパッド部を設けた所定部分を除いて絶縁層で覆い、パッド部には半田バンプを設け、配線基板を形成した。
【００７０】
上記の配線基板と別工程で作製したＣＣＤイメージセンサーを位置合せし、配線基板のバンプとイメージセンサーのパッド部を１６０℃にて接合し、半導体イメージセンサーを形成した。
【００７１】
（実施例３）
実施例２において、コア基板として６インチのガラスウェハを用いて配線基板まで作製し、６インチのＣＭＯＳイメージセンサーを用い、それぞれウェハ形状のままで位置合せし、異方性導電フィルムを介して、配線基板のバンプとイメージセンサーのパッド部を１５０℃にて接合した。
次に、上記の接合したガラスウェハ配線基板とＣＭＯＳイメージセンサーウェハ基板とを切断し、複数の半導体モジュールを形成した。
【００７２】
【発明の効果】
以上詳述したように、本発明によれば、半導体モジュールを構成する配線基板のコア基板に熱膨張係数の小さいガラスもしくはセラミック基板を用い、導電性ペ−ストにより表裏の導通がなされた複数のスル−ホ−ルを備え、接合層によりセンサーデバイスと接合することにより、配線の引き回しのない小型化、薄型化、軽量化に対応した高品質の半導体モジュールが得られる。
また、本発明によれば、透明な配線基板が防塵用のカバーガラスの機能を兼ねることにより、小型化、薄型化、薄型化をより増すことができるとともに、低コスト化が図れる。
【００７３】
本発明の半導体モジュールの製造方法は、配線基板とセンサーデバイスをウェハ同士で接合し、最後に切断して個々の半導体モジュールとすることにより、生産性の高い製造方法が得られる。また、配線基板の表裏を導電性スルーホールで接続し、さらにセンサーデバイス基板の表裏をも導電性スルーホールで接続することにより、小型化、薄型化、軽量化に適応した半導体モジュールの製造方法の製造方法が得られる。
配線基板を構成する配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
【図面の簡単な説明】
【図１】本発明の半導体モジュールの一実施形態を模式的に示す部分断面図
【図２】本発明の半導体モジュールの他の実施形態を模式的に示す部分断面図
【図３】本発明の半導体モジュールの別な実施形態を模式的に示す部分断面図
【図４】本発明の半導体モジュールの別な実施形態を模式的に示す部分断面図
【図５】本発明の実施形態に関わる半導体モジュールの製造方法を示す工程図
【図６】図５に続く本発明の実施形態に関わる半導体モジュールの製造方法を示す工程図
【図７】本発明の他の実施形態に関わる半導体モジュールの製造方法を示す説明図
【図８】従来の半導体モジュールの一実施形態を模式的に示す部分断面図
【図９】従来の半導体モジュールの他の実施形態を模式的に示す部分断面図
【符号の説明】
１０、２０、４０、６０、７０ 半導体モジュール
１１、２１、３１、４１、６１、７１ 配線基板
１２、２２、３２、４２、６２ センサーデバイス
１２ａ、２２ａ、３２ａ、４２ａ、６２ａ センサー部
１３、２３、３３、３３ａ、４３、５３、７３ 配線層
１４、２４、３４、４４ 接合層
１５、２５、３５、４５、５５ コア基板
１６、２６、３６、３９、４６、５６、７６ 導電性スルーホール
１７、２７、３７、４７、６７ 半田バンプ
１８、２８、３８、４８、６８ 空気層
４５ａ 光学機能層
５５ｂ、７５ｂ マスクパターン
５６ａ、７６ａ スルーホール
６２ｂ パッド
６４ａ バンプ
６４ｂ 異方性導電樹脂
７１’ ガラスウェハ配線基板
７２’ センサー形成シリコンウェハ基板
７５ ガラスウェハ基板
８１ 実装基板
８２ センサーデバイス
８３ 配線層
８４ ボンディングワイヤ
８６、９９ カバーガラス
９１ ガラスパッケージ層
９２ 結晶基板
９３ 配線
８５、９４、９８ 接着剤層
９５ バンプ
９６ 導通部
９７ スペーサ
【発明の属する技術分野】
本発明は、高密度配線基板を用いた半導体モジュールおよびその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた配線基板とセンサーデバイスを接合した半導体モジュールおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介してコアとなる基板上に多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。コア基板の材料としてはガラスエポキシ樹脂等とともに、近年、熱膨張係数がシリコンに比較的近く、表面が平滑で耐熱性に優れたガラス基板が検討され始めている（例えば、特許文献１参照。）。
【０００４】
一方、従来、半導体チップを搭載した上記のような配線基板にセンサーデバイスを接続し半導体モジュールを形成する場合は、コア基板にセンサーデバイス等をワイヤボンディングにより個別に接続して実装する２次元的な平面実装が行なわれていた。
このような平面的な実装方法では、半導体モジュール全体が大きくなってしまい、特に、小型化、薄型化、軽量化が求められるカメラ等に用いられる半導体モジュールには不向きであった。
そこで、例えば、図８に示されるように、配線層８３を形成したセラミック等からなる実装基板８１上にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等のセンサーデバイス８２を搭載し、ボンディングワイヤ８４で上下を接続して実装する３次元的な実装が行なわれるようになった。さらに、センサー上に塵埃が付着するのを防止するために、入光側には接着剤層８５によりカバーガラス８６が設けられている。しかしながら、この方法も、セラミック基板がかなり厚く、小型化、薄型化、軽量化には限界があり、ＣＣＤと基板とは個々のダイに切断後にワイヤボンディングにより上下を接続するので、製造効率に問題があった。
上記の製造効率を改善した集積回路デバイスとして、ウェハレベルで配線基板と接続したパッケージ型集積回路装置が提案されている（特許文献２参照。）。特許文献２に示される集積回路装置は、図９に要点を図示するように、コア基板に相当するガラスで形成されたパッケージ層９１が、結晶基板９２の下側に、接着剤層９４で結晶基板９２との境界面全面がシールされた形態で設けられ、パッケージ層９１の縁に沿って配線９３が形成され、バンプ９５が設けられ、配線９３は結晶基板９２と導通部９６で接続している構造を示している。さらに、結晶基板９２のセンサーデバイス側には、センサー上に塵埃が付着するのを防止するために、スペーサ９７を介し、入光側にはカバーガラス９９が接着剤層９８により固着されている。
【０００５】
【特許文献１】
特開２００１−４４６３９号公報
【特許文献２】
特表２００３−５１６６３４号公報（第９頁、第２Ａ図）
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の多層プリント配線板は感光性ガラスをコア基板としており、材料組成面で制約が大きく、特殊な組成とするためにコスト高となり、汎用性に劣るという問題があった。
また、特許文献２が開示しているパッケージ型集積回路装置は、パッケージ層の斜めの縁に沿って配線が形成されており、配線の引き回しが制約され、また、高低ギャップのある上に配線をするので微細な配線ができないという問題があった。
本発明は、本発明は上記のような問題点を解消するためになされたものであり、電気特性に優れ、小型化、薄型化、軽量化に対応し、高品質、低コストの半導体モジュールおよびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる半導体モジュールは、配線基板とセンサーデバイスを接続してなる半導体モジュールにおいて、前記配線基板が、コア基板の少なくとも一方の面に絶縁層を介して配線層が設けられており、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、ガラスもしくはセラミック基板のいずれかより選ばれ、導電材料により表裏の導通がなされた複数のスル−ホ−ルを有し、前記配線基板と前記センサーデバイスが接合層により接合しているようにしたものである。
【０００８】
請求項２の発明に係わる半導体モジュールは、前記コア基板の厚さが５０〜３００μｍの範囲内であり、前記スルーホールの孔径が１０〜２００μｍの範囲内であるようにしたものである。
【０００９】
請求項３の発明に係わる半導体モジュールは、前記接合層が、前記センサーデバイスのパッドに前記配線層のメタルバンプをバンプ接合したものであるようにしたものである。
【００１０】
請求項４の発明に係わる半導体モジュールは、前記接合層が、異方性導電樹脂を併用するようにしたものである。本発明によれば、接合層がより強固に接合した高品質の半導体モジュールが提供される。
【００１１】
請求項５の発明に係わる半導体モジュールは、前記コア基板がセンサーデバイスの受光領域で透明であるようにしたものである。本発明によれば、コア基板の透明な特性を用いた小型化、薄型化、軽量化に適した半導体モジュールが提供される。
【００１２】
請求項６の発明に係わる半導体モジュールは、前記センサーデバイスがＣＣＤもしくはＣＭＯＳセンサーであり、前記センサーデバイスの受光領域に対応する前記配線基板の領域には配線層および接合層を設けず、センサーデバイスとの間は空気層であるようにしたものである。本発明によれば、空気層を設けることにより、センサーに入光する光の減衰が抑えられた高感度の半導体モジュールが提供される。
【００１３】
請求項７の発明に係わる半導体モジュールは、前記コア基板の少なくとも一方の面に光学機能層が設けられているようにしたものである。本発明によれば、コア基板に光学機能層を付与することにより、高機能の半導体モジュールが提供される。
【００１４】
請求項８の発明に係わる半導体モジュールは、前記光学機能層が反射防止層および／または赤外線カット層であるようにしたものである。
【００１５】
請求項９の発明に係わる半導体モジュールは、前記配線基板が防塵用カバーガラスの機能を兼ねるようにしたものである。本発明によれば、カバーガラスの厚みに相当する分だけモジュールを薄くすることができ、小型化、薄型化、軽量化に適した半導体モジュールが提供される。
【００１６】
請求項１０の発明に係わる半導体モジュールは、前記配線層が多層であるようにしたものである。本発明によれば、高密度ビルドアップ配線基板を用いた半導体モジュールが提供される。
【００１７】
請求項１１の発明に係わる半導体モジュールの製造方法は、配線基板とセンサーデバイスを接続してなる半導体モジュールの製造方法において、コア基板となるガラスもしくはセラミック基板に複数のスルーホールを形成する工程と、該スルーホールの表裏を導電材料により導通させる工程と、前記コア基板の少なくとも一方の面に配線層を設けて配線基板を形成する工程と、前記配線基板とセンサーデバイスを接合層により接合する工程と、を有するようにしたものである。
【００１８】
請求項１２の発明に係わる半導体モジュールの製造方法は、前記接合層による接合が、センサーデバイスを多面付けしたウェハと前記配線基板を多面付けしたガラスウェハもしくはセラミックウェハをウェハ同士で接合させ、次にダイシングして複数の半導体モジュールを形成するようにしたものである。本発明によれば、高い生産性を有する半導体モジュールの製造方法が提供される。
【００１９】
請求項１３の発明に係わる半導体モジュールの製造方法は、前記スル−ホ−ルの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものである。本発明によれば、必要とする仕様に好適なスルーホール形成方法による半導体モジュールの製造方法が提供される。
【００２０】
請求項１４の発明に係わる半導体モジュールの製造方法は、前記スル−ホ−ルの形成方法が、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いたものである。本発明によれば、高密度配線に適し生産性の高い半導体モジュールの製造方法が提供される。
【００２１】
請求項１５の発明に係わる半導体モジュールの製造方法は、前記配線基板にセンサーデバイスを接合層により接合するに際し、配線基板に設けたメタルバンプをセンサーデバイスのパッドと位置合せして接合するようにしたものである。
【００２２】
請求項１６の発明に係わる半導体モジュールの製造方法は、前記メタルバンプがバンプ形成後、バンプ頭部を残して少なくともバンプ周辺部を異方性導電樹脂で覆ってからバンプを接合するものである。本発明によれば、接合層がより強固に接合した半導体モジュールの製造方法が提供される。
【００２３】
請求項１７の発明に係わる半導体モジュールの製造方法は、前記接合時の温度が１５０℃以下で接合するようにしたものである。本発明によれば、センサーや電極への熱の影響を抑えた接合方法による半導体モジュールの製造方法が提供される。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
本発明の半導体モジュールは小型で薄型化、軽量化に対応し、高品質、低コストを目的とした種々のセンサーデバイス等の製品に適用できるが、本実施形態では、ＣＣＤもしくはＣＭＯＳセンサーを例にして説明する。
【００２５】
（半導体モジュール）
図１、図２、図３および図４は、それぞれ本発明の半導体モジュールの実施形態を模式的に示す部分縦断面図である。
代表的な図１に基づいて、本発明の半導体モジュールの実施形態を説明する。図１において、半導体モジュール１０は、ガラスもしくはセラミックによるコア基板１５の少なくとも一方の面に絶縁層を介して配線層１３が設けられた配線基板１１と、配線基板１１の一方の面に設けられた接合層１４により接合しているセンサーデバイス１２から構成されている。
【００２６】
本発明では、配線基板１１上に設ける微細な配線層の位置精度を保つために、コア基板１５はＸＹ方向（コア基板１５の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア基板１５として、ガラスもしくはセラミック基板のいずれかが用いられ、例えば、ガラス基板としては、ソーダライムガラス、低膨張ガラス、石英ガラスが用いられる。
コア基板１５の厚さは５０〜３００μｍの範囲内であるのが好ましい。コア基板１５の厚さが５０μｍ未満であるとコア基板として強度的に不十分であり、３００μｍを超えるとモジュールの薄型化に適しないからである。
【００２７】
配線基板１１を構成するコア基板１５は、複数の導電性のスル−ホ−ル１６が設けられている。本発明におけるコア基板１５の導電性スルーホール１６の形状は、表裏の開口径がほぼ同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状等、いずれであってもよい。
例えば、図２は導電性スルーホールがテーパー形状の場合を示す。この場合には、図２に示すように、センサーデバイス２２側の導電性スルーホール２６の開口径が小さい方が、配線層２３をより高密度化できるので好ましい。
本発明においては、スル−ホ−ル１６は開口径を１０〜２００μｍの範囲とするのが好ましい。スル−ホ−ル１６の開口径が１０μｍ未満であると深い微細孔を穿孔して導電材料を充填するのが困難となり、２００μｍを越えるとスルーホールの占有面積が大きくなり配線層１３の高密度化に好ましくないからである。
【００２８】
スルーホールに導電性を付与し導電性スル−ホ−ル１６とする方法は、導電材料として銅ペーストや銀ペースト等の公知の導電性ペ−ストをスルーホールに充填する方法と、スルーホールの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とする方法が用いられる。
なお、本発明における導電性スルーホール１６は、スルーホール内壁面が導電材料で覆われているが、スルーホールの中央部に空隙がある場合、およびスルーホール内部がすべて導電材料で充填されている場合のいずれも含めるものである。
【００２９】
本発明において、配線層１３は１層配線でもよいし、絶縁層を介し２層以上の配線層を重ね導電性のビアで絶縁層間を接続した多層配線でもよい。また、コア基板１５の両面に配線層が形成されていてもよい。１層配線の場合には、コア基板自体が絶縁層を兼ねることも可能である。コア基板１５上に設けた配線層１３の配線およびビアの材質は、アルミニウム、銅、銀、金、クロム等の導電材料、またはクロム／銅の２層膜、もしくはクロム／銅／クロムの３層膜等が用いられる。
絶縁層の材料としては、例えば、無機系絶縁材料としては、プラズマＣＶＤ法等の真空成膜法による酸化シリコン膜、窒化シリコン膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）を塗布し焼成したＳＯＧ膜等が挙げられ、有機系絶縁材料としては、熱硬化可能な感光性絶縁材料であるベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等を用いることができる。
【００３０】
本発明において、配線基板１１とセンサーデバイス１２は接合層１４で接合しており、接合層１４はコア基板１５の配線層１３上の導電パッドに設けられた銅、銀等のメタルバンプと、センサーデバイス１２上に設けられたＡｌ電極等のパッドを接続して形成されるものである。
本発明においては、メタルバンプ接合時に、接合部分の周囲を異方性導電樹脂で熱硬化させて接着することにより、接合部の接続をより強固に安定させることも可能である。また、異方性導電樹脂による接合は、接合部付近のみならずセンサーの受光領域に障害にならない範囲の領域をすべて接続することも可能である。異方性導電樹脂としては、エポキシ樹脂等を主成分とし、銅、銀、金、ニッケル等の金属微粒子を含む異方性導電樹脂が用いられ、フィルム形態であってもよい。
【００３１】
配線基板１１のセンサーデバイス１２接続側の反対側には、導電性スルーホール１６もしくは配線層のパッド（図示せず）上に半田バンプ１７が設けられている。
さらに、本発明では、図３に示すように、センサーデバイス３２にも導電性のスルーホール３９を設けて、センサーデバイス３２上の配線層３３ａと配線基板３１の配線層３３と導電性スルーホール３６と半田バンプ３７までを一貫して導通することが可能であり、小型化した高品質の半導体モジュール１０とすることができる。
【００３２】
本発明において、センサーデバイス１２としてＣＣＤもしくはＣＭＯＳセンサーを用いる場合には、コア基板１５とするガラスもしくはセラミック基板は、センサーの受光領域において透明であることが好ましい。透明は光が１００％透過しなければならぬことを意味しているわけではなく、センサーの受光領域の波長において、透過率が高い状態を示すものである。
ＣＣＤもしくはＣＭＯＳセンサーをモジュールとする場合、本発明の好ましい形態では、センサーデバイス１２はセンサー部１２ａが形成されている側で配線基板１１と接合しており、配線基板１１を通過した外光をセンサー１２ａが受光するので、センサー受光領域でのコア基板１５の透過率が高いほどより好ましいからである。
【００３３】
また、上記の場合、本発明の配線基板１１は、センサーデバイス１２の受光領域に対応する前記配線基板１１の領域には，配線層１３および接合層１４を設けず、センサーデバイスとの間は空気層１８であることが好ましい。図１における空気層１８の断面方向の幅は、配線基板１１とセンサーデバイス１２の距離に相当する。空気層１８を設けることにより、高い受光感度でセンサーを作用させることができる。
【００３４】
さらに、本発明において、通常の撮像用のＣＣＤもしくはＣＭＯＳセンサーを用いる場合には、図４に示すように、コア基板４５の少なくとも一方の面に反射防止層および／または赤外線カット層による光学機能層４５ａを形成するのが好ましい。反射防止層および／または赤外線カット層によりセンサー４２ａに不要な外光が入射するのを防止し、センサー感度を高めることが可能となる。
反射防止層は可視光線を反射防止するためのもので、その構成としては、単層膜や、高屈折率層と低屈折率層を交互に積層した多層膜構造のものが一般的であり、スパッタリングや蒸着等の真空成膜方法により、あるいは、塗布方法により反射防止層は作製される。なお、高屈折率層としては、ＩＴＯ（インジウム錫酸化物）、酸化錫、酸化亜鉛、Ａｌをドープした酸化亜鉛、酸化チタン、酸化ジルコニウム等が挙げられる。低屈折率層としては、酸化シリコン、フッ化マグネシウム、酸化アルミニウム等が挙げられる。
赤外線カット層としては、銅系、フタロシアニン系、酸化亜鉛、ＩＴＯ等の透明導電性材料や、ニッケル錯体系、インモニウム系等の赤外線カット材料の真空成膜方法、あるいは塗布方法により設けたものを用いることができる。
反射防止層、赤外線カット層の厚さは、通常、それぞれ５０〜５００ｎｍ程度の範囲で用いられる。
【００３５】
本発明の実施形態における半導体モジュール１０は、ガラスもしくはセラミックよりなるコア基板１５が防塵用のカバーガラスの機能を兼ねるために、従来のモジュールのように、センサーデバイスの上にカバーガラスを設ける必要が無く、薄型化、小型化、軽量化に対応したモジュールが可能となる。
本発明では、撮像用センサーデバイスの半導体モジュール１０を例に説明したが、本発明はそれに限定されず、他のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）センサー等に適用が可能である。
【００３６】
（半導体モジュールの製造方法）
図５およびそれに続く図６は、図１に示した本発明の実施形態の一例に関わる半導体モジュールの製造方法を示す工程断面図であり、図７は、図５および図６に示した半導体モジュールを複数単位で製造する工程を説明する図である。
【００３７】
本発明の半導体モジュールの製造方法では、配線基板に用いるコア基板としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、ガラスもしくはセラミック基板が用いられる。そして、センサーデバイスとしてＣＣＤもしくはＣＭＯＳセンサーをモジュールとする場合には、センサーの受光領域で透明であることが好ましい。
前述のように、コア基板の厚さは５０〜３００μｍであり、スル−ホ−ルの孔径は１０〜２００μｍの範囲内であり、センサーと接続するコア基板の開口径が反対側の開口径と等しいかそれ以下の大きさにするものである。
【００３８】
これらのコア基板にスル−ホ−ルを形成する方法としては、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、ドライエッチング加工、サンドブラスト加工が用いられるが、微細孔を形成できる点ではＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）法によるドライエッチング加工が好ましく、生産性の点ではサンドブラスト加工が好ましい。また、ＩＣＰ−ＲＩＥ法とサンドブラスト法を併用し、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いる方法は、微細孔を生産性よく孔開けできるので好ましい方法である。
また、スル−ホ−ルの形成工程において、コア基板に微細孔を途中まで形成後に、コア基板をグラインドし、研磨して貫通孔を形成するのも好ましい方法である。
さらに、予めコア基板をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア基板を研削をして貫通孔を形成するのも好ましい方法である。
前記の各加工方法でスル−ホ−ルを形成する場合、ドライエッチング加工、サンドブラスト加工では、コア基板の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう方法が用いられる。
【００３９】
図５およびそれに続く図６に基づいて、本発明の製造方法の実施形態について説明する。
図５はコア基板にガラス基板を用い、ＩＣＰ−ＲＩＥ法によりスル−ホ−ルを形成する場合を例示している。図５（ａ）に示すように、コア基板５５の一方の面にマスク材で所定のマスクパタ−ン５５ｂを形成する。
次に、このマスクパタ−ン５５ｂをマスクとしてＩＣＰ−ＲＩＥ法により、コア基板５５に所定の深さまでスルーホール５６ａを穿孔する（図５（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、ガラスとエッチング選択比がとれるチタン、タングステン、クロム等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 、ＣＨＦ３等のフッ素系ガスを単独もしくは混合して用いることができる。また、マスクパターン５５ｂに影響を与えない範囲で、上記のフッ素系ガスに酸素ガスを混合することも行なわれる。
【００４０】
次に、コア基板５５からマスクパタ−ン５５ｂを除去し、表裏の孔径が略等しいスル−ホ−ル５６ａを得る（図５（ｃ））。
【００４１】
次に、スルーホールに導電性を付与し導電性スル−ホ−ル５６とする（図５（ｄ））。導電性を付与する方法は、導電材料として銅ペーストや銀ペースト等の公知の導電性ペ−ストをスクリ−ン印刷等の塗布方法によりスルーホールに充填し乾燥硬化させる方法と、スルーホールの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料をめっきして導通部とする方法が用いられる。なお、導電性ペーストを用いた場合、所定温度で乾燥固化した後、導電性ペーストがコア基板表面より出ている時には、表裏両面のコア基板の表面より出ている導電性ペ−ストを研磨して除去し、充填された導電性ペ−ストの表面とコア基板の表面が同一面となるようにすればよい。
【００４２】
次に、コア基板５５の導電性スル−ホ−ル５６の孔径が小さい側の表面上に、配線層５３を形成する（図５（ｅ））。配線層５３は、必要に応じて、コア基板５５の両面に形成することもできる。本発明では、コア基板５５にガラスもしくはセラミックを用いるので、コア基板５５が絶縁層を兼ねることができる。配線層５３の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア基板５５の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線層５３を形成する。
【００４３】
配線層５３を多層にする場合には、絶縁層を介して配線層を多層化する（図示せず）。まず、絶縁層により平坦化されたコア基板上に絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
次に、セミ・アディティブ法により配線を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層の全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００４４】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００４５】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線を有する配線層を得る。
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。
【００４６】
次に、コア基板５５上の配線層５３の導体パッド部に銀、銅等でバンプ６４ａを形成し、異方性導電樹脂６４ｂでバンプ６４ａ周辺部を覆いバンプ頂部を露出する（図６（ｆ））。異方性導電樹脂１４ｂを用いなくとも接合はできるが、バンプと異方性導電性樹脂を併用することにより、接合層の面積は広くなり、接合はより強固になり好ましい。また通常のバンプ接合温度は１６０℃程度の温度で接合するが、異方性導電樹脂を併用することにより１５０℃以下の低温接合が可能となり、デバイスへの熱の影響を抑えることができる。異方性導電樹脂は、エポキシ樹脂等の熱硬化樹脂の中にニッケル等の微細な導電性粒子を分散したもので、加熱、加圧接着後に、樹脂の厚み方向のみに導電性を示すもので、スクリーン印刷等の方法で所定の厚さにパターン印刷する。また、フィルム状の異方性導電樹脂を用いることも可能である。
一方、コア基板５５の他方の面に設けられたパッド部には半田バンプ６７を形成し、配線基板６１を形成する。
【００４７】
次に、ＣＣＤもしくはＣＭＯＳセンサー６２のパッド部６２ｂと、上記の配線基板６１とを、バンプ６４ａ、異方性導電樹脂６４ｂにより接合し、半導体モジュール６０を形成する（図６（ｇ））。
【００４８】
本発明の半導体モジュール６０の製造方法において、配線基板６１の配線層５３を多層にする場合には、めっき法でビア、および配線層を形成することができるので、微細配線パタ−ンを安定して形成することが可能である。
【００４９】
図７は、図６に示した半導体モジュール６０を複数単位で製造する工程を説明する図であり、本発明の製造方法は、例えば、ガラスウェハに配線基板を形成し、シリコンウェハにセンサーデバイスを形成し、それぞれをウェハサイズで製造し、ウェハ同士で位置合せして接合し、最後に切断して個別の半導体モジュールとすることができる。
【００５０】
先ず、コア基板であるガラスウェハ基板７５上の一方の面にマスクパターン７５ｂを形成する（図７（ａ））。次に、このマスクパターン７５ｂをマスクとして、ガラスウェハ基板７５にドライエッチングで孔開け加工してスルーホール７６ａを形成する（図７（ｂ））。次いで、マスクパターン７５ｂを除去する（図７（ｃ））。
【００５１】
次に、スルーホール７６ａに導電性を付与し導電性スルーホール７６とし（図７（ｄ））、ガラスウェハ基板７５の一方の面に配線層７３を形成し、ガラスウェハ基板７５の他方の面に半田バンプ７７を設け、ガラスウェハ配線基板７１’を形成する（図７（ｅ））。
【００５２】
次に、上記のガラスウェハ配線基板７１’をＣＣＤもしくはＣＭＯＳセンサーを形成したシリコンウェハ基板７２’とを位置合せし、接合層により接合する（図７（ｆ））。次に、上記の接合したガラスウェハ配線基板７１’とシリコンウェハ基板７２’とを切断し、複数の半導体モジュール７０を形成する（図７（ｇ））。
本発明の製造方法によれば、高品質の半導体モジュールを高い生産性で製造することができる。
【００５３】
【実施例】
（実施例１）
コア基板として、厚さ１５０μｍのガラス基板を準備し、このコア基板の一方の面にスパッタリング法でクロムを０．３μｍの厚さに成膜した。次に、クロム膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＨ２ Ｃｌ２ ＋Ｏ２ をエッチングガスとして、レジストパタ−ンから露出しているクロムをドライッチングし、レジストを専用剥離液で剥膜しクロムによるマスクパタ−ンを形成した。マスクパタ−ンは直径が３０μｍである円形開口を複数個形成したものであった。
【００５４】
次に、ＩＣＰ−ＲＩＥ装置によりクロム膜のマスクパタ−ンから露出しているガラスを、エッチングガスにＣＨＦ３ ＋Ｏ２ を用いて、１５０μｍの深さにトレンチエッチングし、貫通孔を形成したのち、クロムによるマスクパタ−ンをＣＨ２ Ｃｌ２ ＋Ｏ２ をエッチングガスとしてドライッチングにより除去し、ほぼ垂直な複数のスルーホールを形成したコア基板を得た。
【００５５】
次に、スル−ホ−ルにスクリ−ン印刷により銅の導電性ペ−ストを充填した。続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、コア基板の表面より出ている表裏の導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とコア基板の表面が同一面となるようにした。
【００５６】
次に、コア基板の両面にスパッタリングにより銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の１層目の配線層を形成した。
【００５７】
次に、コア基板の一方の面に絶縁層として感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布法により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を、０．５μｍ程度の厚さに設けた。
【００５８】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【００５９】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層の銅をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する２層目の配線を得た。
【００６０】
次に、２層目の配線層上にパッド部を設けた所定部分を除いて絶縁層であるベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）で覆い、パッド部には銅バンプを形成した。
【００６１】
次に、コア基板の一方の面に設けた配線層上にパッド部を設けた所定部分を除いて絶縁層で覆い、パッド部には半田バンプを設け、配線基板を形成した。
【００６２】
上記の配線基板の銅バンプの周辺に異方性導電樹脂をスクリーン印刷し、別工程で作製したＣＣＤイメージセンサーを位置合せし、異方性導電樹脂を介して、配線基板のバンプとイメージセンサーのパッド部を１５０℃にて接合した。貼り合わせ装置としては、東レエンジニアリング社製ＷＢ−２０００を用いた。このとき、異方性導電樹脂を併用することにより、接合部の周辺も配線基板とＣＣＤイメージセンサーが強固に安定して接合することができ、半導体モジュールが作製された。
【００６３】
本実施例による半導体モジュールは、ＣＣＤイメージセンサーの受光領域に対応する配線基板上には配線層や接合層はなく、センサーと配線基板の間は空気層であり、効率よく外光を受光することが確認された。
【００６４】
（実施例２）
コア基板として、厚さ２００μｍのガラス基板を準備し、このコア基板の一方の面にスパッタリング法により、ＩＴＯ膜２５ｎｍ、ＳｉＯ２ 膜２５ｎｍ、ＩＴＯ膜８５ｎｍの順に成膜し、反射防止膜を形成した。次いで、反射防止膜を形成した側のコア基板上に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。また、マスクパタ−ンは直径が１００μｍである円形開口が複数個形成されたものであった。
【００６５】
次に、このマスクパタ−ンをマスクとして、サンドブラスト法によりコア基板に微細孔を穿孔した。この微細孔は、開口径が１００μｍ、深さが２００μｍ、底部の内径が６０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア基板から除去した。
【００６６】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のコア基板表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とコア基板の表面が同一面となるようにした。
【００６７】
次に、コア基板の両面にスパッタリングによりクロム／銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、コア基板の両面に配線層を形成した。
【００６８】
次に、コア基板の一方の配線層上にパッド部を設け、所定部分を除いて絶縁層で覆い、パッド部には銅バンプを形成した。絶縁層としては、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）を用いた。
【００６９】
次に、コア基板の他方の面に設けた配線層上にパッド部を設けた所定部分を除いて絶縁層で覆い、パッド部には半田バンプを設け、配線基板を形成した。
【００７０】
上記の配線基板と別工程で作製したＣＣＤイメージセンサーを位置合せし、配線基板のバンプとイメージセンサーのパッド部を１６０℃にて接合し、半導体イメージセンサーを形成した。
【００７１】
（実施例３）
実施例２において、コア基板として６インチのガラスウェハを用いて配線基板まで作製し、６インチのＣＭＯＳイメージセンサーを用い、それぞれウェハ形状のままで位置合せし、異方性導電フィルムを介して、配線基板のバンプとイメージセンサーのパッド部を１５０℃にて接合した。
次に、上記の接合したガラスウェハ配線基板とＣＭＯＳイメージセンサーウェハ基板とを切断し、複数の半導体モジュールを形成した。
【００７２】
【発明の効果】
以上詳述したように、本発明によれば、半導体モジュールを構成する配線基板のコア基板に熱膨張係数の小さいガラスもしくはセラミック基板を用い、導電性ペ−ストにより表裏の導通がなされた複数のスル−ホ−ルを備え、接合層によりセンサーデバイスと接合することにより、配線の引き回しのない小型化、薄型化、軽量化に対応した高品質の半導体モジュールが得られる。
また、本発明によれば、透明な配線基板が防塵用のカバーガラスの機能を兼ねることにより、小型化、薄型化、薄型化をより増すことができるとともに、低コスト化が図れる。
【００７３】
本発明の半導体モジュールの製造方法は、配線基板とセンサーデバイスをウェハ同士で接合し、最後に切断して個々の半導体モジュールとすることにより、生産性の高い製造方法が得られる。また、配線基板の表裏を導電性スルーホールで接続し、さらにセンサーデバイス基板の表裏をも導電性スルーホールで接続することにより、小型化、薄型化、軽量化に適応した半導体モジュールの製造方法の製造方法が得られる。
配線基板を構成する配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
【図面の簡単な説明】
【図１】本発明の半導体モジュールの一実施形態を模式的に示す部分断面図
【図２】本発明の半導体モジュールの他の実施形態を模式的に示す部分断面図
【図３】本発明の半導体モジュールの別な実施形態を模式的に示す部分断面図
【図４】本発明の半導体モジュールの別な実施形態を模式的に示す部分断面図
【図５】本発明の実施形態に関わる半導体モジュールの製造方法を示す工程図
【図６】図５に続く本発明の実施形態に関わる半導体モジュールの製造方法を示す工程図
【図７】本発明の他の実施形態に関わる半導体モジュールの製造方法を示す説明図
【図８】従来の半導体モジュールの一実施形態を模式的に示す部分断面図
【図９】従来の半導体モジュールの他の実施形態を模式的に示す部分断面図
【符号の説明】
１０、２０、４０、６０、７０ 半導体モジュール
１１、２１、３１、４１、６１、７１ 配線基板
１２、２２、３２、４２、６２ センサーデバイス
１２ａ、２２ａ、３２ａ、４２ａ、６２ａ センサー部
１３、２３、３３、３３ａ、４３、５３、７３ 配線層
１４、２４、３４、４４ 接合層
１５、２５、３５、４５、５５ コア基板
１６、２６、３６、３９、４６、５６、７６ 導電性スルーホール
１７、２７、３７、４７、６７ 半田バンプ
１８、２８、３８、４８、６８ 空気層
４５ａ 光学機能層
５５ｂ、７５ｂ マスクパターン
５６ａ、７６ａ スルーホール
６２ｂ パッド
６４ａ バンプ
６４ｂ 異方性導電樹脂
７１’ ガラスウェハ配線基板
７２’ センサー形成シリコンウェハ基板
７５ ガラスウェハ基板
８１ 実装基板
８２ センサーデバイス
８３ 配線層
８４ ボンディングワイヤ
８６、９９ カバーガラス
９１ ガラスパッケージ層
９２ 結晶基板
９３ 配線
８５、９４、９８ 接着剤層
９５ バンプ
９６ 導通部
９７ スペーサ
Claims (17)
- 配線基板とセンサーデバイスを接続してなる半導体モジュールにおいて、
前記配線基板が、コア基板の少なくとも一方の面に絶縁層を介して配線層が設けられており、
前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、ガラスもしくはセラミック基板のいずれかより選ばれ、導電材料により表裏の導通がなされた複数のスル−ホ−ルを有し、
前記配線基板と前記センサーデバイスが接合層により接合していることを特徴とする半導体モジュール。 - 前記コア基板の厚さが５０〜３００μｍの範囲内であり、前記スルーホールの孔径が１０〜２００μｍの範囲内であることを特徴とする請求項１に記載の半導体モジュール。
- 前記接合層が、前記センサーデバイスのパッドに前記配線層のメタルバンプをバンプ接合したものであることを特徴とする請求項１もしくは２に記載の半導体モジュール。
- 前記接合層が、異方性導電樹脂を併用することを特徴とする請求項３に記載の半導体モジュール。
- 前記コア基板がセンサーデバイスの受光領域で透明であることを特徴とする請求項１ないし４のいずれかに記載の半導体モジュール。
- 前記センサーデバイスがＣＣＤもしくはＣＭＯＳセンサーであり、前記センサーデバイスの受光領域に対応する前記配線基板の領域には配線層および接合層を設けず、センサーデバイスとの間は空気層であることを特徴とする請求項１ないし５のいずれかに記載の半導体モジュール。
- 前記コア基板の少なくとも一方の面に光学機能層が設けられていることを特徴とする請求項５に記載の半導体モジュール。
- 前記光学機能層が反射防止層および／または赤外線カット層であることを特徴とする請求項７に記載の半導体モジュール。
- 前記配線基板が防塵用カバーガラスの機能を兼ねることを特徴とする請求項１ないし８のいずれかに記載の半導体モジュール。
- 前記配線層が多層であることを特徴とする請求項１ないし９のいずれかに記載の半導体モジュール。
- 配線基板とセンサーデバイスを接続してなる半導体モジュールの製造方法において、
コア基板となるガラスもしくはセラミック基板に複数のスルーホールを形成する工程と、
該スルーホールの表裏を導電材料により導通させる工程と、
前記コア基板の少なくとも一方の面に配線層を設けて配線基板を形成する工程と、
前記配線基板とセンサーデバイスを接合層により接合する工程と、
を有することを特徴とする半導体モジュールの製造方法。 - 前記接合層による接合が、センサーデバイスを多面付けしたウェハと前記配線基板を多面付けしたガラスウェハもしくはセラミックウェハをウェハ同士で接合させ、次にダイシングして複数の半導体モジュールを形成することを特徴とする請求項１１に記載の半導体モジュールの製造方法。
- 前記スル−ホ−ルの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものであることを特徴とする請求項１１もしくは１２のいずれかに記載の半導体モジュールの製造方法。
- 前記スル−ホ−ルの形成方法が、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いたものであることを特徴とする請求項１１もしくは１２のいずれかに記載の半導体モジュールの製造方法。
- 前記配線基板にセンサーデバイスを接合層により接合するに際し、配線基板に設けたメタルバンプをセンサーデバイスのパッドと位置合せして接合することを特徴とする請求項１１ないし１４のいずれかに記載の半導体モジュールの製造方法。
- 前記メタルバンプがバンプ形成後、バンプ頭部を残して少なくともバンプ周辺部を異方性導電樹脂で覆ってからバンプを接合するものであることを特徴とする請求項１５に記載の半導体モジュールの製造方法。
- 前記接合時の温度が１５０℃以下で接合することを特徴とする請求項１５もしくは１６に記載の半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167244A JP2005005488A (ja) | 2003-06-12 | 2003-06-12 | 半導体モジュールおよびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167244A JP2005005488A (ja) | 2003-06-12 | 2003-06-12 | 半導体モジュールおよびそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005488A true JP2005005488A (ja) | 2005-01-06 |
Family
ID=34093103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167244A Pending JP2005005488A (ja) | 2003-06-12 | 2003-06-12 | 半導体モジュールおよびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005005488A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295164A (ja) * | 2005-04-06 | 2006-10-26 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール及びその製造方法 |
| WO2006117961A1 (ja) * | 2005-04-26 | 2006-11-09 | Kyushu Institute Of Technology | 半導体パッケージ及びその製造方法 |
| JP2007073958A (ja) * | 2005-09-02 | 2007-03-22 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 |
| JP2007242813A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007266544A (ja) * | 2006-03-30 | 2007-10-11 | Koa Corp | 複合電子部品の製造法および複合電子部品 |
| JP2007318249A (ja) * | 2006-05-23 | 2007-12-06 | Dainippon Printing Co Ltd | カメラモジュール |
| JP2008066702A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びカメラ |
| JP2012044114A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像モジュール及びカメラ |
| JP2012114370A (ja) * | 2010-11-26 | 2012-06-14 | Fujikura Ltd | 半導体パッケージ |
| JP5258567B2 (ja) * | 2006-08-11 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| JP2013246021A (ja) * | 2012-05-25 | 2013-12-09 | Seiko Epson Corp | 熱型電磁波検出素子、熱型電磁波検出素子の製造方法、熱型電磁波検出装置および電子機器 |
| WO2014045633A1 (ja) * | 2012-09-24 | 2014-03-27 | オリンパス株式会社 | 撮像装置、該撮像装置を備える内視鏡 |
| JP2014132690A (ja) * | 2014-03-28 | 2014-07-17 | Nikon Corp | 撮像装置及びこれを用いた撮像モジュール |
| KR101466582B1 (ko) * | 2009-12-17 | 2014-11-28 | 인텔 코포레이션 | 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법 |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| JP2015170638A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社リコー | 撮像素子パッケージ及び撮像装置 |
| US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| WO2018139282A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、及び、電子機器 |
| WO2024111248A1 (ja) * | 2022-11-24 | 2024-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、光学装置、および、半導体パッケージの製造方法 |
-
2003
- 2003-06-12 JP JP2003167244A patent/JP2005005488A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4611235B2 (ja) * | 2005-04-06 | 2011-01-12 | 韓国科学技術院 | イメージセンサモジュール及びその製造方法 |
| JP2006295164A (ja) * | 2005-04-06 | 2006-10-26 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール及びその製造方法 |
| KR100785488B1 (ko) * | 2005-04-06 | 2007-12-13 | 한국과학기술원 | 이미지 센서 모듈 및 이의 제조 방법 |
| WO2006117961A1 (ja) * | 2005-04-26 | 2006-11-09 | Kyushu Institute Of Technology | 半導体パッケージ及びその製造方法 |
| JP4635209B2 (ja) * | 2005-04-26 | 2011-02-23 | 国立大学法人九州工業大学 | 半導体パッケージの製造方法 |
| JPWO2006117961A1 (ja) * | 2005-04-26 | 2008-12-18 | 国立大学法人九州工業大学 | 半導体パッケージ及びその製造方法 |
| US7838983B2 (en) | 2005-04-26 | 2010-11-23 | Kyushu Institute Of Technology | Packaged semiconductor device and method of manufacturing the packaged semiconductor device |
| JP2007073958A (ja) * | 2005-09-02 | 2007-03-22 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 |
| JP2007242813A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007266544A (ja) * | 2006-03-30 | 2007-10-11 | Koa Corp | 複合電子部品の製造法および複合電子部品 |
| JP2007318249A (ja) * | 2006-05-23 | 2007-12-06 | Dainippon Printing Co Ltd | カメラモジュール |
| JP2008066702A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びカメラ |
| JP5258567B2 (ja) * | 2006-08-11 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| US10070524B2 (en) | 2009-12-17 | 2018-09-04 | Intel Corporation | Method of making glass core substrate for integrated circuit devices |
| KR101466582B1 (ko) * | 2009-12-17 | 2014-11-28 | 인텔 코포레이션 | 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법 |
| US9761514B2 (en) | 2009-12-17 | 2017-09-12 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| JP2012044114A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像モジュール及びカメラ |
| JP2012114370A (ja) * | 2010-11-26 | 2012-06-14 | Fujikura Ltd | 半導体パッケージ |
| US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
| US9793201B2 (en) | 2012-03-07 | 2017-10-17 | Intel Corporation | Glass clad microelectronic substrate |
| JP2013246021A (ja) * | 2012-05-25 | 2013-12-09 | Seiko Epson Corp | 熱型電磁波検出素子、熱型電磁波検出素子の製造方法、熱型電磁波検出装置および電子機器 |
| WO2014045633A1 (ja) * | 2012-09-24 | 2014-03-27 | オリンパス株式会社 | 撮像装置、該撮像装置を備える内視鏡 |
| US9642248B2 (en) | 2012-09-24 | 2017-05-02 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| CN104684456A (zh) * | 2012-09-24 | 2015-06-03 | 奥林巴斯株式会社 | 摄像装置及具有该摄像装置的内窥镜 |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US9820637B2 (en) | 2012-09-24 | 2017-11-21 | Olympus Corporation | Image pickup apparatus and endoscope including image pickup apparatus |
| US10008452B2 (en) | 2012-09-24 | 2018-06-26 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| JP2015170638A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社リコー | 撮像素子パッケージ及び撮像装置 |
| JP2014132690A (ja) * | 2014-03-28 | 2014-07-17 | Nikon Corp | 撮像装置及びこれを用いた撮像モジュール |
| WO2018139282A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、及び、電子機器 |
| US11289519B2 (en) | 2017-01-30 | 2022-03-29 | Sony Semiconductor Solutions Corporation | Semiconductor device and electronic apparatus |
| WO2024111248A1 (ja) * | 2022-11-24 | 2024-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、光学装置、および、半導体パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005005488A (ja) | 半導体モジュールおよびそれらの製造方法 | |
| JP4716819B2 (ja) | インターポーザの製造方法 | |
| WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
| JP4452222B2 (ja) | 多層配線基板及びその製造方法 | |
| KR100784454B1 (ko) | 전자 장치 및 그 제조 방법 | |
| JP5138395B2 (ja) | 配線基板及びその製造方法 | |
| KR20070040305A (ko) | 하이브리드 모듈 및 그 제조 방법 | |
| TWI505756B (zh) | 印刷電路板及其製造方法 | |
| JP2007287801A (ja) | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 | |
| JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JP4287133B2 (ja) | スルーホール配線基板の製造方法 | |
| JP4043873B2 (ja) | 多層配線基板の製造方法 | |
| JP4268560B2 (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| JP5495896B2 (ja) | 光電気配線基板の製造方法 | |
| JP2005064446A (ja) | 積層用モジュールの製造方法 | |
| US20230254983A1 (en) | Wiring board and method of producing wiring board | |
| JP2009231815A (ja) | 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JP2006041429A (ja) | センサーユニットおよびその製造方法 | |
| WO2022191180A1 (ja) | 多層配線基板 | |
| JP2004047666A (ja) | 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法 | |
| JP4343777B2 (ja) | 電子部品内蔵ウエハ | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2022170153A (ja) | 多層配線基板 | |
| JP2022170158A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |