CN113725148B - 一种无芯基板的制作方法 - Google Patents
一种无芯基板的制作方法 Download PDFInfo
- Publication number
- CN113725148B CN113725148B CN202110935589.4A CN202110935589A CN113725148B CN 113725148 B CN113725148 B CN 113725148B CN 202110935589 A CN202110935589 A CN 202110935589A CN 113725148 B CN113725148 B CN 113725148B
- Authority
- CN
- China
- Prior art keywords
- dry film
- photosensitive dry
- photosensitive
- layer
- interlayer conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 122
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052802 copper Inorganic materials 0.000 claims abstract description 32
- 239000010949 copper Substances 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000009713 electroplating Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 216
- 239000011229 interlayer Substances 0.000 claims description 103
- VMQMZMRVKUZKQL-UHFFFAOYSA-N Cu+ Chemical compound [Cu+] VMQMZMRVKUZKQL-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 10
- 238000004381 surface treatment Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 230000008719 thickening Effects 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 239000003365 glass fiber Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000002994 raw material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 36
- 239000011810 insulating material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种无芯基板的制作方法，该制作方法包括如下步骤：I‑在基材铜上添加光刻胶层，进行曝光、显影，形成光刻胶图形后，电镀上电镀导体；II‑剥离光刻胶，在电镀导体上堆叠绝缘层；与现有技术相比，本发明的优点在于：不需要牺牲载体，直接对基材铜进行加工，大大提高了无芯基板的原料使用率，降低了制造成本；同时不需要分离载体，简化了加工难度，提高了无芯基板的成品率。
Description
技术领域
本发明涉及一种基板，尤其涉及一种无芯基板的制作方法。
背景技术
现今所有电子产品的元器件都在追求轻、薄、短、小，为此负载元器件的电路板也要求越来越薄。传统工艺是采用有芯基板作为电路板，但是有芯基板的厚度即使可以达到例如0.06mm，但在工艺制作过程中，设备能力很难满足传输如此薄的基板，而且人员的上、下板操作也很容易带来不可控的板破、折板的风险，大大降低产品的良率。特别是，近年来，作为应对基板的薄型化的封装体结构，正在对不具有芯基板、以能够实现高密度布线化的层积层为主体的无芯基板进行研究。
无芯基板由于通过除去支撑体(芯基板)来实现薄型化而导致刚性下降，因此，在搭载半导体元件并封装体化时，半导体封装体发生翘曲的问题变得更显著。因此，对于无芯基板而言，迫切希望更加有效地降低翘曲。
现有技术中专利号为CN200710105226.8(授权公告号为CN101241861A)的中国发明专利《新型多层无芯支撑结构及其制作方法》公开了本发明公开了一种新型多层无芯支撑结构的制作方法，该制作方法包含有阶段：I－在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜；II－从牺牲载体上剥离所述膜，形成独立式的层状阵列；该膜含有位于绝缘材料中的通孔阵列。本发明还公开了一种新型多层无芯支撑结构的制作方法，至少包含有阶段：(I)在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜；(II)从牺牲载体上剥离所述膜，形成独立式的层状阵列；(V)减薄、平整；(VII)终端阶段。但是，剥离所述膜后，牺牲载体即失去了作用而被丢弃，从而增加了生产成本，且只能实现单面线路埋入技术，因此需要设计一种新的无芯基板的制作方法。
发明内容
本发明所要解决的技术问题是针对上述技术现状提供一种无芯基板的加成法、减法技术制作方法，它不需要牺牲载体，直接对基材铜进行减薄加工，大大提高了无芯基板的原料使用率，降低了制造成本。
本发明解决上述技术问题所采用的技术方案为：一种无芯基板的制作方法，其特征在于，该制作方法包括如下步骤：
S1、在基材铜顶面添加第一光刻胶层，进行曝光、显影，形成第一光刻胶图形层；
S2、在第一光刻胶图形层中电镀上第一层间导体；
S3、剥离第一光刻胶层，留下第一层间导体；
S4、在第一层间导体及剩余的基材铜顶面上堆叠第一绝缘层；
S5、对第一绝缘层进行研磨，使第一绝缘层与第一层间导体齐平；
S6、在第一绝缘层和第一层间导体的顶面沉积添加第一种子层；
S7、在第一种子层顶面和基材铜底面分别贴上第一感光干膜和第二感光干膜，并对第一感光干膜进行曝光，形成第一感光图形层；
S8、去除第一感光干膜的第一未感光图形层部分，并电镀上第二层间导体；
S9、去除第一感光干膜和第二感光干膜；
S10、双面压膜，此处压膜采用曝光可以固化的保护膜，保护电路板；
S11、上表面曝光，使此处压膜固化，不容易被显影而除去；
S12、下表面显影，从而此处压膜被溶液除去；
S13、基材铜减薄，将下表面的基材铜进行减薄处理，使其厚度降低，控制在15-35μm范围内，可根据线路图形的设计合理搭配需要减薄的厚度；
S14、去膜，将上表面曝光固化的压膜除去；
S15、在第一种子层和第二层间导体的顶面贴上第三感光干膜，在基材铜底面贴上第四感光干膜，并对第四感光干膜进行曝光，形成第四感光图形层；
S16、去除第四感光干膜的第四未感光图形层部分，暴露出需要蚀刻的区域，剩下的第四感光干膜对基材铜进行蚀刻保护，保护非蚀刻的基材铜区域，进行选择性的基材铜蚀刻；
S17、去除第三感光干膜和第四感光干膜；
S18、在第一绝缘层的底面沉积添加第二种子层；
S19、在第一种子层和第二层间导体的顶面贴上第五感光干膜，在基材铜和第二种子层的底面贴上第六感光干膜，并对第五感光干膜和第六感光干膜进行曝光，对应地形成第五感光图形层和第六感光图形层；
S20、去除第五感光干膜和第六感光干膜的第五未感光图形层和第六未感光图形层部分，并对应地电镀上第三层间导体和第四层间导体；
S21、去除第五感光干膜、第六感光干膜、第一种子层和第二种子层；
S22、在第一绝缘层、第二层间导体和第三层间导体的顶面堆叠第二绝缘层，在第一绝缘层、基材铜和第四层间导体的底面堆叠第三绝缘层；
S23、对第二绝缘层和第三绝缘层进行研磨，使第二绝缘层和第三层间导体、第三绝缘层和第四层间导体齐平；
S24、在第二绝缘层和第三层间导体的顶面沉积添加第三种子层，在第三绝缘层和第四层间导体的底面沉积添加第四种子层；
S25、在第三种子层的顶面和第四种子层的底面分别贴上第七感光干膜和第八感光干膜，并对第七感光干膜和第八感光干膜进行曝光，对应地形成第七感光图形层和第八感光图形层；
S26、去除第七感光干膜和第八感光干膜的第七未感光图形层和第八未感光图形层部分，并对应地电镀上第五层间导体和第六层间导体；
S27、在第七感光干膜和第五层间导体的顶面贴上第九感光干膜，在第八感光图形部分和第六层间导体的底面贴上第十感光干膜，并对第九感光干膜和第十感光干膜进行曝光，对应地形成第九感光图形层和第十感光图形层；
S28、去除第九感光干膜和第十感光干膜的第九未感光图形层和第十未感光图形层部分，并对应地加厚第五层间导体和第六层间导体；
S29、去除第七感光干膜、第八感光干膜、第九感光干膜、第十感光干膜、第三种子层和第四种子层；
S30、在第五层间导体和第二绝缘层的顶面堆叠第四绝缘层，在第六层间导体和第三绝缘层的底面堆叠第五绝缘层；
S31、对第四绝缘层和第五绝缘层进行研磨，对应地露出加厚的第五层间导体和第六层间导体；
S32、减薄外露的第五层间导体和第六层间导体；
S33、在第四绝缘层和第五绝缘层上涂布感光阻焊层，对外露的导体进行表面处理。
作为优选，在步骤S1中，所述基材铜(1)的厚度为0.05-1.0mm，所述第一光刻胶层的厚度为30-100微米。
作为优选，在步骤S2中，所述第一层间导体高度低于第一光刻胶层。
作为优选，在步骤S4中，所述第一绝缘层的高度高于所述第一层间导体。
作为优选，在步骤S4中，所述第一绝缘层采用压合或涂布的方式堆叠在第一层间导体及基材铜上。
作为优选，在步骤S7中，采用加热橡皮滚轮将感光干膜紧密地热压附于基材铜表面。
作为优选，在步骤S28中，第七感光干膜和第八感光干膜的厚度要高出需要加厚的外露导体总高度的2～10μm，这样直接在原有的感光干膜图形上加厚，可以使加厚的图形与原有导体的图形保持高度一致性；
作为优选，在步骤S26之后，如果直接去除第七感光干膜、第八感光干膜、第三种子层和第四种子层，并在层间导体表面涂布感光阻焊层，再进行表面处理后，即得到四层无内埋线路的无芯基板。
作为优选，在步骤S28中，需要针对基板外露的导体和需要键合的导体来加厚第五层间导体和第六层间导体。
作为优选，所述第四绝缘层和第五绝缘层采用无玻纤布支撑层绝缘树脂类材料。
作为优选，在步骤S33中，根据基板封装键合的工艺，对外露的导体进行不同类型的表面处理。
与现有技术相比，本发明的优点在于：本发明不需要牺牲载体，直接对基材铜进行加工，大大提高了无芯基板的原料使用率，降低了制造成本，实现双面线路埋入技术；同时不需要分离载体，简化了加工难度，提高了无芯基板的成品率。
附图说明
图1为本发明实施例无芯基板的基材铜结构示意图；
图2为本发明实施例无芯基板在步骤S1中添加第一光刻胶层后的结构示意图；
图3为本发明实施例无芯基板在步骤S1中进行曝光、显影后的结构示意图；
图4为本发明实施例进行步骤S2后的无芯基板结构示意图；
图5为本发明实施例进行步骤S3后的无芯基板结构示意图；
图6为本发明实施例进行步骤S4后的无芯基板结构示意图；
图7为本发明实施例进行步骤S5后的无芯基板结构示意图；
图8为本发明实施例进行步骤S6后的无芯基板结构示意图；
图9为本发明实施例无芯基板在步骤S7中贴上第一感光干膜和第二感光干膜，并对第一感光干膜进行曝光后的结构示意图；
图10为本发明实施例无芯基板在步骤S8中去除第一感光干膜的第一未感光图形层部分后的结构示意图；
图11为本发明实施例进行步骤S8后的无芯基板结构示意图；
图12为本发明实施例进行步骤S9后的无芯基板结构示意图；
图13为本发明实施例无芯基板在步骤S10中贴上第三感光干膜和第四感光干膜后示意图；
图14为本发明实施例无芯基板在步骤S11中上表面干膜曝光后示意图；
图15为本发明实施例无芯基板在步骤S12中下表面干膜显影除去的示意图；
图16为本发明实施例无芯基板在步骤S13中减薄处理后示意图；
图17为本发明实施例无芯基板在步骤S14中上表面干膜除去后示意图；
并对第四感光干膜进行曝光后的结构示意图；
图18为本发明实施例无芯基板在步骤S15后的无芯基板结构示意图；
图19为本发明实施例无芯基板在步骤S16后的无芯基板结构示意图；
图20为本发明实施例进行步骤S16后的无芯基板结构示意图；
图21为本发明实施例进行步骤S17后的无芯基板结构示意图；
图22为本发明实施例进行步骤S18后的无芯基板结构示意图；
图23为本发明实施例进行步骤S19中贴上第五感光干膜和第六感光干膜，并对第五感光干膜和第六感光干膜进行曝光后的结构示意图；
图24为本发明实施例进行步骤S20中去除第五感光干膜和第六感光干膜的第五感光图形层和第六感光图形层部分后的结构示意图；
图25为本发明实施例进行步骤S20后的无芯基板结构示意图；
图26为本发明实施例无芯基板在步骤S21中去除第五感光干膜、第六感光干膜后的结构示意图；
图27为本发明实施例进行步骤S21后的无芯基板结构示意图；
图28为本发明实施例进行步骤S22后的无芯基板结构示意图；
图29为本发明实施例进行步骤S23后的无芯基板结构示意图；
图30为本发明实施例进行步骤S24后的无芯基板结构示意图；
图31为本发明实施例进行步骤S25中贴上第七感光干膜和第八感光干膜，并对第七感光干膜和第八感光干膜进行曝光后的结构示意图；
图32为本发明实施例进行步骤S26中去除第七感光干膜和第八感光干膜的第七未感光图形层和第八未感光图形层部分后的结构示意图；
图33为本发明实施例进行步骤S26后的无芯基板结构示意图；
图34为本发明实施例进行步骤S27中贴上第九感光干膜和第十感光干膜，并对第九感光干膜和第十感光干膜进行曝光后的结构示意图；
图35为本发明实施例进行步骤S28中去除第九感光干膜和第十感光干膜的第九感光图形层和第十感光图形层部分后的结构示意图；
图36为本发明实施例进行步骤S28后的无芯基板结构示意图；
图37为本发明实施例进行步骤S29中去除第七感光干膜、第八感光干膜、第九感光干膜和第十感光干膜后的结构示意图；
图38为本发明实施例进行步骤S29后的无芯基板结构示意图；
图39为本发明实施例进行步骤S30后的无芯基板结构示意图；
图40为本发明实施例进行步骤S31后的无芯基板结构示意图；
图41为本发明实施例进行步骤S32后的无芯基板结构示意图；
图42为本发明实施例进行步骤S33中涂布感光阻焊层后的无芯基板结构示意图；
图43为本发明实施例进行步骤S33后的无芯基板结构示意图；
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
参见图1-图43，该无芯基板的制作方法，包括如下步骤：
S1、如图1至图4所示，在基材铜1顶面添加第一光刻胶层21，进行曝光、显影，形成第一光刻胶图形层；其中，基材铜1的厚度为0.05-1.0mm，最佳为0.08-0.12mm，根据第一层间导体31的高度调整第一光刻胶层21的厚度，高于层间导体5-10微米，该第一光刻胶层21的厚度为30-100微米；
S2、如图4所示，在第一光刻胶图形层中电镀上第一层间导体31；
S3、如图5所示，剥离第一光刻胶层21，留下第一层间导体31；
S4、如图6所示，在第一层间导体31及剩余基材铜1顶面上通过压合或涂布的方式堆叠第一绝缘层41，其中，第一绝缘层41高于第一层间导体31；
S5、如图7所示，对第一绝缘层41进行研磨，使第一绝缘层41与第一层间导体31齐平；
S6、如图8所示，在第一绝缘层41和第一层间导体31的顶面沉积添加第一种子层51；
S7、如图9所示，在第一种子层51顶面和基材铜1底面分别贴上第一感光干膜601和第二感光干膜602，通过加热橡皮滚轮将感光干膜紧密地热压附于基材铜1表面和第一种子层51顶面，并对第一感光干膜601进行曝光，形成第一感光图形层；
S8、如图10和图11所示，去除第一感光干膜601的第一未感光图形层部分，并在暴露的种子层表面上电镀上第二层间导体32；
S9、如图12所示，去除第一感光干膜601和第二感光干膜602；
S10、如图13所示，双面压膜，此处压膜采用曝光可以固化的感光干膜，保护电路板；
S11、如图14所示，上表面曝光，使此处压膜固化，不容易被显影而除去；
S12、如图15所示，下表面显影，从而此处压膜被溶液除去；
S13、如图16所示，基材铜1减薄，将下表面的基材铜1进行减薄处理，使其厚度降低，控制在15-35μm范围内，并可根据线路图形的设计合理搭配需要减薄的厚度；
S14、如图17所示，去膜，将上表面曝光固化的压膜除去；
S15、如图18和图19所示，在剩余的第一种子层51和第二层间导体32的顶面贴上第三感光干膜603，在基材铜1底面贴上第四感光干膜604，并对第四感光干膜604进行曝光，形成第四感光图形层；
S16、如图20所示，去除第四感光干膜604的第四未感光图形层部分，根据剩下的第四感光干膜604对基材铜1底面进行蚀刻；
S17、如图21所示，去除第三感光干膜603和第四感光干膜604；
S18、如图22所示，在第一绝缘层41的底面沉积添加第二种子层52；
S19、如图23所示，在剩余的第一种子层51和第二层间导体32的顶面贴上第五感光干膜605，在剩余的基材铜1和第二种子层52的底面贴上第六感光干膜606，并对第五感光干膜605和第六感光干膜606进行曝光，对应地形成第五感光图形层和第六感光图形层；
S20、如图24和图25所示，去除第五感光干膜605和第六感光干膜606的第五未感光图形层和第六未感光图形层部分，并对应地电镀上第三层间导体33和第四层间导体34；
S21、如图26和图27所示，去除第五感光干膜605、第六感光干膜606，再去除第一种子层51和第二种子层52；
S22、如图28所示，在第一绝缘层41、第二层间导体32和第三层间导体33的顶面堆叠第二绝缘层42，在第一绝缘层41、基材铜1和第四层间导体34的底面堆叠第三绝缘层43；第二绝缘层42的顶面要高于第三层间导体33的顶面，同理，第三绝缘层43的表面要高于第四层间导体34的表面。
S23、如图29所示，对第二绝缘层42和第三绝缘层43进行研磨，使第二绝缘层42和第三层间导体33、第三绝缘层43和第四层间导体34齐平；
S24、如图30所示，在第二绝缘层42和第三层间导体33的顶面沉积添加第三种子层53，在第三绝缘层43和第四层间导体34的底面沉积添加第四种子层54；
S25、如图31所示，在第三种子层53的顶面和第四种子层54的底面分别贴上第七感光干膜607和第八感光干膜608，并对第七感光干膜607和第八感光干膜608进行曝光，对应地形成第七感光图形层和第八感光图形层；
S26、如图32和图33所示，去除第七感光干膜607和第八感光干膜608的第七未感光图形层和第八未感光图形层部分，并对应地电镀上第五层间导体35和第六层间导体36；
S27、如图34所示，在第七感光干膜607和第五层间导体35的顶面贴上第九感光干膜609，在第八感光图形层608部分和第六层间导体36的底面贴上第十感光干膜610，并对第九感光干膜609和第十感光干膜610进行曝光，对应地形成第九感光图形层和第十感光图形层；
S28、如图35和图36所示，去除第九感光干膜609和第十感光干膜610的第九未感光图形层和第十未感光图形层部分，留下的干膜609和610感光部分遮住不需要导体加厚的区域，只针对基板外露的导体和需要键合的导体来对应地加厚第五层间导体35和第六层间导体36；
第九感光干膜和第十感光干膜覆盖的区域遮住非外露导体无需加厚的区域，第九感光干膜和第十感光干膜开窗去掉需要加厚的导体的区域，且与原有第七感光干膜和第八感光干膜原有开窗大小保证合理的对位公差，一般第九感光干膜和第十感光干膜开窗比原有第七感光干膜和第八感光干膜单边＞0.05～0.2mm，这样直接在原有的感光干膜图形上加厚，可以使加厚的图形与原有导体的图形保持高度一致性；
S29、如图37和图38所示，去除第九感光干膜609、第十感光干膜610、第七感光干膜607、第八感光干膜608、第三种子层53和第四种子层54；
S30、如图39所示，在第五层间导体35和第二绝缘层42的顶面堆叠第四绝缘层44，在第六层间导体36和第三绝缘层43的底面堆叠第五绝缘层45，其中第四绝缘层44和第五绝缘层45采用无玻纤布支撑层绝缘树脂类材料；
S31、如图40所示，对第四绝缘层44和第五绝缘层45进行研磨，对应地露出加厚的第五层间导体35和第六层间导体36；
S32、如图41所示，对应地减薄外露的第五层间导体35和第六层间导体36；
S33、如图42和图43所示，在第四绝缘层44和第五绝缘层45上，针对内埋线路，可以选择性的涂布感光阻焊层7，根据基板封装键合的工艺，对外露的导体进行表面处理，如化学镍钯金、化学镍金、OSP等。
如果，在步骤S26之后，如果直接去除第七感光干膜607、第八感光干膜608、第三种子层53和第四种子层54，并在层间导体表面涂布感光阻焊层，再进行表面处理后，即得到四层无内埋线路的无芯基板。
Claims (10)
1.一种无芯基板的制作方法，其特征在于，该制作方法包括如下步骤：
S1、在基材铜(1)顶面添加第一光刻胶层(21)，进行曝光、显影，形成第一光刻胶图形层；
S2、在第一光刻胶图形层中电镀上第一层间导体(31)；
S3、剥离第一光刻胶层(21)，留下第一层间导体(31)；
S4、在第一层间导体(31)及剩余的基材铜(1)顶面上堆叠第一绝缘层(41)；
S5、对第一绝缘层(41)进行研磨，使第一绝缘层(41)与第一层间导体(31)齐平；
S6、在第一绝缘层(41)和第一层间导体(31)的顶面沉积添加第一种子层(51)；
S7、在第一种子层(51)顶面和基材铜(1)底面分别贴上第一感光干膜(601)和第二感光干膜(602)，并对第一感光干膜(601)进行曝光，形成第一感光图形层；
S8、去除第一感光干膜(601)的第一未感光图形层部分，并电镀上第二层间导体(32)；
S9、去除第一感光干膜(601)和第二感光干膜(602)；
S10、双面压膜，此处压膜采用曝光可以固化的保护膜，保护电路板；
S11、上表面曝光，使此处压膜固化，不容易被显影而除去；
S12、下表面显影，从而此处压膜被溶液除去；
S13、基材铜减薄，将下表面的基材铜进行减薄处理，使其厚度降低，控制在15-35μm范围内；
S14、去压膜，将上表面曝光固化的压膜除去；
S15、在第一种子层(51)和第二层间导体(32)的顶面贴上第三感光干膜(603)，在基材铜(1)底面贴上第四感光干膜(604)，并对第四感光干膜(604)进行曝光，形成第四感光图形层；
S16、去除第四感光干膜(604)的第四未感光图形层部分，根据剩下的第四感光干膜(604)对基材铜(1)进行蚀刻；
S17、去除第三感光干膜(603)和第四感光干膜(604)；
S18、在第一绝缘层(41)的底面沉积添加第二种子层(52)；
S19、在第一种子层(51) 和第二层间导体(32)的顶面贴上第五感光干膜(605)，在剩余的基材铜(1)和第二种子层(52)的底面贴上第六感光干膜(606)，并对第五感光干膜(605)和第六感光干膜(606)进行曝光，对应地形成第五感光图形层和第六感光图形层；
S20、去除第五感光干膜(605)和第六感光干膜(606)的第五未感光图形层和第六未感光图形层部分，并对应地电镀上第三层间导体(33)和第四层间导体(34)；
S21、去除第五感光干膜(605)、第六感光干膜(606)、第一种子层(51)和第二种子层(52)；
S22、在第一绝缘层(41)、第二层间导体(32)和第三层间导体(33)的顶面堆叠第二绝缘层(42)，在第一绝缘层(41)、基材铜(1)和第四层间导体(34)的底面堆叠第三绝缘层(43)；
S23、对第二绝缘层(42)和第三绝缘层(43) 进行研磨，使第二绝缘层(42)和第三层间导体(33)、第三绝缘层(43)和第四层间导体(34)齐平；
S24、在第二绝缘层(42)和第三层间导体(33)的顶面沉积添加第三种子层(53)，在第三绝缘层(43)和第四层间导体(34)的底面沉积添加第四种子层(54)；
S25、在第三种子层(53) 的顶面和第四种子层(54) 的底面分别贴上第七感光干膜(607)和第八感光干膜(608)，并对第七感光干膜(607)和第八感光干膜(608)进行曝光，形成第七感光图形层和第八感光图形层；
S26、去除第七感光干膜(607)和第八感光干膜(608)的第七未感光图形层和第八未感光图形层部分，并对应地电镀上第五层间导体(35)和第六层间导体(36)；
S27、在第七感光干膜(607)和第五层间导体(35) 的顶面贴上第九感光干膜(609)，在第八感光干膜(608)部分和第六层间导体(36) 的底面贴上第十感光干膜(610)，并对第九感光干膜(609)和第十感光干膜(610)进行曝光，对应地形成第九感光图形层和第十感光图形层；
S28、去除第九感光干膜(609)和第十感光干膜(610)的第九未感光图形层和第十未感光图形层部分，并对应地加厚第五层间导体(35)和第六层间导体(36)；
S29、去除第九感光干膜(609)、第十感光干膜(610)、第七感光干膜(607)、第八感光干膜(608)、第三种子层(53)和第四种子层(54)；
S30、在第五层间导体(35)和第二绝缘层(42) 的顶面堆叠第四绝缘层(44)，在第六层间导体(36)和第三绝缘层(43) 的底面堆叠第五绝缘层(45)；
S31、对第四绝缘层(44)和第五绝缘层(45)进行研磨，对应地露出加厚的第五层间导体(35)和第六层间导体(36)；
S32、减薄外露的第五层间导体(35)和第六层间导体(36)；
S33、在第四绝缘层(44)和第五绝缘层(45)上涂布感光阻焊层(7)，对外露的导体进行表面处理。
2.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S1中，所述基材铜(1)的厚度为0.05-1.0mm，所述第一光刻胶层(21)的厚度为30-100微米。
3.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S2中，所述第一层间导体(31)高度低于第一光刻胶层(21)。
4.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S4中，所述第一绝缘层(41)的高度高于所述第一层间导体(31)。
5.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S4中，所述第一绝缘层(41)采用压合或涂布的方式堆叠在第一层间导体(31)及基材铜(1)上。
6.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S7中，采用加热橡皮滚轮将感光干膜紧密地热压附于基材铜(1)表面。
7.根据权利要求1所 述的无芯基板的制作方法，其特征在于：在步骤S26之后，如果直接去除第七感光干膜(607)、第八感光干膜(608)、第三种子层(53)和第四种子层(54)，并在层间导体表面涂布感光阻焊层，再进行表面处理后，即得到四层无内埋线路的无芯基板。
8.根据权利要求1所 述的无芯基板的制作方法，其特征在于：在步骤S28中，针对基板外露的导体和需要键合的导体来加厚第五层间导体(35)和第六层间导体(36)。
9.根据权利要求1所述的无芯基板的制作方法，其特征在于：所述第四绝缘层(44)和第五绝缘层(45)采用无玻纤布支撑层绝缘树脂类材料。
10.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S33中，根据基板封装键合的工艺，对外露的导体进行不同类型的表面处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110935589.4A CN113725148B (zh) | 2021-08-16 | 2021-08-16 | 一种无芯基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110935589.4A CN113725148B (zh) | 2021-08-16 | 2021-08-16 | 一种无芯基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725148A CN113725148A (zh) | 2021-11-30 |
| CN113725148B true CN113725148B (zh) | 2024-05-03 |
Family
ID=78675920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110935589.4A Active CN113725148B (zh) | 2021-08-16 | 2021-08-16 | 一种无芯基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725148B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103987198A (zh) * | 2014-05-27 | 2014-08-13 | 中国科学院微电子研究所 | 一种无辅助结构的无芯基板的制造方法 |
| CN110418508A (zh) * | 2019-07-15 | 2019-11-05 | 宁波华远电子科技有限公司 | 一种铜基板电路板的制作方法 |
| CN110536564A (zh) * | 2019-08-30 | 2019-12-03 | 宁波华远电子科技有限公司 | 一种凸台作为焊盘的电路板的制作方法 |
| CN112996265A (zh) * | 2021-02-09 | 2021-06-18 | 盐城维信电子有限公司 | 一种无需补偿的精细线路板制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222828B1 (ko) * | 2011-06-24 | 2013-01-15 | 삼성전기주식회사 | 코어리스 기판의 제조방법 |
| KR20140047967A (ko) * | 2012-10-15 | 2014-04-23 | 삼성전기주식회사 | 다층형 코어리스 인쇄회로기판 및 그 제조 방법 |
-
2021
- 2021-08-16 CN CN202110935589.4A patent/CN113725148B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103987198A (zh) * | 2014-05-27 | 2014-08-13 | 中国科学院微电子研究所 | 一种无辅助结构的无芯基板的制造方法 |
| CN110418508A (zh) * | 2019-07-15 | 2019-11-05 | 宁波华远电子科技有限公司 | 一种铜基板电路板的制作方法 |
| CN110536564A (zh) * | 2019-08-30 | 2019-12-03 | 宁波华远电子科技有限公司 | 一种凸台作为焊盘的电路板的制作方法 |
| CN112996265A (zh) * | 2021-02-09 | 2021-06-18 | 盐城维信电子有限公司 | 一种无需补偿的精细线路板制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113725148A (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8356405B2 (en) | Method of manufacturing printed circuit board | |
| KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
| EP3557957B1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
| TWI830726B (zh) | 創新的扇出型板層級封裝(foplp)翹曲控制技術 | |
| CN113163622B (zh) | 一种超薄软硬结合板的热塑聚酰亚胺减法工艺 | |
| KR20080037307A (ko) | 회로기판 및 그 제조방법 | |
| US20140069705A1 (en) | Printed circuit board and method for manufacturing the same | |
| TW201328463A (zh) | 嵌入電子元件之印刷電路板及其製造方法 | |
| CN101399248A (zh) | 配线基板及其制造的方法 | |
| JP5302920B2 (ja) | 多層配線基板の製造方法 | |
| WO2018219220A1 (zh) | 一种半埋入线路基板结构及其制造方法 | |
| JP2004119729A (ja) | 回路装置の製造方法 | |
| CN111432577B (zh) | 一种超薄软硬结合板的感光聚酰亚胺加法、减法线路工艺 | |
| CN113725148B (zh) | 一种无芯基板的制作方法 | |
| JP4086607B2 (ja) | 回路装置の製造方法 | |
| US9398704B2 (en) | Manufacturing method of metal structure of flexible multi-layer substrate | |
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR101204083B1 (ko) | 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법 | |
| CN109788664B (zh) | 一种线路基板及其制作方法 | |
| JP2023086100A (ja) | 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法 | |
| JP5302927B2 (ja) | 多層配線基板の製造方法 | |
| EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
| CN113871304A (zh) | 一种无芯基板的制作方法 | |
| JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |