CN112996265A - 一种无需补偿的精细线路板制作方法 - Google Patents

一种无需补偿的精细线路板制作方法 Download PDF

Info

Publication number
CN112996265A
CN112996265A CN202110177630.6A CN202110177630A CN112996265A CN 112996265 A CN112996265 A CN 112996265A CN 202110177630 A CN202110177630 A CN 202110177630A CN 112996265 A CN112996265 A CN 112996265A
Authority
CN
China
Prior art keywords
nickel
dry film
layer
insulating substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110177630.6A
Other languages
English (en)
Inventor
刘清
万克宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yancheng Weixin Electronics Co Ltd
Original Assignee
Yancheng Weixin Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yancheng Weixin Electronics Co Ltd filed Critical Yancheng Weixin Electronics Co Ltd
Priority to CN202110177630.6A priority Critical patent/CN112996265A/zh
Publication of CN112996265A publication Critical patent/CN112996265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种无需补偿的精细线路板制作方法，包括：提供一绝缘基板；在绝缘基板的至少一个表面上镀镍，形成导电镍层；在导电层上方压合一层干膜；对干膜进行显影，形成线路图案；对线路图案进行电镀铜；去除干膜；选择性蚀刻导电镍层。采用聚酰亚胺为基材，通过化学镀镍或者真空溅镀方法在聚酰亚胺上沉积一层金属镍，干膜曝光显影后直接在金属镍上直接镀铜，去膜后选择性蚀刻金属镍。整个过程无需蚀刻铜，所以不存在侧蚀造成的线路宽度减少，所以设计时不需要做线路补偿，从而可以获得更小线宽\线距的线路。

Description

一种无需补偿的精细线路板制作方法
技术领域
本发明涉及线路板技术领域，具体涉及一种无需补偿的精细线路板制作方法。
背景技术
随着通讯、消费电子产品对轻、薄、小的要求提升，对柔性线路板提出了越来越高的要求，尤其是对精细线路的制作提出更高的需求。目前普通蚀刻法工艺可以实现量产线宽/线距为35微米/35微米的线路，半加成法可以实现线宽/线距为25微米/25微米线路的制作。
现有精细线路的制作方法包括蚀刻法和半加成法，这两种方法由于侧蚀原因，在设计时都需要进行补偿增大设计线宽从而获得目标线宽。虽然半加成法因为聚酰亚胺上的基材铜较薄，蚀刻基材铜时侧蚀较小，所以补偿也小，但目前蚀刻法和半加成法这两种现有工艺都无法做到在设计时无需补偿，从而导致线路板无法兼顾短线宽/短线距与补偿带来的线路良率问题。
发明内容
有鉴于此，本发明实施例提供了一种无需补偿的精细线路板制作方法，以解决目前蚀刻法和半加成法这两种现有工艺都无法做到在设计时无需补偿，从而导致线路板无法兼顾短线宽/短线距与补偿带来的线路良率问题的问题。
本发明实施例提供了一种无需补偿的精细线路板制作方法，包括：
提供一绝缘基板；
在绝缘基板的至少一个表面上镀镍，形成导电镍层；
在导电层上方压合一层干膜；
对干膜进行显影，形成线路图案；
对线路图案进行电镀铜；
去除干膜；
选择性蚀刻导电镍层。
可选地，镀镍的厚度为0.05微米～5微米。
可选地，电镀铜的线距/线宽范围为7微米/7微米～30微米/30微米。
可选地，通过化学镀镍或真空溅镀镍在绝缘基板的至少一个表面上镀镍。
可选地，在绝缘基板的至少一个表面上镀镍，形成导电镍层之后，还包括：
对镀镍后的绝缘基板进行镭射钻孔以及孔内金属化；
通过黑影、黑碳、石墨烯和化学镀铜的制程在孔壁上沉积导电铜层。
可选地，导电铜层的厚度为5-15微米。
可选地，在导电层上方压合一层干膜包括：
通过热辊压合的方式在绝缘基板上压合上耐电镀药水的干膜。
可选地，对干膜进行显影，形成线路图案包括：
通过紫外光照射使干膜发生聚合交联；
用去膜药水使线路图案部分露出。
可选地，绝缘基板为聚酰亚胺。
本发明实施例还提供了一种精细线路板，使用上述方法制成。
本发明实施例采用聚酰亚胺为基材，通过化学镀镍或者真空溅镀方法在聚酰亚胺上沉积一层金属镍，干膜曝光显影后直接在金属镍上直接镀铜，去膜后选择性蚀刻金属镍。整个过程无需蚀刻铜，所以不存在侧蚀造成的线路宽度减少，所以设计时不需要做线路补偿，从而可以获得更小线宽\线距的线路。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了一种无需补偿的单面精细线路板制作流程；
图2示出了一种无需补偿的双面精细线路板制作流程；
图3示出了一种需要补偿的单面线路板制作图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
本发明提供一种无需补偿的精细线路板制作方法，包括：提供一绝缘基板；在绝缘基板的至少一个表面上镀镍，形成导电镍层；在导电层上方压合一层干膜；对干膜进行显影，形成线路图案；对线路图案进行电镀铜；去除干膜；选择性蚀刻导电镍层，得到无需补偿的精细线路板。
图1示出了一种无需补偿的单面精细线路板制作方法流程。
如图1(a)所示，采用绝缘基板11，具体地，绝缘基板11材料为聚酰亚胺。
如图1(b)所示，在绝缘基板11的一个面上化学镀镍或者真空溅镀镍，形成导电镍层12，导电镍层12厚度为0.1～5微米。
如图1(c)所示，通过热辊压合的方式在导电镍层12的表面压合耐电镀药水的干膜13，再通过紫外光照射使干膜13发生聚合交联，在后续显影时曝光过的干膜13会继续留在基材铜上；干膜显影还包括除去未曝光部分的干膜，露出部分导电镍层12。具体地，干膜显影形成的线路宽度范围为7～30微米，线路之间的干膜宽度范围为7～30微米。在具体实施例中，线路之间的干膜宽度范围可以根据实际需要进行选择设置。
如图1(d)所示，在显影后露出导电镍层12的地方，通过电镀方式形成铜层14，铜层14厚度到12微米左右。电镀铜完成后，剥离干膜13，可以采用去膜药水去除曝光过后的干膜，干膜剥离后的结构如图1(e)所示。
如图(f)所示，使用选择性蚀刻镍药水蚀刻去除裸露在外的金属镍，形成独立的金属铜精细线路和焊盘。
以上工序采用聚酰亚胺为基材，通过化学镀镍或者真空溅镀方法在聚酰亚胺上沉积一层金属镍，干膜曝光显影后直接在金属镍上直接镀铜，去膜后选择性蚀刻金属镍。整个过程无需蚀刻铜，所以不存在侧蚀造成的线路宽度减少，所以设计时不需要做线路补偿，从而可以获得更小线宽\线距的线路。
图2示出了一种无需补偿的双面精细线路板制作方法流程，与图1所示方法的区别在于，在聚酰亚胺基板的上下两面均镀镍，在镀镍后的聚酰亚胺基板上镭射钻孔以及孔内金属化，使基板两面导通。
如图2(a)所示，采用聚酰亚胺基板21。
如图2(b)所示，在聚酰亚胺基板21上下两面均采用化学镀镍或者真空溅镀镍，形成导电镍层22。
如图2(c)所示，在聚酰亚胺基板21上镭射钻孔，将基材从上层镍钻穿至下层镍，之后通过黑影、黑碳、石墨烯和化学镀铜等制程在孔壁沉积导电层，实现孔内金属化。
如图2(d)所示，通过热辊压合的方式在导电镍层22的表面压合耐电镀药水的干膜23，再通过紫外光照射使干膜23发生聚合交联，在后续显影时曝光过的干膜23会继续留在基材铜上；干膜显影还包括除去未曝光部分的干膜，露出部分导电镍层22。上下两层干膜显影后的图形根据实际需要进行设计。
如图2(e)所示，在显影后露出导电镍层22上以及金属化后的孔内进行电镀铜，形成铜层24。
如图2(f)所示，去除干膜23。
如图2(g)所示，蚀刻去除裸露在外的金属镍，形成双面独立的金属铜精细线路。
对照例
图3示出了一种需要补偿的线路板制作方法的中间图，绝缘基板31上方有一层覆铜板，第一次压合干膜、显影，蚀刻出第一线路32，去除干膜；第二次压合干膜33、显影，电镀出第二线路34，去除干膜33，得到目标线宽的线路板。用蚀刻液蚀刻铜板存在侧蚀现象，因此无法仅通过蚀刻覆铜板得到精细线路板，必须要通过补偿工艺才能制出目标线宽/线距的精细线路板。然而通过补偿工艺制作的精细线路板，如图3所示，在现有的干膜显影工艺中，线宽可以通过电镀做到最小，然而线距因为补偿工艺的问题，无法做到最小。
因此，本实施例通过化学镀镍或者真空溅镀方法在聚酰亚胺上沉积一层金属镍，干膜曝光显影后直接在金属镍上直接镀铜，去膜后选择性蚀刻金属镍。整个过程无需蚀刻铜，所以不存在侧蚀造成的线路宽度减少，所以设计时不需要做线路补偿，从而可以获得更小线宽\线距的线路。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种无需补偿的精细线路板制作方法，其特征在于，包括：
提供一绝缘基板；
在所述绝缘基板的至少一个表面上镀镍，形成导电镍层；
在所述导电层上方压合一层干膜；
对所述干膜进行显影，形成线路图案；
对所述线路图案进行电镀铜；
去除所述干膜；
选择性蚀刻所述导电镍层。
2.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，镀镍的厚度为0.05微米～5微米。
3.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，电镀铜的线距/线宽范围为7微米/7微米～30微米/30微米。
4.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，通过化学镀镍或真空溅镀镍在所述绝缘基板的至少一个表面上镀镍。
5.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，在所述绝缘基板的至少一个表面上镀镍，形成导电镍层之后，还包括：
对镀镍后的所述绝缘基板进行镭射钻孔以及孔内金属化；
通过黑影、黑碳、石墨烯和化学镀铜的制程在孔壁上沉积导电铜层。
6.根据权利要求5所述的无需补偿的精细线路板制作方法，其特征在于，所述导电铜层的厚度为5-15微米。
7.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，在所述导电层上方压合一层干膜包括：
通过热辊压合的方式在所述绝缘基板上压合上耐电镀药水的干膜。
8.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，对所述干膜进行显影，形成线路图案包括：
通过紫外光照射使所述干膜发生聚合交联；
用去膜药水使所述线路图案部分露出。
9.根据权利要求1所述的无需补偿的精细线路板制作方法，其特征在于，所述绝缘基板为聚酰亚胺。
10.一种精细线路板，其特征在于，所述精细线路板使用权利要求1-9任一所述的方法制成。
CN202110177630.6A 2021-02-09 2021-02-09 一种无需补偿的精细线路板制作方法 Pending CN112996265A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110177630.6A CN112996265A (zh) 2021-02-09 2021-02-09 一种无需补偿的精细线路板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110177630.6A CN112996265A (zh) 2021-02-09 2021-02-09 一种无需补偿的精细线路板制作方法

Publications (1)

Publication Number Publication Date
CN112996265A true CN112996265A (zh) 2021-06-18

Family

ID=76392566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110177630.6A Pending CN112996265A (zh) 2021-02-09 2021-02-09 一种无需补偿的精细线路板制作方法

Country Status (1)

Country Link
CN (1) CN112996265A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725148A (zh) * 2021-08-16 2021-11-30 宁波华远电子科技有限公司 一种无芯基板的制作方法
CN115565888A (zh) * 2022-12-02 2023-01-03 广东省科学院半导体研究所 用于芯片粒精细线路的载板结构、封装结构及其制备方法
CN115988754A (zh) * 2023-03-21 2023-04-18 遂宁睿杰兴科技有限公司 一种基于半加成法的印制电路板线路制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111401A1 (en) * 2003-12-05 2007-05-17 Mitsui Mining & Smelting Co., Ltd Printed wiring board, its manufacturing method, and circuit device
US20090199399A1 (en) * 2008-02-11 2009-08-13 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
CN202535641U (zh) * 2011-12-13 2012-11-14 台湾立体电路股份有限公司 立体曲面的导穿孔以及金属层结构
CN108990298A (zh) * 2018-07-26 2018-12-11 深圳崇达多层线路板有限公司 一种以镍为种子层及抗蚀层制作精细线路的方法
CN109195344A (zh) * 2018-09-25 2019-01-11 深圳崇达多层线路板有限公司 一种增强精细线路印制板干膜附着力的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111401A1 (en) * 2003-12-05 2007-05-17 Mitsui Mining & Smelting Co., Ltd Printed wiring board, its manufacturing method, and circuit device
US20090199399A1 (en) * 2008-02-11 2009-08-13 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
CN202535641U (zh) * 2011-12-13 2012-11-14 台湾立体电路股份有限公司 立体曲面的导穿孔以及金属层结构
CN108990298A (zh) * 2018-07-26 2018-12-11 深圳崇达多层线路板有限公司 一种以镍为种子层及抗蚀层制作精细线路的方法
CN109195344A (zh) * 2018-09-25 2019-01-11 深圳崇达多层线路板有限公司 一种增强精细线路印制板干膜附着力的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨培霞等: "《现代电化学表面处理专论》", 31 October 2016, 哈尔滨工业大学出版社 *
谢平: "《PCB设计与加工》", 28 February 2017 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725148A (zh) * 2021-08-16 2021-11-30 宁波华远电子科技有限公司 一种无芯基板的制作方法
CN113725148B (zh) * 2021-08-16 2024-05-03 宁波华远电子科技有限公司 一种无芯基板的制作方法
CN115565888A (zh) * 2022-12-02 2023-01-03 广东省科学院半导体研究所 用于芯片粒精细线路的载板结构、封装结构及其制备方法
CN115988754A (zh) * 2023-03-21 2023-04-18 遂宁睿杰兴科技有限公司 一种基于半加成法的印制电路板线路制作方法

Similar Documents

Publication Publication Date Title
CN112996265A (zh) 一种无需补偿的精细线路板制作方法
US5284548A (en) Process for producing electrical circuits with precision surface features
US8124880B2 (en) Circuit board and method for manufacturing thereof
KR100700272B1 (ko) 프린트 기판의 제조방법
US20180310417A1 (en) Circuit board structure and method for forming the same
CN102548195B (zh) 高精度柔性电路板及其制备方法
CN107920415A (zh) 具厚铜线路的电路板及其制作方法
KR830008634A (ko) 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
KR20020006462A (ko) 범프가 부착된 배선회로기판 및 그 제조방법
US6020261A (en) Process for forming high aspect ratio circuit features
KR20070106669A (ko) 회로기판 및 그 제조방법
EP1509069A2 (en) Double-sided wiring circuit board and process for producing the same
CN111405774B (zh) 一种线路板及其制造方法
CN113891569A (zh) 一种基于半加成法的线路保型蚀刻的制作方法
CN112996259B (zh) 一种不同铜厚线路板的制作方法
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
TWI691245B (zh) 線路板的製作方法
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP3275378B2 (ja) プリント配線板の製造方法
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
JP4415985B2 (ja) 金属転写板の製造方法
CN111447753A (zh) 一种线路板及其制造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
TW202341832A (zh) 電路板結構的製作方法及所製成的電路板結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210618