JPH0964227A - セラミックパッケージおよびその製造方法 - Google Patents
セラミックパッケージおよびその製造方法Info
- Publication number
- JPH0964227A JPH0964227A JP21446395A JP21446395A JPH0964227A JP H0964227 A JPH0964227 A JP H0964227A JP 21446395 A JP21446395 A JP 21446395A JP 21446395 A JP21446395 A JP 21446395A JP H0964227 A JPH0964227 A JP H0964227A
- Authority
- JP
- Japan
- Prior art keywords
- elastic body
- ceramic
- wiring pattern
- body layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 実装時のクラックの発生を防止でき、大型
化、多ピン化が可能なセラミックパッケージおよびその
製造方法を提供する。 【解決手段】 回路パターン１３が形成されたセラミッ
ク基体１２の一方の面に第１の弾性体層１６と第２の弾
性体層２２が積層して形成され、前記第１の弾性体層１
６と第２の弾性体層２２の間に第１の弾性体層１６に設
けたビア１８を介して前記セラミック基体１２の回路パ
ターン１３と電気的に接続する配線パターン２０が形成
され、該配線パターン２０が第２の弾性体層２２に設け
られた開口部２４において露出していることを特徴とし
ている。
化、多ピン化が可能なセラミックパッケージおよびその
製造方法を提供する。 【解決手段】 回路パターン１３が形成されたセラミッ
ク基体１２の一方の面に第１の弾性体層１６と第２の弾
性体層２２が積層して形成され、前記第１の弾性体層１
６と第２の弾性体層２２の間に第１の弾性体層１６に設
けたビア１８を介して前記セラミック基体１２の回路パ
ターン１３と電気的に接続する配線パターン２０が形成
され、該配線パターン２０が第２の弾性体層２２に設け
られた開口部２４において露出していることを特徴とし
ている。
Description
【０００１】
【発明の属する技術分野】本発明はセラミックパッケー
ジおよびその製造方法に関する。
ジおよびその製造方法に関する。
【０００２】
【従来の技術】半導体チップは益々高密度化する傾向に
あり、またチップサイズも大型化している。この半導体
チップを搭載するパッケージも多ピン化を余儀なくさ
れ、またパッケージサイズも必然的に大型化している。
多ピン化に対応できるパッケージとして、セラミックＢ
ＧＡ（ボール グリッド アレイ）パッケージ、あるい
はＰＢＧＡ（プラスチック ボール グリッドアレイ）
パッケージが知られている。このうちＰＢＧＡパッケー
ジは、安価に形成できる点で有利であるが、反りが生じ
たり、放熱性に劣り、また耐湿性などの耐環境性に問題
がある。
あり、またチップサイズも大型化している。この半導体
チップを搭載するパッケージも多ピン化を余儀なくさ
れ、またパッケージサイズも必然的に大型化している。
多ピン化に対応できるパッケージとして、セラミックＢ
ＧＡ（ボール グリッド アレイ）パッケージ、あるい
はＰＢＧＡ（プラスチック ボール グリッドアレイ）
パッケージが知られている。このうちＰＢＧＡパッケー
ジは、安価に形成できる点で有利であるが、反りが生じ
たり、放熱性に劣り、また耐湿性などの耐環境性に問題
がある。
【０００３】
【発明が解決しようとする課題】この点セラミックＢＧ
Ａパッケージは上記問題点はなく、また優れた電気特性
を有している。しかしながら反面セラミックＢＧＡパッ
ケージは、その実装するマザーボード（ＦＲ４等からな
るプラスチック配線基板）と熱膨張係数に差があり、そ
のため、パッケージサイズが大きくなった場合にはんだ
ボールの接続部にクラックが発生する問題点がある。因
みに、マザーボードの熱膨張係数は約１５×１０-6／℃
であるのに対し、最も一般的なアルミナセラミックの熱
膨張係数は約７×１０-6／℃であって、両者の熱膨張係
数に大きな差異があり、アルミナセラミックＢＧＡの場
合、パッケージサイズ（実装サイズ）は最大で２５ｍｍ
角程度が限界といわれている。また放熱性等に優れる窒
化アルミニウムの熱膨張係数は約４．５×１０-6／℃で
あることから、パッケージサイズの限界はさらに小さく
なり、その結果要望される多ピン化が実現できない問題
点がある。しかしながら、セラミックパッケージは前述
のごとく、電気特性、放熱性、耐環境性等に優れている
ことから、上記問題点を解決したセラミックパッケージ
が要望されている。
Ａパッケージは上記問題点はなく、また優れた電気特性
を有している。しかしながら反面セラミックＢＧＡパッ
ケージは、その実装するマザーボード（ＦＲ４等からな
るプラスチック配線基板）と熱膨張係数に差があり、そ
のため、パッケージサイズが大きくなった場合にはんだ
ボールの接続部にクラックが発生する問題点がある。因
みに、マザーボードの熱膨張係数は約１５×１０-6／℃
であるのに対し、最も一般的なアルミナセラミックの熱
膨張係数は約７×１０-6／℃であって、両者の熱膨張係
数に大きな差異があり、アルミナセラミックＢＧＡの場
合、パッケージサイズ（実装サイズ）は最大で２５ｍｍ
角程度が限界といわれている。また放熱性等に優れる窒
化アルミニウムの熱膨張係数は約４．５×１０-6／℃で
あることから、パッケージサイズの限界はさらに小さく
なり、その結果要望される多ピン化が実現できない問題
点がある。しかしながら、セラミックパッケージは前述
のごとく、電気特性、放熱性、耐環境性等に優れている
ことから、上記問題点を解決したセラミックパッケージ
が要望されている。
【０００４】本発明は上記要望に沿ってなされたもので
あり、その目的とするところは、実装時のクラックの発
生を防止でき、大型化、多ピン化が可能なセラミックパ
ッケージおよびその製造方法を提供するにある。
あり、その目的とするところは、実装時のクラックの発
生を防止でき、大型化、多ピン化が可能なセラミックパ
ッケージおよびその製造方法を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係るセ
ラミックパッケージは、回路パターンが形成されたセラ
ミック基体の一方の面に第１の弾性体層と第２の弾性体
層が積層して形成され、前記第１の弾性体層と第２の弾
性体層の間に第１の弾性体層に設けたビアを介して前記
セラミック基体の回路パターンと電気的に接続する配線
パターンが形成され、該配線パターンが第２の弾性体層
に設けられた開口部において露出していることを特徴と
している。開口部には、実装時等に外部接続用のはんだ
ボール等のバンプが形成される。上記のように、マザー
ボードとセラミック基体との間には第１および第２の弾
性体層が介在することから、両者間の熱膨張係数の差異
に起因する応力が加わっても該第１、第２の弾性体層に
より応力が吸収され、バンプにクラックが発生すること
がない。
するため次の構成を備える。すなわち、本発明に係るセ
ラミックパッケージは、回路パターンが形成されたセラ
ミック基体の一方の面に第１の弾性体層と第２の弾性体
層が積層して形成され、前記第１の弾性体層と第２の弾
性体層の間に第１の弾性体層に設けたビアを介して前記
セラミック基体の回路パターンと電気的に接続する配線
パターンが形成され、該配線パターンが第２の弾性体層
に設けられた開口部において露出していることを特徴と
している。開口部には、実装時等に外部接続用のはんだ
ボール等のバンプが形成される。上記のように、マザー
ボードとセラミック基体との間には第１および第２の弾
性体層が介在することから、両者間の熱膨張係数の差異
に起因する応力が加わっても該第１、第２の弾性体層に
より応力が吸収され、バンプにクラックが発生すること
がない。
【０００６】また第１、第２の弾性体層間の配線パター
ンに断線が生じることもない。前記第１の弾性体層およ
び第２の弾性体層をシリコーンゴムで形成することがで
きる。シリコーンゴムを用いることにより耐熱性に優れ
たパッケージを提供できる。またシリコーンゴムに感光
性を有するものを用いることにより、第１、第２の弾性
体層を容易に形成することができる。前記配線パターン
を直線部のない曲線状に形成することにより、第１、第
２の弾性体層間に歪みが生じても、配線パターンがこれ
に追随して変形することから断線をより効果的に防止で
きる。
ンに断線が生じることもない。前記第１の弾性体層およ
び第２の弾性体層をシリコーンゴムで形成することがで
きる。シリコーンゴムを用いることにより耐熱性に優れ
たパッケージを提供できる。またシリコーンゴムに感光
性を有するものを用いることにより、第１、第２の弾性
体層を容易に形成することができる。前記配線パターン
を直線部のない曲線状に形成することにより、第１、第
２の弾性体層間に歪みが生じても、配線パターンがこれ
に追随して変形することから断線をより効果的に防止で
きる。
【０００７】前記配線パターンの露出部に低融点合金か
らなる外部接続端子を設けて、外部接続端子付きのパッ
ケージとしても流通できる。前記セラミック基体にアル
ミナ、窒化アルミニウム、ムライト、ガラスセラミック
複合体のいずれかを用いて、種々の電気的特性等に応じ
たパッケージを提供できる。
らなる外部接続端子を設けて、外部接続端子付きのパッ
ケージとしても流通できる。前記セラミック基体にアル
ミナ、窒化アルミニウム、ムライト、ガラスセラミック
複合体のいずれかを用いて、種々の電気的特性等に応じ
たパッケージを提供できる。
【０００８】また本発明方法では、回路パターンが形成
されたセラミック基体を形成する工程と、該セラミック
基体の一方の面上に、前記回路パターンに臨むビア孔を
有する第１の弾性体層を形成する工程と、該ビア孔内に
めっき金属を充填するめっき工程と、前記第１の弾性体
層表面に配線パターンを形成する工程と、該配線パター
ンが形成された第１の弾性体層に、該配線パターンの一
部が露出する開口部を有する第２の弾性体層を形成する
工程とを具備することを特徴としている。これにより容
易にセラミックパッケージを提供できる。
されたセラミック基体を形成する工程と、該セラミック
基体の一方の面上に、前記回路パターンに臨むビア孔を
有する第１の弾性体層を形成する工程と、該ビア孔内に
めっき金属を充填するめっき工程と、前記第１の弾性体
層表面に配線パターンを形成する工程と、該配線パター
ンが形成された第１の弾性体層に、該配線パターンの一
部が露出する開口部を有する第２の弾性体層を形成する
工程とを具備することを特徴としている。これにより容
易にセラミックパッケージを提供できる。
【０００９】
【発明の実施の形態】以下、本発明の発明の形態を添付
図面に基づいて詳細に説明する。図１、図２はセラミッ
クパッケージ１０の一例の概略を示す説明図である。図
１はセラミック基体１２が単層のもの、図２はセラミッ
ク基体１２が多層のものの例を示す。セラミック基体１
２は常法によりグリーンシートを積層、焼成して形成さ
れる。セラミック基体１２には半導体チップ（図示せ
ず）が搭載されるチップ搭載部（図示せず）が形成さ
れ、このチップ搭載部に搭載される半導体チップと電気
的に接続される回路パターン１３が所要のパターンで形
成されている。チップ搭載部は、例えばチップ収納孔に
形成され、半導体チップをキャップ等により気密に封止
できるようになっている。回路パターン１３は、公知の
メタライズパターンで形成される。１４は上記回路パタ
ーン１３および外部接続端子に接続するビアであり、セ
ラミック基体１２に設けられたビア孔にメタライズペー
ストが充填され、焼成されて形成されている。ビア１４
はセラミック基体１２下面側に先端が露出している。
図面に基づいて詳細に説明する。図１、図２はセラミッ
クパッケージ１０の一例の概略を示す説明図である。図
１はセラミック基体１２が単層のもの、図２はセラミッ
ク基体１２が多層のものの例を示す。セラミック基体１
２は常法によりグリーンシートを積層、焼成して形成さ
れる。セラミック基体１２には半導体チップ（図示せ
ず）が搭載されるチップ搭載部（図示せず）が形成さ
れ、このチップ搭載部に搭載される半導体チップと電気
的に接続される回路パターン１３が所要のパターンで形
成されている。チップ搭載部は、例えばチップ収納孔に
形成され、半導体チップをキャップ等により気密に封止
できるようになっている。回路パターン１３は、公知の
メタライズパターンで形成される。１４は上記回路パタ
ーン１３および外部接続端子に接続するビアであり、セ
ラミック基体１２に設けられたビア孔にメタライズペー
ストが充填され、焼成されて形成されている。ビア１４
はセラミック基体１２下面側に先端が露出している。
【００１０】１６は第１の弾性体層であり、前記ビア１
４が露出するセラミック基体１２下面側に設けられてい
る。第１の弾性体層１６の厚さは数１０μｍ程度のもの
で十分である。第１の弾性体層１６は、例えばシリコー
ンゴム等のゴム状弾性の材質からなり、セラミック基体
１２下面側に形成されている。第１の弾性体層１６に
は、前記ビア１４に対応してビア孔が形成され、このビ
ア孔内にめっきによりビア１４と接続するビア１８が形
成されている。なお、ビア１４にかえて、セラミック基
体１２下面に回路パターンを形成し、この回路パターン
とビア１８を接続するようにしてもよい。また第１の弾
性体層１６の下面側にはビア１８と接続する配線パター
ン２０が２０が形成されている。
４が露出するセラミック基体１２下面側に設けられてい
る。第１の弾性体層１６の厚さは数１０μｍ程度のもの
で十分である。第１の弾性体層１６は、例えばシリコー
ンゴム等のゴム状弾性の材質からなり、セラミック基体
１２下面側に形成されている。第１の弾性体層１６に
は、前記ビア１４に対応してビア孔が形成され、このビ
ア孔内にめっきによりビア１４と接続するビア１８が形
成されている。なお、ビア１４にかえて、セラミック基
体１２下面に回路パターンを形成し、この回路パターン
とビア１８を接続するようにしてもよい。また第１の弾
性体層１６の下面側にはビア１８と接続する配線パター
ン２０が２０が形成されている。
【００１１】２２は第２の弾性体層であり、例えばシリ
コーンゴム等のゴム状弾性の材質からなり、配線パター
ン２０上から第１の弾性体層１６の下面側に形成されて
いる。第２の弾性体層２２も数１０μｍ程度の厚さで十
分である。第２の弾性体層２２には、所要複数の開口部
２４が形成され、この開口部２４に対応する配線パター
ン２２の部位が露出している。このようにしてセラミッ
クパッケージ１０が形成されている。なお、開口部２４
内には外部接続端子となるはんだボール等の低融点合金
のバンプ２６をあらかじめ形成してセラミックパッケー
ジ１０とすることもできる。
コーンゴム等のゴム状弾性の材質からなり、配線パター
ン２０上から第１の弾性体層１６の下面側に形成されて
いる。第２の弾性体層２２も数１０μｍ程度の厚さで十
分である。第２の弾性体層２２には、所要複数の開口部
２４が形成され、この開口部２４に対応する配線パター
ン２２の部位が露出している。このようにしてセラミッ
クパッケージ１０が形成されている。なお、開口部２４
内には外部接続端子となるはんだボール等の低融点合金
のバンプ２６をあらかじめ形成してセラミックパッケー
ジ１０とすることもできる。
【００１２】半導体装置とする場合には、チップ搭載部
に半導体チップを搭載し、半導体チップと回路パターン
１３との間をワイヤボンディング等により電気的に接続
し、キャップ等によって半導体チップを気密に封止し、
またバンプ２６を形成して半導体装置に完成する。この
半導体装置をバンプ２６を介してマザーボード（図示せ
ず）に実装すると、プラスチックからなるマザーボード
とセラミック基体１２とは前記したように熱膨張係数に
差異があるが、第１の弾性体層１６と第２の弾性体層２
２とが緩衝層として作用し、両者の熱膨張係数の差異か
らくる応力が生じても該第１および第２の弾性体層１
６、２２によって吸収される結果、バンプ２６にクラッ
クが発生することがない。また第１の弾性体層１６と第
２の弾性体層２２との間に形成されている配線パターン
２０にも断線が生じない。
に半導体チップを搭載し、半導体チップと回路パターン
１３との間をワイヤボンディング等により電気的に接続
し、キャップ等によって半導体チップを気密に封止し、
またバンプ２６を形成して半導体装置に完成する。この
半導体装置をバンプ２６を介してマザーボード（図示せ
ず）に実装すると、プラスチックからなるマザーボード
とセラミック基体１２とは前記したように熱膨張係数に
差異があるが、第１の弾性体層１６と第２の弾性体層２
２とが緩衝層として作用し、両者の熱膨張係数の差異か
らくる応力が生じても該第１および第２の弾性体層１
６、２２によって吸収される結果、バンプ２６にクラッ
クが発生することがない。また第１の弾性体層１６と第
２の弾性体層２２との間に形成されている配線パターン
２０にも断線が生じない。
【００１３】したがってセラミックパッケージ１０のサ
イズを３５ｍｍ角等の大きなものに形成することがで
き、多ピン化にも対応できる。また図示しないが、第１
の弾性体層１６と第２の弾性体層２２の間に形成する配
線パターン２０を直線部を含まない、実質的に曲線とな
るパターンに形成することによって、第１の弾性体層１
６と第２の弾性体層２２との間に歪みが生じても、配線
パターン２０の断線をより効果的に防止できる。上記各
実施例においては第１の弾性体層１６と第２の弾性体層
２２の２層をセラミック基体１２に設けた例で説明した
が、これら弾性体層は２層に限られず、３層以上の複数
層設けてもよい。本発明において第１および第２の弾性
体層とはこの３層以上の弾性体層も含む概念で使用して
いる。なお、具体的に３層以上の弾性体層の場合、上記
配線パターンの他に、弾性体層間に広い面積のグランド
あるいは電源用導体層を形成（図示せず）することによ
って、電気的特性をさらに向上させることもできる。
イズを３５ｍｍ角等の大きなものに形成することがで
き、多ピン化にも対応できる。また図示しないが、第１
の弾性体層１６と第２の弾性体層２２の間に形成する配
線パターン２０を直線部を含まない、実質的に曲線とな
るパターンに形成することによって、第１の弾性体層１
６と第２の弾性体層２２との間に歪みが生じても、配線
パターン２０の断線をより効果的に防止できる。上記各
実施例においては第１の弾性体層１６と第２の弾性体層
２２の２層をセラミック基体１２に設けた例で説明した
が、これら弾性体層は２層に限られず、３層以上の複数
層設けてもよい。本発明において第１および第２の弾性
体層とはこの３層以上の弾性体層も含む概念で使用して
いる。なお、具体的に３層以上の弾性体層の場合、上記
配線パターンの他に、弾性体層間に広い面積のグランド
あるいは電源用導体層を形成（図示せず）することによ
って、電気的特性をさらに向上させることもできる。
【００１４】続いて図３〜図８によりセラミックパッケ
ージの製造方法を説明する。まず図３に示すように回路
パターン１３、ビア１４を有するセラミック基体１２を
製造する。セラミック基体１２は必要なメタライズパタ
ーンやメタライズペーストを充填したビア孔を形成し、
さらにはチップ収納孔となる開口部を形成した複数枚の
グリーンシートを積層し、焼成する一般的なセラミック
パッケージの製法によって製造できる。
ージの製造方法を説明する。まず図３に示すように回路
パターン１３、ビア１４を有するセラミック基体１２を
製造する。セラミック基体１２は必要なメタライズパタ
ーンやメタライズペーストを充填したビア孔を形成し、
さらにはチップ収納孔となる開口部を形成した複数枚の
グリーンシートを積層し、焼成する一般的なセラミック
パッケージの製法によって製造できる。
【００１５】次に上記セラミック基体１２の下面側に第
１の弾性体層１６を形成する。第１の弾性体層１６およ
び第２の弾性体層２２には、シリコーン系ゴム等のゴム
状弾性体を用いると好適である。この層形成方法によっ
て種々の材料が選択できるが、一般にはミラプル型では
なく、液状シリコーンゴムを用いるのがよい。液状シリ
コーンゴムのうちでも縮合型よりも付加型あるいはＵＶ
硬化型がよい。弾性体層の形成方法としては、スクリー
ン印刷法、スピンコート法、ディップコート法を採用で
きる。この場合、レオロジーを調整する目的で、液状シ
リコーンゴムに無機粉末を分散させることも有効であ
る。無機粉末としては、シリカ、アルミナ、窒化アルミ
ニウム等を用いることができ、またこれら無機粉末の粒
径は１０μｍ以下が好適である。
１の弾性体層１６を形成する。第１の弾性体層１６およ
び第２の弾性体層２２には、シリコーン系ゴム等のゴム
状弾性体を用いると好適である。この層形成方法によっ
て種々の材料が選択できるが、一般にはミラプル型では
なく、液状シリコーンゴムを用いるのがよい。液状シリ
コーンゴムのうちでも縮合型よりも付加型あるいはＵＶ
硬化型がよい。弾性体層の形成方法としては、スクリー
ン印刷法、スピンコート法、ディップコート法を採用で
きる。この場合、レオロジーを調整する目的で、液状シ
リコーンゴムに無機粉末を分散させることも有効であ
る。無機粉末としては、シリカ、アルミナ、窒化アルミ
ニウム等を用いることができ、またこれら無機粉末の粒
径は１０μｍ以下が好適である。
【００１６】スクリーン印刷法によるときは、ビア孔や
開口部が開口するようにスクリーンを用いて印刷をす
る。印刷後キュアすることによって硬化させる。なお、
スクリーン印刷法は安価であるが、ビア孔や開口部がダ
レたり、開口部辺縁の平坦性が低いという不具合が生じ
る場合がある。したがって、開口径が小さい、あるいは
ピッチが狭い等の場合には、全面印刷をしてキュアした
後、エキシマレーザー等で開口加工するか、あるいはＵ
Ｖ硬化型のシリコーンゴムを用い、フォトリソグラフィ
を行って所要のパターンに形成するとよい。
開口部が開口するようにスクリーンを用いて印刷をす
る。印刷後キュアすることによって硬化させる。なお、
スクリーン印刷法は安価であるが、ビア孔や開口部がダ
レたり、開口部辺縁の平坦性が低いという不具合が生じ
る場合がある。したがって、開口径が小さい、あるいは
ピッチが狭い等の場合には、全面印刷をしてキュアした
後、エキシマレーザー等で開口加工するか、あるいはＵ
Ｖ硬化型のシリコーンゴムを用い、フォトリソグラフィ
を行って所要のパターンに形成するとよい。
【００１７】キュア条件は、一液性か二液性かで異なる
が、縮合型で１００〜２００℃、３０分〜１０時間の範
囲で行える。ＵＶ硬化型のシリコーンゴムでは、硬化機
構によっても異なるが、例えばＵＶ−ラジカル架橋反応
型のもので、８０Ｗ／ｃｍ程度の高圧水銀灯で１分以内
のキュアが可能である。上記のようにして第１の弾性体
層１６の形成が行える（図４）。
が、縮合型で１００〜２００℃、３０分〜１０時間の範
囲で行える。ＵＶ硬化型のシリコーンゴムでは、硬化機
構によっても異なるが、例えばＵＶ−ラジカル架橋反応
型のもので、８０Ｗ／ｃｍ程度の高圧水銀灯で１分以内
のキュアが可能である。上記のようにして第１の弾性体
層１６の形成が行える（図４）。
【００１８】次にビア孔に電解めっき法によってめっき
金属を充填する（図５）。電解銅めっきによって銅を盛
り上げるようにするとよい。なお、はんだ等の低融点合
金を充填してビアを形成してもよい。次に配線パターン
２０を形成する。配線パターン２０の形成は、スパッタ
リング、蒸着、めっき等どのような方法で形成してもよ
いが、スパッタリングによって、銅あるいはチタン層を
０．０５〜１μｍ程度の厚さに形成した後、レジストパ
ターンを形成してアディティブめっき法により、銅を１
〜９μｍ程度の厚さに形成してパターン形成をすると好
適である。なお、この場合、前記したように配線パター
ン２０は直線部のない、実質的に曲線となるパターンに
形成すると好適である。配線パターン２０の形成後にレ
ジストを剥離する（図６）。
金属を充填する（図５）。電解銅めっきによって銅を盛
り上げるようにするとよい。なお、はんだ等の低融点合
金を充填してビアを形成してもよい。次に配線パターン
２０を形成する。配線パターン２０の形成は、スパッタ
リング、蒸着、めっき等どのような方法で形成してもよ
いが、スパッタリングによって、銅あるいはチタン層を
０．０５〜１μｍ程度の厚さに形成した後、レジストパ
ターンを形成してアディティブめっき法により、銅を１
〜９μｍ程度の厚さに形成してパターン形成をすると好
適である。なお、この場合、前記したように配線パター
ン２０は直線部のない、実質的に曲線となるパターンに
形成すると好適である。配線パターン２０の形成後にレ
ジストを剥離する（図６）。
【００１９】次いで、第２の弾性体層２２を形成（図
７）してセラミックパッケージ１０に完成する。この第
２の弾性体層２２は第１の弾性体層と全く同様にして形
成できる。この場合、開口部２４から露出する配線パタ
ーン２０の部位に、ニッケルめっき皮膜および金めっき
皮膜を形成して、耐蝕性を向上させるようにしておく。
また図８に示すように開口部２４にはんだボール２６を
設けて外部接続端子を形成してセラミックパッケージ１
０に完成してもよい。
７）してセラミックパッケージ１０に完成する。この第
２の弾性体層２２は第１の弾性体層と全く同様にして形
成できる。この場合、開口部２４から露出する配線パタ
ーン２０の部位に、ニッケルめっき皮膜および金めっき
皮膜を形成して、耐蝕性を向上させるようにしておく。
また図８に示すように開口部２４にはんだボール２６を
設けて外部接続端子を形成してセラミックパッケージ１
０に完成してもよい。
【００２０】
【実施例】表面にビア端部が露出した厚さ約１ｍｍの９
２％アルミナセラミック基体上に該ビア端部が露出する
ビア孔が生じるようにスクリーンを用いて市販の付加型
二液性シリコーンゴムペーストを印刷した。これをドラ
イＮ2 ガス雰囲気中１５０℃で約１時間放置し、キュア
を行った。キュア後のシリコーンゴム層（第１の弾性体
層）の厚さは約２０μｍであった。次いで電解銅めっき
法により前記のビアに銅めっきを施し、ビア孔に銅を充
填した。シリコーンゴム層全面にスパッタリング法によ
り銅層を厚さ約１μｍ形成後、アディティブ法で平面方
向に非直線となる配線パターンを形成した。その後、前
記と同様の市販のシリコーンゴムペーストを直径約０．
７ｍｍの開口部が７００個／３７．５ｍｍ角できるよう
にスクリーン印刷し、ドライＮ2 ガス雰囲気中１５０℃
で１時間、次いで２００℃で約１０分間放置してキュア
した。続いて前記開口部から露出している配線パターン
の部位にニッケルめっき次いで金めっきを施してセラミ
ックパッケージを得た。半導体チップの搭載および封止
を省略し、前記開口部の金めっき皮膜上にＳｎ／Ｐｂ共
晶はんだボールを２００℃のリフロー条件で取り付け
た。これを材質ＦＲ４のマザーボード上に同様なリフロ
ー条件で取り付け、室温において接合部のクラックや電
気的なオープンが生じていないことを確認した。
２％アルミナセラミック基体上に該ビア端部が露出する
ビア孔が生じるようにスクリーンを用いて市販の付加型
二液性シリコーンゴムペーストを印刷した。これをドラ
イＮ2 ガス雰囲気中１５０℃で約１時間放置し、キュア
を行った。キュア後のシリコーンゴム層（第１の弾性体
層）の厚さは約２０μｍであった。次いで電解銅めっき
法により前記のビアに銅めっきを施し、ビア孔に銅を充
填した。シリコーンゴム層全面にスパッタリング法によ
り銅層を厚さ約１μｍ形成後、アディティブ法で平面方
向に非直線となる配線パターンを形成した。その後、前
記と同様の市販のシリコーンゴムペーストを直径約０．
７ｍｍの開口部が７００個／３７．５ｍｍ角できるよう
にスクリーン印刷し、ドライＮ2 ガス雰囲気中１５０℃
で１時間、次いで２００℃で約１０分間放置してキュア
した。続いて前記開口部から露出している配線パターン
の部位にニッケルめっき次いで金めっきを施してセラミ
ックパッケージを得た。半導体チップの搭載および封止
を省略し、前記開口部の金めっき皮膜上にＳｎ／Ｐｂ共
晶はんだボールを２００℃のリフロー条件で取り付け
た。これを材質ＦＲ４のマザーボード上に同様なリフロ
ー条件で取り付け、室温において接合部のクラックや電
気的なオープンが生じていないことを確認した。
【００２１】
【発明の効果】本発明に係るセラミックパッケージによ
れば、マザーボードとセラミック基体との間には第１お
よび第２の弾性体層が介在することから、両者間の熱膨
張係数の差異に起因する応力が加わっても該第１、第２
の弾性体層により応力が吸収され、バンプにクラックが
発生することがない。したがってサイズの大きなパッケ
ージに形成でき、多ピン化に対応できる。
れば、マザーボードとセラミック基体との間には第１お
よび第２の弾性体層が介在することから、両者間の熱膨
張係数の差異に起因する応力が加わっても該第１、第２
の弾性体層により応力が吸収され、バンプにクラックが
発生することがない。したがってサイズの大きなパッケ
ージに形成でき、多ピン化に対応できる。
【図１】第１の実施例を示したセラミックパッケージの
断面説明図である。
断面説明図である。
【図２】第２の実施例を示したセラミックパッケージの
断面説明図である。
断面説明図である。
【図３】セラミック基体の断面図である。
【図４】第１の弾性体層を形成した断面図である。
【図５】ビアを形成した状態の断面図である。
【図６】配線パターンを形成した状態の断面図である。
【図７】パッケージに完成した状態の断面図である。
【図８】バンプを取り付けた断面図である。
【符号の説明】 １０ セラミックパッケージ １２ セラミック基体 １３ 回路パターン １４ ビア １６ 第１の弾性体層 １８ ビア ２０ 配線パターン ２２ 第２の弾性体層 ２４ 開口部 ２６ バンプ
Claims (6)
- 【請求項１】 回路パターンが形成されたセラミック基
体の一方の面に第１の弾性体層と第２の弾性体層が積層
して形成され、 前記第１の弾性体層と第２の弾性体層の間に第１の弾性
体層に設けたビアを介して前記セラミック基体の回路パ
ターンと電気的に接続する配線パターンが形成され、 該配線パターンが第２の弾性体層に設けられた開口部に
おいて露出していることを特徴とするセラミックパッケ
ージ。 - 【請求項２】 前記第１の弾性体層および第２の弾性体
層がシリコーンゴムから成ることを特徴とする請求項１
記載のセラミックパッケージ。 - 【請求項３】 前記配線パターンが直線部のない基本的
に曲線状に形成されていることを特徴とする請求項１ま
たは２記載のセラミックパッケージ。 - 【請求項４】 前記配線パターンの露出部に低融点合金
からなる外部接続端子が設けられていることを特徴とす
る請求項１、２または３記載のセラミックパッケージ。 - 【請求項５】 前記セラミック基体がアルミナ、窒化ア
ルミニウム、ムライト、ガラスセラミック複合体のいず
れかから成ることを特徴とする請求項１、２、３または
４記載のセラミックパッケージ。 - 【請求項６】 回路パターンが形成されたセラミック基
体を形成する工程と、 該セラミック基体の一方の面上に、前記回路パターンに
臨むビア孔を有する第１の弾性体層を形成する工程と、 該ビア孔内にめっき金属を充填するめっき工程と、 前記第１の弾性体層表面に配線パターンを形成する工程
と、 該配線パターンが形成された第１の弾性体層に、該配線
パターンの一部が露出する開口部を有する第２の弾性体
層を形成する工程とを具備することを特徴とするセラミ
ックパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21446395A JPH0964227A (ja) | 1995-08-23 | 1995-08-23 | セラミックパッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21446395A JPH0964227A (ja) | 1995-08-23 | 1995-08-23 | セラミックパッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964227A true JPH0964227A (ja) | 1997-03-07 |
Family
ID=16656153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21446395A Pending JPH0964227A (ja) | 1995-08-23 | 1995-08-23 | セラミックパッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964227A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064162A (ja) * | 2000-08-21 | 2002-02-28 | Ibiden Co Ltd | 半導体チップ |
| WO2006108110A1 (en) * | 2005-04-05 | 2006-10-12 | Sv Probe Pte Ltd. | Probe pad structure in a ceramic space transformer |
-
1995
- 1995-08-23 JP JP21446395A patent/JPH0964227A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064162A (ja) * | 2000-08-21 | 2002-02-28 | Ibiden Co Ltd | 半導体チップ |
| WO2006108110A1 (en) * | 2005-04-05 | 2006-10-12 | Sv Probe Pte Ltd. | Probe pad structure in a ceramic space transformer |
| US7374811B2 (en) | 2005-04-05 | 2008-05-20 | Sv Probe Pte Ltd. | Probe pad structure in a ceramic space transformer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| JP4915058B2 (ja) | Ｌｅｄ部品およびその製造方法 | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| US11640925B2 (en) | System and method for a device package | |
| JPH0964227A (ja) | セラミックパッケージおよびその製造方法 | |
| JP2002208657A (ja) | 半導体装置及び半導体装置実装用基板 | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JP2000252391A (ja) | 半導体素子実装配線基板およびその実装構造 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP2003229518A (ja) | 回路装置 | |
| JPH0677649A (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP2932964B2 (ja) | チップキャリアとその実装体 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP2000022023A (ja) | 接続構造体とその製造方法、及び実装構造体 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP3662910B2 (ja) | 窒化アルミニウム多層基板 |