JP3662910B2 - 窒化アルミニウム多層基板 - Google Patents
窒化アルミニウム多層基板 Download PDFInfo
- Publication number
- JP3662910B2 JP3662910B2 JP2003103314A JP2003103314A JP3662910B2 JP 3662910 B2 JP3662910 B2 JP 3662910B2 JP 2003103314 A JP2003103314 A JP 2003103314A JP 2003103314 A JP2003103314 A JP 2003103314A JP 3662910 B2 JP3662910 B2 JP 3662910B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- multilayer substrate
- nitride multilayer
- pins
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、窒化アルミニウム多層基板に関するものである。
【0002】
【従来の技術】
近年において小型化・高密度化等の著しい電子機器には、同じく小型化・高密度化したICチップやLSIチップ等が使用される状況にある。ところが、チップの高密度化等が進むと発熱量も増加するということから、セラミックス多層基板にチップを搭載してなるパッケージには高い放熱性が要求されることとなる。このため、従来から良く知られているアルミナパッケージよりも更に放熱性に優れたセラミックパッケージを実現することが近年強く望まれている。
【0003】
非酸化物系セラミックスに属する窒化アルミニウムは、熱伝導率がアルミナよりも高くしかも熱膨張係数がシリコンに近似しているという優れた物理的特性を備えている。よって、現時点においては、窒化アルミニウム製の多層基板を使用したパッケージが好適であろうと考えられている。
【0004】
【発明が解決しようとする課題】
この種のパッケージとしては、例えば窒化アルミニウム多層基板の下面側に接続用端子としての多数のピンを備えた、いわゆるPGA(ピングリッドアレイ)タイプのものなどが良く知られている。そして、PGAタイプのパッケージは、マザーボードであるプリント配線板上のパッドにピンを介して表面実装されるようになっている。
【0005】
ところが、窒化アルミニウム多層基板を使用したセラミックパッケージには、以下に述べるような問題点があった。つまり、窒化アルミニウムの熱膨張係数は4.5(×10−6/℃)前後であるため、熱膨張係数が3.6(×10−6/℃)前後であるシリコンとの差は比較的小さい。このため、窒化アルミニウム多層基板とシリコンチップとの組合わせに関しては、両者間に特に熱的不整合が生じるということはない。従って、窒化アルミニウム多層基板−シリコンチップ間で抵抗増大がみられたり、接続不良が起こるということもない。
【0006】
一方、プリント配線板の形成材料であるガラスエポキシ等の樹脂は、一般的にセラミックスや金属に比して熱膨張係数が数倍大きいという特徴を有する。ゆえに、窒化アルミニウム多層基板とプリント配線板との組合せに関しては、両者間に熱的不整合が生じ易い。このため、窒化アルミニウム多層基板−プリント配線板間で抵抗増大がみられたり、接続不良が起こる確率が高くなる。また、前記のような不具合は、例えばパッケージが急激な温度変化に遭遇したときなどに顕著になるものと予測される。
【0007】
本願発明者は上記のような予測のもと、窒化アルミニウム基板を使用したパッケージを実際に作製しかつそのパッケージをプリント配線板に表面実装させた状態で、次のような実装信頼性試験を行った。
【0008】
被験用のパッケージのサイズは、20mm角、25mm角、30mm角、35mm角の4種類とした。また、これらのパッケージを表面実装するためのプリント配線板として、一般的に良く使用されているFR−4製のプリント配線板を選択した。接続用端子としてのピンには、コバール製のショートピン(長さ2mm,0.2mmφ)を用いた。また、前記ピンの接合には共晶はんだ(Pb:Sn=63:37)を用いた。そして、サーマルサイクル試験(気相,−65℃〜150℃)とサーマルショック試験(液相,−55℃〜125℃)とをそれぞれ1000サイクルずつ行い、所定のサイクル毎に抵抗値を測定した。そして、抵抗変化率(%)を求め、当初の抵抗値の10%増になった時点を「NG」と判定した。なお、抵抗値の測定は、(a)パッケージの最外周部に存在しているピン及び(b)そうでないピンの二群に分けて行った。以下、説明の便宜上前者(a)を「外周部のピン」、後者(b)を「中央部のピン」と呼ぶことにする。
【0009】
図9,図10は上記した試験の結果を示したグラフである。これらのグラフから明らかなように、外周部のピンに関しては、いずれの試験においても1000サイクルを経過するまでにNGに到るという結果が得られた。逆に中央部のピンに関しては、1000サイクルを経過した後でもNGに到らないという結果が得られた。また、NGに到った外周部のピンの接続部分を観察したところ、ピンとはんだとの界面付近にクラックが発生したものが多くみられた。
【0010】
そこで、本願発明者は、上記のような現象を引き起こすメカニズムについて次のように推論した。図8には、パッケージを窒化アルミニウム多層基板Sの底面側から見た図が示されている。窒化アルミニウム多層基板Sに突設されているピンのうち、ピンP1,P1aがいわゆる外周部のピンであり、ピンP2,P2aがいわゆる中央部のピンである。ここでピンP2aについて注目すると、同ピンP2aの周囲には8本のピンが存在していることがわかる。それに比べて、ピンP1の周囲には5本のピンのみが、ピンP1aの周囲には3本のピンのみが存在しているに過ぎないことがわかる。従って、ピンに熱応力が加わった場合、周囲に存在するピンの本数が少ないものほど熱応力の分散度合いも小さくなることがわかる。
【0011】
つまり、一本当たりの熱応力の負担分が大きい外周部のピンP1,P1a、特にコーナー部Cに位置するピンP1aにクラックが多発するのであろう、という結論に到ることになる。
【0012】
そこで、本願発明者は、外周部のピンP1,ピンP1aのような特定のピンに対して大きな熱応力が加わらないように、何らかの対策を講じれば良いものと考えた。そして、本願発明者は、これまでに得た知見を更に発展させることによって、以下に詳述する本発明を完成させた。
【0013】
本発明の目的は、マザーボードであるプリント配線板に対する実装信頼性に極めて優れた窒化アルミニウム多層基板を提供することにある。
【0014】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、ガラスエポキシ樹脂からなるプリント配線板上に複数の接続用端子を介して表面実装される窒化アルミニウム多層基板において、前記接続用端子は、窒化アルミニウム多層基板の最下層に設けられたスルーホールに接合されてなり、前記窒化アルミニウム多層基板のうち、接続用端子形成領域の外周を包囲するようにコバール製のダミー接続用端子を設け、該ダミー接続用端子は前記スルーホールに接合されてなることを特徴とする窒化アルミニウム多層基板をその要旨としている。
【0015】
【作用】
請求項1に記載の発明の構成によると、温度変化に遭遇したときでもダミーの接続用端子側に熱応力が分散することになるため、熱応力の集中し易い接続用端子の破壊が未然に回避される。
【0016】
【発明の実施の形態】
〔実施例1〕
以下、本発明を窒化アルミニウム多層基板を用いたセラミックパッケージに具体化した一実施例を図1〜図3に基づき詳細に説明する。
【0017】
図1に示されるように、本実施例のパッケージ1はPGAタイプのパッケージであり、主に窒化アルミニウム多層基板2、封止用のリング3及びキャップ4、並びにLSIチップ5等によって構成されている。
【0018】
本実施例において使用される窒化アルミニウム多層基板2は、グリーンシートを積層したものをホットプレス焼成してなる5層板である。窒化アルミニウム多層基板2の内部には、タングステンペースト等の印刷によって、表裏を貫通するスルーホール7a,7bや配線パターン6が形成されている。窒化アルミニウム多層基板2の上面には、5層の薄膜多層回路(L/S=20μm/20μm)8を備えるビルドアップ層9が形成されている。ビルドアップ層9の上面中央部には、LSIチップ5が搭載されている。LSIチップ5とビルドアップ層9の薄膜多層回路8とは、ボンディングワイヤ11を介して電気的に接続されている。
【0019】
窒化アルミニウム多層基板2の最下層のスルーホール7aの径(0.8mmφ)は、それ以外の層のスルーホール7bの径(0.2mmφ)よりも大きくなっている。そして、この窒化アルミニウム多層基板2の場合、このスルーホール7aの表面が接続用端子を取り付けるためのパッドとして使用されている。なお、スルーホール7aの表面には予めNi−Auめっきが施されている。
【0020】
図1,図2に示されるように、最下層のスルーホール7aの表面には、接続用端子としてのコバール製のショートピン(長さ2mm,0.2mmφ)12,12aが接合されている。また、本実施例ではショートピン12と最下層のスルーホール7aとの接合に、Au−Cuろう材が用いられている。従って、これらのショートピン12,12aは、スルーホール7a,7b、薄膜多層回路8及びボンディングワイヤ11を介してLSIチップ5に電気的に接続された状態にある。なお、本実施例では、ショートピン12,12aのピッチは1.27mmに設定されている。
【0021】
図2に示されるように、ショートピン12,12aが突設された領域の更に外周には、同ショートピン12,12aを包囲するようにダミーのショートピン13が突設されている。ここでいうダミーのショートピン13は、前記ショートピン12,12aとは異なり、電気的な接続には特に関与していない。また、本実施例では、ダミーのショートピン13として、電気的接続に関与しているショートピン12と同一形状かつ同一材質のものが使用されている。
【0022】
図1に示されるように、LSIチップ5が搭載された窒化アルミニウム多層基板2の上面には、LSIチップ5を湿気等から保護するためにコバール製の封止用のリング3及びキャップ4が接合されている。その結果、いわゆるフェースアップ型かつ略正方形状のパッケージ1(本実施例では35mm角)が構成されている。
【0023】
図3に示されるように、このパッケージ1はマザーボードであるプリント配線板(FR−4製)14上に実装される。プリント配線板14上の所定位置には、パッケージ1側のショートピン12,12a及びダミーのショートピン13の突設位置に対応して接続用パッド15が形成されている。そして、共晶はんだ(Pb:Sn=63:37)10によって、ショートピン12,12a及びダミーのショートピン13と接続用パッド15とが接合されている。
【0024】
さて、本実施例のパッケージ1によると、熱応力の集中し易いショートピン、即ち外周部(特にコーナー部C)に位置しているショートピン12aの周囲をダミーのショートピン13が包囲したような構成となっている。従って、急激な温度変化に遭遇したときでも、ダミーのショートピン13に熱応力を分散させることができる。よって、外周部に位置しているショートピン12aの破壊を未然に回避することができる。また、仮にダミーのショートピン13の一部に破壊が生じたとしても、それ自身が電気的接続に何ら関与していないものであることから、重大な問題が生じるというようなことはない。ゆえに、本発明の窒化アルミニウム多層基板2を使用したパッケージ1は、プリント配線板14に対する実装信頼性に極めて優れたものとなる。
【0025】
ちなみに、本実施例においても上述の実装信頼性試験を行ったところ、1000サイクルを経過した後でも外周部に位置しているショートピン12aがNGに到ることがない、という極めて好ましい結果が得られた。
【0026】
以上の試験結果からも明らかなように、本実施例によると、窒化アルミニウム多層基板2−プリント配線板間14での抵抗増大や接続不良等といった不具合は発生しないということがわかる。
【0027】
なお、本発明は上記実施例のみに限定されることはなく、以下のように変更することが可能である。例えば、
(a)図4に示される別例1の窒化アルミニウム多層基板20を使用したパッケージ21のように、ダミーのショートピン13をコーナー部Cのみに配設するという構成にしても良い。このような構成であっても、少なくとも熱応力が最も集中し易いコーナー部Cのショートピン12aが保護されることになるという利点がある。また、この構成を採用した場合、使用されるダミーのショートピン13の本数が少なくて済むため、コスト的にも安くなる。
【0028】
(b)実施例に示したダミーのショートピン13を、例えばショートピン12,12aが突設されている領域Rの内側に設けることとしても良い。即ち、図4において二点鎖線で示されるような領域Rにダミーのショートピンを設ければ、その近傍のショートピン12bに加わる熱応力を分散させることができるからである。
【0029】
(c)図5に示される別例2の窒化アルミニウム多層基板22に使用するパッケージ23のように、電気的接続に関与する接続用端子をバンプ24とし、かつその周囲に電気的接続に関与しないダミーのバンプ25としても良い。この場合、バンプの形成材料として、例えば高融点はんだ、銀ろう、タングステン等を使用することが好適である。
【0030】
別例2のような構成であっても前記実施例と同様の作用効果が得られ、前記パッケージ23のプリント配線板に対する実装信頼性を向上させることができる。(d)図6に示される別例3の窒化アルミニウム多層基板26に使用するパッケージ27のような構成としても良い。
【0031】
この窒化アルミニウム多層基板26の場合、電気的接続に関与する接続用ピン28,28aのうち、最外周の接続用ピン28aがそれ以外の接続用ピン28に比べて小径(0.15mmφ)なものとなっている。この構成であると、温度変化に遭遇したときでも、熱応力の集中し易い最外周の接続用ピン28a自体が、ある程度の熱応力を吸収してしまう。よって、接続用ピン28aの破壊が未然に回避される。
【0032】
また、接続用ピン28,28aのうち少なくとも熱応力の集中し易い最外周の接続用ピン28aを、熱応力の集中し難い接続用ピン28よりも軟質なものとしても良い。つまり、熱応力の集中し難い接続用ピン28をコバール製としたときには、最外周の接続用ピン28a用の材料として、例えば銅や金等のコバールよりも軟質な金属を選択すれば良い。また、これらの金属ばかりでなく、例えば軟質の合金を選択することも可能である。
【0033】
更に、熱応力の集中し難い接続用ピン28用の金属としてコバール以外のものを選択した場合であっても、最外周の接続用ピン28aとして同金属よりも軟質な別の金属を選択すれば良いということになる。
【0034】
(e)図7に示される別例4の窒化アルミニウム多層基板29を使用したパッケージ30のように、接続用ピン31の全てを熱応力を吸収し得る形状にすることも好ましい。即ち、別例4のパッケージ30の場合、接続用ピン31を熱応力を吸収し得る形状にするために、同接続用ピン31を小径(0.15mmφ)にしている。また、前記接続用ピン31の形状を変更するばかりでなく、例えば接続用ピン31等の材料として軟質な金属である銅等を用いることとしても良い。
【0035】
(f)窒化アルミニウム多層基板2の上面のビルドアップ層9は特に必須というわけではなく、不要な場合には構成から省略することも可能である。また、窒化アルミニウム多層基板2の積層数は任意に変更することが可能である。
【0036】
(g)接続用ピンを平坦なパッドにはんだ付けするという接合方法に代え、例えば窒化アルミニウム多層基板2側の凹部に接続用ピンを挿入するという接続方法を採用しても良い。
【0037】
【発明の効果】
以上詳述したように、本発明の窒化アルミニウム多層基板によれば、特定の接続用端子に大きな熱応力が集中することがないため、マザーボードであるプリント配線板に対する実装信頼性に極めて優れたものとなるという効果を奏する。
【図面の簡単な説明】
【図1】窒化アルミニウム多層基板を使用した実施例のパッケージを示す概略縦断面図である。
【図2】実施例の窒化アルミニウム多層基板を示す底面図である。
【図3】実施例のパッケージをマザーボードであるプリント配線板に実装した状態を示す要部拡大断面図である。
【図4】別例1の窒化アルミニウム多層基板(パッケージ)を示す底面図である。
【図5】別例2の窒化アルミニウム多層基板(パッケージ)を示す概略縦断面図である。
【図6】別例3の窒化アルミニウム多層基板(パッケージ)を示す概略縦断面図である。
【図7】別例4の窒化アルミニウム多層基板(パッケージ)を示す概略縦断面図である。
【図8】パッケージを構成する従来の窒化アルミニウム多層基板を示す一部破断底面図である。
【図9】従来のパッケージに対するサーマルサイクル試験の結果を表したグラフである。
【図10】従来のパッケージに対するサーマルショック試験の結果を表したグラフである。
【符号の説明】
1,21,23,27,30…パッケージ、2,20,22,26,29…窒化アルミニウム多層基板、12,12a,12b…接続用端子としてのショートピン、13…ダミーの接続用端子としてのダミーのショートピン、14…プリント配線板、24…接続用端子としてのバンプ、25…ダミーの接続用端子としてのダミーのバンプ、28…熱応力の集中し難い接続用ピン、28a…熱応力の集中し易い最外周の接続用ピン、31…接続用ピン。
Claims (1)
- ガラスエポキシ樹脂からなるプリント配線板上に複数の接続用端子を介して表面実装される窒化アルミニウム多層基板において、
前記接続用端子は、窒化アルミニウム多層基板の最下層に設けられたスルーホールに接合されてなり、前記窒化アルミニウム多層基板のうち、接続用端子形成領域の外周を包囲するようにコバール製のダミー接続用端子を設け、該ダミー接続用端子は前記スルーホールに接合されてなることを特徴とする窒化アルミニウム多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103314A JP3662910B2 (ja) | 2003-04-07 | 2003-04-07 | 窒化アルミニウム多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103314A JP3662910B2 (ja) | 2003-04-07 | 2003-04-07 | 窒化アルミニウム多層基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27579593A Division JP3432552B2 (ja) | 1993-11-04 | 1993-11-04 | 窒化アルミニウム多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264375A JP2003264375A (ja) | 2003-09-19 |
JP3662910B2 true JP3662910B2 (ja) | 2005-06-22 |
Family
ID=29208584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003103314A Expired - Fee Related JP3662910B2 (ja) | 2003-04-07 | 2003-04-07 | 窒化アルミニウム多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3662910B2 (ja) |
-
2003
- 2003-04-07 JP JP2003103314A patent/JP3662910B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003264375A (ja) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4731495B2 (ja) | 半導体装置 | |
JP2007043065A (ja) | 半導体装置 | |
JPS59151443A (ja) | 半導体装置 | |
JPH0794620A (ja) | 半導体チップパッケージ | |
JPH10256429A (ja) | 半導体パッケージ | |
JP3492025B2 (ja) | 回路基板構造 | |
JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
JP3662910B2 (ja) | 窒化アルミニウム多層基板 | |
JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
JP2002057238A (ja) | 集積回路パッケージ | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
JPH10256428A (ja) | 半導体パッケージ | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JP2003264351A (ja) | 窒化アルミニウム多層基板 | |
JPH10256413A (ja) | 半導体パッケージ | |
JPH10275878A (ja) | 半導体パッケージ | |
JPH06112355A (ja) | セラミックパッケージ | |
JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
JP4071893B2 (ja) | 配線基板およびその実装構造 | |
JP2001185643A (ja) | エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置 | |
JPH09266265A (ja) | 半導体パッケージ | |
JP2001102492A (ja) | 配線基板およびその実装構造 | |
JPH11260964A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050324 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |