JP2932964B2 - チップキャリアとその実装体 - Google Patents
チップキャリアとその実装体Info
- Publication number
- JP2932964B2 JP2932964B2 JP7073374A JP7337495A JP2932964B2 JP 2932964 B2 JP2932964 B2 JP 2932964B2 JP 7073374 A JP7073374 A JP 7073374A JP 7337495 A JP7337495 A JP 7337495A JP 2932964 B2 JP2932964 B2 JP 2932964B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- external connection
- wiring board
- electrode
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は外部接続用端子をキャリ
ア裏面にグリッド状に有する半導体装置用チップキャリ
ア及びＭＣＭ（マルチ・チップ・モジュール）用基板と
その実装に関するものである。
ア裏面にグリッド状に有する半導体装置用チップキャリ
ア及びＭＣＭ（マルチ・チップ・モジュール）用基板と
その実装に関するものである。
【０００２】
【従来の技術】半導体装置の中にＢＧＡ（ボール・グリ
ッド・アレイ）パッケージやＬＧＡ（ランド・グリッド
・アレイ）パッケージというものがある。これらは、半
導体を実装したチップキャリアの外部接続電極がチップ
キャリアの裏面にグリッド状に配置された半導体装置で
ある。この半導体装置は、従来のＱＦＰに比べると外部
接続電極がパッケージの裏面にあるので半導体装置のサ
イズが大幅に小型化されるという利点がある。また外部
接続電極のピッチもＱＦＰの０.３ｍｍや０.５ｍｍに比
べ１.５ｍｍや１.２７ｍｍといったあらいものであり、
容易な実装が可能である。そのためＢＧＡパッケージや
ＬＧＡパッケージは、新たな半導体装置として脚光を浴
びている。ＢＧＡは外部接続電極としてチップキャリア
裏面に格子状に並んだ半田ボールを有しており、この半
田ボールにて回路配線基板との接続をとる。また、ＬＧ
Ａは半田ペーストあるいは、ソケットによって回路配線
基板との接続を行なう。
ッド・アレイ）パッケージやＬＧＡ（ランド・グリッド
・アレイ）パッケージというものがある。これらは、半
導体を実装したチップキャリアの外部接続電極がチップ
キャリアの裏面にグリッド状に配置された半導体装置で
ある。この半導体装置は、従来のＱＦＰに比べると外部
接続電極がパッケージの裏面にあるので半導体装置のサ
イズが大幅に小型化されるという利点がある。また外部
接続電極のピッチもＱＦＰの０.３ｍｍや０.５ｍｍに比
べ１.５ｍｍや１.２７ｍｍといったあらいものであり、
容易な実装が可能である。そのためＢＧＡパッケージや
ＬＧＡパッケージは、新たな半導体装置として脚光を浴
びている。ＢＧＡは外部接続電極としてチップキャリア
裏面に格子状に並んだ半田ボールを有しており、この半
田ボールにて回路配線基板との接続をとる。また、ＬＧ
Ａは半田ペーストあるいは、ソケットによって回路配線
基板との接続を行なう。
【０００３】図４に従来のセラミック基板をチップキャ
リアとしたＢＧＡパッケージをプリント配線基板に半田
にて実装した後の断面図を示す。１はチップキャリア、
２は半田、３は半導体素子、４は絶縁性基板、５はプリ
ント配線基板、３１は電極パッド、３２は半田、４ａは
表面、４ｂは裏面、４１は接続配線、４２は外部電極、
４３はビアホール、５１はプリント配線基板側電極であ
る。
リアとしたＢＧＡパッケージをプリント配線基板に半田
にて実装した後の断面図を示す。１はチップキャリア、
２は半田、３は半導体素子、４は絶縁性基板、５はプリ
ント配線基板、３１は電極パッド、３２は半田、４ａは
表面、４ｂは裏面、４１は接続配線、４２は外部電極、
４３はビアホール、５１はプリント配線基板側電極であ
る。
【０００４】ＢＧＡは、半田ボールにて実装しているの
でチップキャリアと回路配線基板との実装間隔が広く、
半田実装においてはＬＧＡよりも実装信頼性は高い。そ
のためグリッド状に外部接続電極を有する半導体装置に
おいては、ＢＧＡが主流となっている。しかし、コンピ
ュータのＣＰＵのようにグレードアップが必要な半導体
装置においては、ＬＧＡとソケットという組み合わせの
形態のものも多く使用されている。
でチップキャリアと回路配線基板との実装間隔が広く、
半田実装においてはＬＧＡよりも実装信頼性は高い。そ
のためグリッド状に外部接続電極を有する半導体装置に
おいては、ＢＧＡが主流となっている。しかし、コンピ
ュータのＣＰＵのようにグレードアップが必要な半導体
装置においては、ＬＧＡとソケットという組み合わせの
形態のものも多く使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、以下に
示すような問題が明らかとなった。外部接続電極をグリ
ッド状に有するＢＧＡやＬＧＡの半導体装置の場合、半
田により半導体装置と回路配線基板が接続されているた
め、熱衝撃試験というような環境信頼性試験をおこなう
と、チップキャリアと回路配線基板との熱膨張係数の違
いによって外部接続電極部にクラックが入り、信頼性で
の不良が起こってしまう。特に、セラミック基板をチッ
プキャリアとする半導体装置においては、セラミック基
板の強度が弱いためセラミック基板へクラックが入り、
外部接続電極の剥がれが起こってしまう。
示すような問題が明らかとなった。外部接続電極をグリ
ッド状に有するＢＧＡやＬＧＡの半導体装置の場合、半
田により半導体装置と回路配線基板が接続されているた
め、熱衝撃試験というような環境信頼性試験をおこなう
と、チップキャリアと回路配線基板との熱膨張係数の違
いによって外部接続電極部にクラックが入り、信頼性で
の不良が起こってしまう。特に、セラミック基板をチッ
プキャリアとする半導体装置においては、セラミック基
板の強度が弱いためセラミック基板へクラックが入り、
外部接続電極の剥がれが起こってしまう。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、セラミック基板をチップキャリアとした場
合、半田にてチップキャリアをプリント配線基板に実装
するにおいて、チップキャリア裏面に配置された外部接
続用電極を回路配線基板の電極サイズより大きくして半
田付けする事により、チップキャリア側と半田との接続
部の角度を鈍角となるような半田の形状にする事が可能
となる。それにより、チップキャリア部にかかる応力を
軽減する。
するために、セラミック基板をチップキャリアとした場
合、半田にてチップキャリアをプリント配線基板に実装
するにおいて、チップキャリア裏面に配置された外部接
続用電極を回路配線基板の電極サイズより大きくして半
田付けする事により、チップキャリア側と半田との接続
部の角度を鈍角となるような半田の形状にする事が可能
となる。それにより、チップキャリア部にかかる応力を
軽減する。
【０００７】
【作用】本発明によると、熱衝撃試験における半田接続
部に集中する歪応力をチップキャリアの外部接続用電極
のサイズをチップキャリアの電極と対応するプリント配
線基板の電極のサイズより大きくすることで半田の形状
をチップキャリア側にかかる応力を軽減する形状にする
ことが可能となる。
部に集中する歪応力をチップキャリアの外部接続用電極
のサイズをチップキャリアの電極と対応するプリント配
線基板の電極のサイズより大きくすることで半田の形状
をチップキャリア側にかかる応力を軽減する形状にする
ことが可能となる。
【０００８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるチ
ップキャリアをプリント配線基板に半田にて実装した後
の断面図、図２は本発明の一実施例におけるチップキャ
リアを裏面からみた平面図、図３は本発明の他の実施例
におけるチップキャリアを裏面からみた平面図を示す。
しながら説明する。図１は本発明の一実施例におけるチ
ップキャリアをプリント配線基板に半田にて実装した後
の断面図、図２は本発明の一実施例におけるチップキャ
リアを裏面からみた平面図、図３は本発明の他の実施例
におけるチップキャリアを裏面からみた平面図を示す。
【０００９】１はチップキャリア、３は半導体素子、４
は絶縁性基板、５はプリント配線基板、３１は電極パッ
ド、３３はＡｕバンプ、３４は導電性接着剤、３５は封
止樹脂、４ａは表面、４ｂは裏面、４１は接続配線、４
３はビアホール、４４はプリント配線基板の電極よりも
サイズの大きい外部接続電極、４５は丸形の外部接続電
極、４６は格子状に配置された外部接続電極、４７は角
形の外部接続電極、５１はプリント配線基板側電極であ
る。
は絶縁性基板、５はプリント配線基板、３１は電極パッ
ド、３３はＡｕバンプ、３４は導電性接着剤、３５は封
止樹脂、４ａは表面、４ｂは裏面、４１は接続配線、４
３はビアホール、４４はプリント配線基板の電極よりも
サイズの大きい外部接続電極、４５は丸形の外部接続電
極、４６は格子状に配置された外部接続電極、４７は角
形の外部接続電極、５１はプリント配線基板側電極であ
る。
【００１０】基板形成用素材として、ガラスセラミック
（日本電気ガラス社製 ＭＬＳ−１０００平均粒形２μ
ｍ）を無機成分とし、バインダ（アクリル系樹脂）を１
２ｗｔ％加えて粘度が２００００ｃｐｓになるように混
合した後、ドクターブレード法にてシート状に成形し
た。前記シートの厚みは、２００μｍとした。前記グリ
ーンシートにビア孔を形成した。
（日本電気ガラス社製 ＭＬＳ−１０００平均粒形２μ
ｍ）を無機成分とし、バインダ（アクリル系樹脂）を１
２ｗｔ％加えて粘度が２００００ｃｐｓになるように混
合した後、ドクターブレード法にてシート状に成形し
た。前記シートの厚みは、２００μｍとした。前記グリ
ーンシートにビア孔を形成した。
【００１１】導体ペーストは、ＣｕＯ粉末（平均粒径３
μｍ）に接着強度を得るためのガラスフリット（日本電
気硝子社製 ＬＳ−０８０３ガラス粉末、平均粒径３μ
ｍ）を２．５ｗｔ％加えたものを無機成分とし、有機バ
インダであるエチルセルロースをターピネオールに溶か
したビヒクルを加えて、３段ロールにより粘度が１７０
００ｃｐｓになるように混合して作製した。
μｍ）に接着強度を得るためのガラスフリット（日本電
気硝子社製 ＬＳ−０８０３ガラス粉末、平均粒径３μ
ｍ）を２．５ｗｔ％加えたものを無機成分とし、有機バ
インダであるエチルセルロースをターピネオールに溶か
したビヒクルを加えて、３段ロールにより粘度が１７０
００ｃｐｓになるように混合して作製した。
【００１２】前記ビア孔形成済みグリーンシートに前記
ＣｕＯペーストをグリーンシートの裏面から吸引しなが
ら、メタルマスクにてビア孔を埋め、空気中で乾燥し
た。所望の枚数の前記ビア孔埋め後のグリーンシートを
積層し、熱圧着した。
ＣｕＯペーストをグリーンシートの裏面から吸引しなが
ら、メタルマスクにてビア孔を埋め、空気中で乾燥し
た。所望の枚数の前記ビア孔埋め後のグリーンシートを
積層し、熱圧着した。
【００１３】次に前記積層体を空気中、６００℃の温度
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で２００℃−５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。しかる後、窒素中９００℃の
メッシュベルト炉で焼成した。
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で２００℃−５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。しかる後、窒素中９００℃の
メッシュベルト炉で焼成した。
【００１４】前記の焼成済みのセラミック基板に配線用
パターン４１を片面に印刷し、またもう一方の面に外部
接続電極４４をチップキャリア側が実装用プリント配線
基板側電極５１より大きいパターン４５でスクリーン印
刷法にて印刷した。配線パターン用導体としては、一般
に市販されているＤｕｐｏｎｔ社製ＱＰ１５３ペースト
を使用した。前記印刷済み焼結体を窒素中９００℃のメ
ッシュベルト炉で焼成して、焼結済みセラミック基板を
得、チップキャリア１とした。
パターン４１を片面に印刷し、またもう一方の面に外部
接続電極４４をチップキャリア側が実装用プリント配線
基板側電極５１より大きいパターン４５でスクリーン印
刷法にて印刷した。配線パターン用導体としては、一般
に市販されているＤｕｐｏｎｔ社製ＱＰ１５３ペースト
を使用した。前記印刷済み焼結体を窒素中９００℃のメ
ッシュベルト炉で焼成して、焼結済みセラミック基板を
得、チップキャリア１とした。
【００１５】次に、Ａｕバンプ３３の形成された半導体
素子３が、その表面側を下にして前記セラミックからな
るチップキャリア１と接合されている。チップキャリア
１上の電極４１と半導体素子３上のＡｕバンプ３３とは
導電性接着剤３４で接合されている。導電性接着剤３４
は、Ａｕバンプ３３にあらかじめ供給されている。導電
性接着剤３４としては、Ａｇ−Ｐｄを導電フィラーと
し、バインダとしてエポシキ系樹脂を５ｗｔ％加え、適
当な粘度に混合して使用した。そして、接合された半導
体素子３とチップキャリア１との間の隙間は、エポシキ
系の封止樹脂３５にて充填されている。封止樹脂３５
は、エポシキ系樹脂にフィラーとして高熱伝導セラミッ
クである窒化アルミニウム、もしくは窒化珪素を添加し
た樹脂を用いた。チップキャリア１の裏面４ｂには、本
チップキャリア１を実装するプリント配線基板５のチッ
プキャリア１の電極と対応して形成された電極５１より
もサイズの大きい丸形の外部接続電極４４（図２の４
５）、または角形の外部接続電極４４（図３の４７）が
格子状に形成されている。
素子３が、その表面側を下にして前記セラミックからな
るチップキャリア１と接合されている。チップキャリア
１上の電極４１と半導体素子３上のＡｕバンプ３３とは
導電性接着剤３４で接合されている。導電性接着剤３４
は、Ａｕバンプ３３にあらかじめ供給されている。導電
性接着剤３４としては、Ａｇ−Ｐｄを導電フィラーと
し、バインダとしてエポシキ系樹脂を５ｗｔ％加え、適
当な粘度に混合して使用した。そして、接合された半導
体素子３とチップキャリア１との間の隙間は、エポシキ
系の封止樹脂３５にて充填されている。封止樹脂３５
は、エポシキ系樹脂にフィラーとして高熱伝導セラミッ
クである窒化アルミニウム、もしくは窒化珪素を添加し
た樹脂を用いた。チップキャリア１の裏面４ｂには、本
チップキャリア１を実装するプリント配線基板５のチッ
プキャリア１の電極と対応して形成された電極５１より
もサイズの大きい丸形の外部接続電極４４（図２の４
５）、または角形の外部接続電極４４（図３の４７）が
格子状に形成されている。
【００１６】次に、チップキャリア実装用基板として市
販のプリント配線基板５（ＦＲ−４）を使用した。前記
プリント配線基板５上にメタル印刷にて半田ペーストを
印刷した。前記半田ペーストは千住金属（株）社製のＯ
Ｚ−６３−２０１Ｃ−５０−９を使用した。前記印刷済
みプリント配線基板５にプリント配線基板５の電極とチ
ップキャリア１の外部接続電極４４が対応するように前
記半導体素子実装済みチップキャリアを実装した。
販のプリント配線基板５（ＦＲ−４）を使用した。前記
プリント配線基板５上にメタル印刷にて半田ペーストを
印刷した。前記半田ペーストは千住金属（株）社製のＯ
Ｚ−６３−２０１Ｃ−５０−９を使用した。前記印刷済
みプリント配線基板５にプリント配線基板５の電極とチ
ップキャリア１の外部接続電極４４が対応するように前
記半導体素子実装済みチップキャリアを実装した。
【００１７】その後、ピーク温度２４０℃−１０秒で大
気中でリフローし、前記プリント配線基板と前記チップ
キャリアとを金属接合させた。
気中でリフローし、前記プリント配線基板と前記チップ
キャリアとを金属接合させた。
【００１８】前記実装済みプリント配線基板をＪＩＳ規
格Ｃ００２５にて示してある、−４０℃（３０分）から
＋１００℃（３０分）の熱衝撃環境信頼性試験にて評価
したところ、従来のチップキャリアの外部接続電極のサ
イズとプリント配線基板の電極サイズとを同じ大きさに
していたものでは、２００サイクルでオープンが発生し
たのに対し、本発明のチップキャリアにおいては、６０
０サイクルでのオープン発生と飛躍的に信頼性が向上し
た。また、前記実装体の断面を観察したところ、実装部
の半田形状がチップキャリアの外部接続電極側が大き
く、プリント配線基板の電極側が小さくなった台形状に
なっていた。
格Ｃ００２５にて示してある、−４０℃（３０分）から
＋１００℃（３０分）の熱衝撃環境信頼性試験にて評価
したところ、従来のチップキャリアの外部接続電極のサ
イズとプリント配線基板の電極サイズとを同じ大きさに
していたものでは、２００サイクルでオープンが発生し
たのに対し、本発明のチップキャリアにおいては、６０
０サイクルでのオープン発生と飛躍的に信頼性が向上し
た。また、前記実装体の断面を観察したところ、実装部
の半田形状がチップキャリアの外部接続電極側が大き
く、プリント配線基板の電極側が小さくなった台形状に
なっていた。
【００１９】また、チップキャリアに形成された外部接
続電極の形状を角形にする事で電極の絶縁性基板４にお
ける接続面積が増すので、電極の基板４への接着強度を
増加することができる。それにより電極の接着力の強い
チップキャリアを形成できる。
続電極の形状を角形にする事で電極の絶縁性基板４にお
ける接続面積が増すので、電極の基板４への接着強度を
増加することができる。それにより電極の接着力の強い
チップキャリアを形成できる。
【００２０】本発明により、プリント配線基板上での実
装信頼性の高いチップキャリアを実現可能とした。ま
た、本発明で使用したチップキャリアは、内層を有する
多層基板においても実現可能であることはいうまでもな
い。
装信頼性の高いチップキャリアを実現可能とした。ま
た、本発明で使用したチップキャリアは、内層を有する
多層基板においても実現可能であることはいうまでもな
い。
【００２１】また、外部接続電極を図２や図３のように
格子状に外部接続電極を形成することで、側面だけに外
部接続電極をだすよりも多ピン化に対応できるようにな
る。
格子状に外部接続電極を形成することで、側面だけに外
部接続電極をだすよりも多ピン化に対応できるようにな
る。
【００２２】
【発明の効果】本発明によると、環境信頼性試験におけ
るプリント配線基板への実装信頼性の高いセラミックか
らなるチップキャリアを提供できる。また、チップキャ
リアの外部接続用電極サイズを変えるだけで実装信頼性
の高いチップキャリアとすることができるので、容易に
実施することができる。
るプリント配線基板への実装信頼性の高いセラミックか
らなるチップキャリアを提供できる。また、チップキャ
リアの外部接続用電極サイズを変えるだけで実装信頼性
の高いチップキャリアとすることができるので、容易に
実施することができる。
【図１】本発明の実施例におけるチップキャリアのプリ
ント配線基板への半田実装後の断面図
ント配線基板への半田実装後の断面図
【図２】本発明の実施例におけるチップキャリアの裏面
から見た平面図
から見た平面図
【図３】本発明の実施例におけるチップキャリアの裏面
から見た平面図
から見た平面図
【図４】従来例のＢＧＡ（ボール・グリッド・アレイ）
パッケージのプリント配線基板への半田実装後の断面図
パッケージのプリント配線基板への半田実装後の断面図
１ チップキャリア ３ 半導体素子 ４ 絶縁性基板 ５ プリント配線基板 ３１ 電極パッド ３３ Ａｕバンプ ３４ 導電性接着剤 ３５ 封止樹脂 ４ａ 表面 ４ｂ 裏面 ４１ 接続配線 ４３ ビアホール ４４ 外部接続電極 ４５ 丸形の外部接続電極 ４６ 格子状に形成された外部接続電極 ４７ 角形の外部接続電極 ５１ プリント配線基板側電極
Claims (4)
- 【請求項１】チップキャリアの裏面に配置された導体か
らなる外部接続用電極のサイズを、前記チップキャリア
を実装するプリント配線基板の前記チップキャリアと対
応して接続される電極サイズより大きくする事を特徴と
するチップキャリア。 - 【請求項２】チップキャリアの裏面に配置された導体か
らなる電極の形状を丸形あるいは角形にする事を特徴と
する請求項１に記載のチップキャリア。 - 【請求項３】チップキャリア裏面に配置された外部接続
電極が格子状に形成されている事を特徴とする請求項１
に記載のチップキャリア。 - 【請求項４】裏面に外部接続用電極を有するチップキャ
リアとプリント配線基板とを半田にて接続するにおい
て、前記半田の融解硬化後の形状が前記プリント配線基
板側の面積より前記チップキャリア側の面積が大きくな
るような円筒形である事を特徴とするチップキャリアの
実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7073374A JP2932964B2 (ja) | 1995-03-30 | 1995-03-30 | チップキャリアとその実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7073374A JP2932964B2 (ja) | 1995-03-30 | 1995-03-30 | チップキャリアとその実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274213A JPH08274213A (ja) | 1996-10-18 |
| JP2932964B2 true JP2932964B2 (ja) | 1999-08-09 |
Family
ID=13516350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7073374A Expired - Fee Related JP2932964B2 (ja) | 1995-03-30 | 1995-03-30 | チップキャリアとその実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932964B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489491B2 (ja) * | 2004-04-28 | 2010-06-23 | イビデン株式会社 | インターポーザ |
| JP5331371B2 (ja) | 2007-04-24 | 2013-10-30 | パナソニック株式会社 | 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法 |
-
1995
- 1995-03-30 JP JP7073374A patent/JP2932964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274213A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100508701C (zh) | 复合多层基板及其制造方法 | |
| JP3173410B2 (ja) | パッケージ基板およびその製造方法 | |
| US7808104B2 (en) | Substrate for mounting electronic component and electronic apparatus including the substrate | |
| JP3294740B2 (ja) | 半導体装置 | |
| US20070090506A1 (en) | Interposer for compliant interfacial coupling | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| CN109075133A (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
| JP2932964B2 (ja) | チップキャリアとその実装体 | |
| TW417265B (en) | Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips | |
| JPH04304693A (ja) | チップ実装体と複合チップ実装体 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP2960277B2 (ja) | 半導体装置 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JP2000252391A (ja) | 半導体素子実装配線基板およびその実装構造 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| US20180247898A1 (en) | Wiring board, electronic device, and electronic module | |
| JP3314139B2 (ja) | 半導体装置 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 | |
| JPH108005A (ja) | 異方性導電接着剤 | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP2004281471A (ja) | 配線基板 | |
| JP3752359B2 (ja) | 配線基板 | |
| JP3640238B2 (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |