KR100905429B1 - 프로브 카드 구조체의 형성 방법 - Google Patents

프로브 카드 구조체의 형성 방법 Download PDF

Info

Publication number
KR100905429B1
KR100905429B1 KR1020070082242A KR20070082242A KR100905429B1 KR 100905429 B1 KR100905429 B1 KR 100905429B1 KR 1020070082242 A KR1020070082242 A KR 1020070082242A KR 20070082242 A KR20070082242 A KR 20070082242A KR 100905429 B1 KR100905429 B1 KR 100905429B1
Authority
KR
South Korea
Prior art keywords
forming
tip
probe
region
probe structure
Prior art date
Application number
KR1020070082242A
Other languages
English (en)
Other versions
KR20090017798A (ko
Inventor
최우범
서상원
박상용
박길수
최완섭
Original Assignee
(주)미코엠에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)미코엠에스티 filed Critical (주)미코엠에스티
Priority to KR1020070082242A priority Critical patent/KR100905429B1/ko
Publication of KR20090017798A publication Critical patent/KR20090017798A/ko
Application granted granted Critical
Publication of KR100905429B1 publication Critical patent/KR100905429B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 실리콘 접합 웨이퍼를 이용한 탐침 구조체 형성 및 하부 기판의 접합 단계에서 이면 ICP(backside Inductively Coupled Plasma) 공정을 적용하는 것에 의해 공정을 단순화하고 전체 공정 스텝을 감소시켜 제조 공정의 효율성을 높인 프로브 카드 구조체의 형성 방법에 관한 것으로, 제 1,2 실리콘 웨이퍼의 접합 및 선택적인 식각 공정에 의해 팁 형성 영역을 형성하는 단계; 상기 팁 형성 영역을 포함하는 영역에 금속을 성장시켜 탐침 구조체를 형성하는 단계; 상기 탐침 구조체가 형성된 웨이퍼의 이면(backside)을 선택적으로 식각하여 탐침 구조체의 팁 부분을 노출시키는 단계; 상기 탐침 구조체의 탐침 빔의 접합부를 하부 기판의 탐침 구조체 접합부와 본딩하는 단계; 상기 하부 기판에 접합된 탐침 구조체를 남기고 상기 웨이퍼 전체를 제거하는 단계를 포함한다.
탐침 카드, MLC, 탐침 구조체, 접합 웨이퍼, ICP, 이면 ICP

Description

프로브 카드 구조체의 형성 방법 {Method for fabricating probe card assembly}
본 발명은 실리콘 탐침 구조체에 관한 것으로, 구체적으로 실리콘 접합 웨이퍼를 이용한 탐침 구조체 형성 및 하부 기판의 접합 단계에서 이면 ICP(backside Inductively Coupled Plasma, 이면 유도 결합 플라즈마) 공정을 적용하는 것에 의해 공정을 단순화하고 전체 공정 스텝을 감소시켜 제조 공정의 효율성을 높인 프로브 카드 구조체의 형성 방법에 관한 것이다.
일반적으로 반도체 제조 공정에서는 웨이퍼 제조 프로세스를 종료한 후 프로빙 테스트에 의해 양품을 선별하고, 이 양품을 패키지에 수납하여 최종 제품의 형태로 마무리한다.
웨이퍼 상태에서 다이소트 전에 프로브 카드와 프로버를 사용하여 프로빙을 행할 때에는, 효율을 고려하면 웨이퍼상의 모든 집적회로 칩 영역상의 프로빙시에 칩 영역상의 패드에 대하여 프로브 카드의 프로브 팁을 동시에 접촉시켜서 전압 및 전기적 신호를 인가하는 것이 이상적이다.
물론, 프로브 카드를 이용한 검사는 반도체 메모리 소자 이외에도 디스플레 이 소자를 포함하는 다양한 반도체 장치의 검사에도 적용된다.
도 1a와 도 1b는 종래 기술의 탐침 구조체의 하부 기판 접합 구조를 나타낸 단면도이다.
도 1a에 나타낸 종래 기술의 탐침 카드의 구조를 보면 탐침 카드 구조의 하부에 위치한 하부 기판(Multi-Layer Ceramic;MLC, 다층전극세라믹)(11)에서 하부 기판 단자(12)상에 직접 금속 기둥을 형성하여 탐침 카드가 움직일 수 있는 공간을 형성한 것이다.
즉, 하부 기판(11)에서 금속 기둥(stud)을 형성하고, 탐침을 받쳐주는 수평팔(beam)(13)(14)을 형성하고, 탐침의 끝단(tip/post)을 형성하고 팁 부분을 반도체 장치(16)들의 단자(15)에 접촉시키는 구조이다.
도 1b의 경우에도 마찬가지로 하부 기판(11)에서 금속 기둥(stud)을 형성하고, 탐침을 받쳐주는 수평팔(beam)(13)을 형성하고, 탐침의 끝단(tip/post)을 형성하고 팁 부분을 반도체 장치들의 단자에 접촉시키는 구조이다.
그러나 이와 같은 공정 방법은 하부 기판의 어느 한 부분에서 공정 진행 중에 문제가 발생하게 되면 하부 기판 자체를 사용할 수 없게 되는 문제가 발생하게 된다.
이럴 경우에는 현재까지의 공정에 투입된 노력 모두를 손실로 처리해야 하는 상황이 발생하게 되며, 이로 인해 생산자는 공정의 위험성을 고려해야 하여 결국 높은 생산 비용을 유발하게 된다.
또한, 종래 기술은 탐침 구조체의 형성에 있어서 각각 층계 형식으로 도금이 진행되어 공정이 반복되어서 진행되어야 한다. 이에 따라서 형성할 수 있는 높이에도 한계가 있다.
즉, 높이가 높아짐에 따라서 공정의 반복 횟수가 증가하게 된다. 이는 결국 공정비용의 증가를 수반하게 된다.
이와 같이 종래 기술의 프로브 카드 제조 공정은 탐침 구조체의 형성은 공정의 측면에서 많은 복잡함을 지니고 있다. 구조체의 높이를 높이기 위해서는 한번의 공정으로 끝나지 않고 여러 번의 반복적인 공정을 필요로 하는 문제가 있다.
그리고 종래 기술의 프로브 카드의 구조들은 MLC(Multi Layer Ceramic) 기판 위에서 여러 공정을 거쳐서 형성되기 때문에 MLC 기판은 모든 화학적 습식공정에서 견딜 수 있는 강한 내화학성을 가져야 한다.
이뿐만 아니라 MLC 기판은 수천 번의 탐침 동작을 거치면서 국소적으로 발생하는 큰 압력에 견딜 수 있는 내구성을 요구한다. 이로 인해 MLC 기판 선택에 있어 제한이 발생되며 높은 가격의 MLC 기판을 사용할수 밖에 없게 된다.
또한, 종래의 MEMS 프로브카드는 MLC 기판 위에 수천에서 수만에 달하는 모든 탐침들이 동시에 형성이 되어진다. 수많은 탐침들 중 몇 개만 불량이 발생하여도 일일이 수리를 하여야 하는 어려움이 발생한다.
본 발명은 이와 같은 종래 기술의 프로브 카드의 제작 공정의 문제를 해결하기 위한 것으로, 실리콘 접합 웨이퍼를 이용한 탐침 구조체 형성 및 하부 기판의 접합 단계에서 이면 ICP(backside Inductively Coupled Plasma) 공정을 적용하는 것에 의해 공정을 단순화하고 전체 공정 스텝을 감소시켜 제조 공정의 효율성을 높인 프로브 카드 구조체의 형성 방법을 제공하는데 그 목적이 있다.
본 발명은 종래 기술의 프로브 카드의 제작 공정의 문제를 해결하기 위한 것으로, 탐침 구조체의 제조를 위한 도금 공정이 한번에 이루어지도록 함으로써 공정의 용이성을 확보하고 제조 비용을 줄일 수 있도록한 프로브 카드 구조체의 형성 방법을 제공하는데 그 목적이 있다.
본 발명은 종래 기술의 프로브 카드의 제작 공정의 문제를 해결하기 위한 것으로, 탐침부 및 탐침 기둥부, 빔부를 포함하는 실리콘 탐침 구조체를 일체형으로 형성하는 것에 의해 공정을 단순화하여 전체 공정 시간을 줄여 효율적인 생산이 이루어지도록한 프로브 카드 구조체의 형성 방법을 제공하는데 그 목적이 있다.
본 발명은 접합된 실리콘 기판 위에 탐침을 형성하고 이 실리콘 기판에 비아(via)를 형성한 후 최종적으로 MLC 기판에 접합을 하여 탐침 제조 공정시에 발생하는 MLC 기판의 변질과 열화를 막을 수 있으며 실리콘 기판이 탐침 동작시에 압력에 대한 완충작용을 함으로써 MLC 기판의 기계적 파손을 막을 수 있도록한 프로브 카드 구조체의 형성 방법을 제공하는데 그 목적이 있다.
본 발명은 접합된 실리콘 기판 위에 탐침을 형성하고 이 실리콘 기판에 비아(via)를 형성한 후 최종적으로 MLC 기판에 접합을 하는 구조이기 때문에 습식 식각을 이용하여 실리콘 기판 자체에 탐침이 뒤로 움직일 수 있는 공간을 확보함으로써 금속기둥의 제작공정을 줄일 수 있도록한 프로브 카드 구조체의 형성 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 프로브 카드 구조체의 형성 방법은 제 1,2 실리콘 웨이퍼의 접합 및 선택적인 식각 공정에 의해 팁 형성 영역을 형성하는 단계; 상기 팁 형성 영역을 포함하는 영역에 금속을 성장시켜 탐침 구조체를 형성하는 단계; 상기 탐침 구조체가 형성된 웨이퍼의 이면(backside)을 선택적으로 식각하여 탐침 구조체의 팁 부분을 노출시키는 단계; 상기 탐침 구조체의 탐침 빔의 접합부를 하부 기판의 탐침 구조체 접합부와 본딩하는 단계; 상기 하부 기판에 접합된 탐침 구조체를 남기고 상기 웨이퍼 전체를 제거하는 단계를 포함하는 것을 특징으로 한다.
여기서, 팁 형성 영역은 팁 형성 제 1,2 영역으로 이루어지고, 제 1 실리콘 웨이퍼를 선택적으로 식각하여 팁 형성 제 1 영역을 정의하는 공정과, 상기 팁 형성 제 1 영역을 갖는 제 1 실리콘 웨이퍼에 제 2 실리콘 웨이퍼를 접합하는 공정과, 상기 팁 형성 제 1 영역상의 제 2 실리콘 웨이퍼를 선택적으로 식각하여 팁 형성 제 2 영역을 정의하는 공정을 포함하는 것을 특징으로 한다.
그리고 탐침 구조체의 팁 부분을 노출시키는 단계는, 상기 탐침 구조체가 형성된 웨이퍼의 이면(backside)에 포토레지스트를 도포하는 공정과, 상기 포토레지스트를 선택적으로 패터닝하여 탐침 구조체의 팁 형성 부분의 이면이 선택적으로 노출되는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 이용한 이면 ICP 공정으로 선택적으로 식각하여 탐침 구조체의 팁 부분이 노출되는 팁 오픈 영역을 형성하는 공정으로 이루어지는 것을 특징으로 한다.
그리고 탐침 구조체를 형성하는 단계에서, 탐침 구조체는 팁 부분과, 팁 부분을 지지하는 탐침 빔부를 포함하고, 팁 부분은 팁 형성 영역 내에 형성되고, 탐침 빔부는 팁 부분에 연결되어 웨이퍼의 표면에 형성되는 것을 특징으로 한다.
그리고 탐침 구조체를 형성하는 단계에서 금속 성장은 팁 부분과 탐침 빔부가 형성되는 부분에서 동시에 이루어지는 것을 특징으로 한다.
그리고 탐침 구조체의 팁 부분을 노출시키는 단계에서, 팁 부분의 끝단만 일부 노출되는 것을 특징으로 한다.
그리고 하부 기판에 접합된 탐침 구조체를 남기고 상기 웨이퍼 전체를 제거하는 단계에서, 실리콘 에칭 용액을 사용하여 웨이퍼 전체를 제거하고, 제거시에 하부 기판은 절연층에 의해 보호되는 것을 특징으로 한다.
그리고 탐침 구조체를 형성하기 위하여, 팁 형성 영역에 형성되는 팁 부분과 상기 팁 부분을 지지하기 위한 탐침 빔부를 포함하는 영역의 씨드 금속층이 선택적으로 노출되도록 포토레지스트 패턴을 형성하는 공정과, 노출된 상기 씨드 금속층을 이용한 금속 성장 공정으로서 상기 팁 부분과 상기 탐침 빔부를 포함하는 상기 영역에 제 1 성장 금속층을 형성하는 공정과, 상기 제 1 성장 금속층이 형성된 전면에 평탄화 작업을 진행하여 제 1 성장 금속층의 표면 거칠기 및 높이를 제어하는 공정과, 상기 평탄화된 제 1 성장 금속층이 노출되도록 다른 포토레지스트 패턴을 형성하는 공정과, 금속 성장 공정으로 제 2 성장 금속층을 형성하고 다시 표면 거칠기 및 높이를 제어하는 공정을 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 따른 프로브 카드 구조체의 형성 방법은 다음과 같은 효과를 갖는다.
첫째, 실리콘 접합 웨이퍼를 이용한 탐침 구조체 형성 및 하부 기판의 접합 단계에서 이면 ICP(backside Inductively Coupled Plasma) 공정을 적용하는 것에 의해 공정을 단순화하고 전체 공정 스텝을 감소시켜 제조 공정의 효율성을 높이는 효과가 있다.
둘째, 접합된 실리콘 기판 위에 탐침을 형성하고 이 실리콘 기판에 비아(via)를 형성한 후 최종적으로 MLC 기판에 접합을 하여 탐침 제조 공정시에 발생하는 MLC 기판의 변질과 열화를 막을 수 있다.
셋째, 습식 식각을 이용하여 실리콘 기판 자체에 탐침이 뒤로 움직일 수 있는 공간을 확보함으로써 금속기둥의 제작 공정을 줄일 수 있다.
넷째, 탐침 구조체의 제조를 위한 탐침부 및 탐침 기둥부, 빔부를 포함하는 부분의 도금 공정이 한번에 이루어지도록 함으로써 공정의 용이성을 확보하고 제조 비용을 줄이는 효과가 있다.
다섯째, MEMS(Micro Electro Mechanical Systems)기반의 팁 형성 공정의 용이성을 확보하고 단순화된 공정으로 팁의 끝단을 다양한 형상으로 제조하는 것이 가능하다.
여섯째, 팁 끝단 형성 영역을 만들기 위하여 실리콘 웨이퍼를 건식 식각 공정을 사용하므로 팁 끝단의 모양을 일정하게 유지할 수 있으며, 또한 팁 끝단의 길이를 조절할 수가 있다.
이하, 본 발명에 따른 프로브 카드 구조체의 형성 방법의 바람직한 실시예에 관하여 상세히 설명하면 다음과 같다.
본 발명에 따른 프로브 카드 구조체의 형성 방법의 특징 및 이점들은 이하에서의 각 실시예에 대한 상세한 설명을 통해 명백해질 것이다.
도 2a내지 도 2v는 본 발명에 따른 실리콘 접합 웨이퍼를 이용한 프로브 팁의 형성을 위한 공정 단면도이다.
그리고 도 3a내지 도 3f는 본 발명에 따른 프로브 카드 구조체의 형성을 위한 공정 단면도이다.
본 발명은 프로브 팁 형성을 접합 실리콘 웨이퍼를 이용하여 형성하고, 탐침 구조체의 제조를 위한 탐침부 및 탐침 기둥부, 빔부를 포함하는 부분의 도금 공정이 한번에 이루어지도록하고, 제조된 탐침 구조체의 하부 기판의 접합 공정시에 이면 ICP(backside Inductively Coupled Plasma) 공정을 적용하는 것이다.
이하의 설명에서 팁 형성 제 1 영역은 제 1 실리콘 웨이퍼(21)에 형성되는 팁 중간 영역(23a), 팁 끝단 영역(23b)이고, 팁 형성 제 2 영역은 제 2 실리콘 웨이퍼에 형성되는 팁 베이스 영역(23c)이다.
먼저, 도 2a에서와 같이, 제 1 실리콘 웨이퍼(21)에 제 1 포토레지스트(22)를 전면에 스핀 코팅의 방법으로 도포하고, 도 2b에서와 같이 제 1 포토레지스트(22)를 선택적으로 패터닝하여 니들 팁을 형성하기 위한 제 1 포토레지스트 패턴(22a)을 형성한다.
여기서, 제 1 포토레지스트 패턴(22a)의 오픈 영역은 니들 팁 형성을 위한 팁 끝단 영역을 정의한 것으로 하부의 제 1 실리콘 웨이퍼(21)를 건식 식각하기 위한 영역이다.
이어, 도 2c에서와 같이, 제 1 포토레지스트 패턴(22a)을 마스크로 하여 ICP(Inductively Coupled Plasma)를 이용한 건식 식각 공정을 진행하여 제1 실리콘 웨이퍼(21)를 선택적으로 식각하여 팁 중간 영역(23a)을 형성한다.
그리고 도 2d에서와 같이, 상기 팁 중간 영역(23a)을 형성하기 위한 식각 공정과는 다른 조건으로 다시 건식 식각 공정을 수행하여 상기 팁 중간 영역(23a) 바닥면에서 연속되는 팁 끝단 영역(23b)을 형성한다.
여기서, 팁 중간 영역(23a) 및 팁 끝단 영역(23b)을 정의하기 위한 건식 식각 공정의 식각 정도에 따라 팁의 형성 높이와 폭이 결정된다.
특히, 팁 끝단 영역(23b)을 형성하기 위한 식각 공정의 시간을 조절하는 것에 의해 팁 끝단의 길이가 길어지도록 하는 것이 가능하다.
이와 같이 제 1 실리콘 웨이퍼(21)에 팁 형성 제 1 영역을 정의하고, 제 2 실리콘 웨이퍼를 접합하고 팁 형성 제 2 영역을 정의하는 공정을 진행한다.
도 2e에서와 같이, 상기 팁 중간 영역(23a) 및 팁 끝단 영역(23b)을 정의하기 위한 식각 공정에서 마스크로 사용된 제 1 포토레지스트 패턴(22a)을 제거하고, 도 2f에서와 같이, 상기 팁 중간 영역(23a) 및 팁 끝단 영역(23b)을 포함하는 전면에 팁 베이스 영역 형성을 위하여 제 2 실리콘 웨이퍼(24)를 접합한다.
여기서, 접합의 방법에는 실리콘-실리콘 직접 접합(silicon direct bonding) 방법과 매개물질을 이용한 접합(eutetic bonding)이 있을 수 있다.
그리고 도 2g에서와 같이, 접합된 제 2 실리콘 웨이퍼(24)를 CMP(chemical mechanical polishing) 공정을 통하여 팁 베이스 영역이 될 기둥의 높이를 결정하여 가공한다.
여기서, 팁 받침 기둥영역의 높이를 CMP 공정의 가공량 조절로 높거나 낮게 조절하는 것이 가능하다.
이어, 도 2h에서와 같이, 제 2 실리콘 웨이퍼 가공층(24a)의 전면에 제 2 포토레지스트(25)를 도포하고 도 2i에서와 같이 선택적으로 패터닝하여 팁 기둥 영역을 형성하기 부분이 오픈되는 제 2 포토레지스트 패턴(25a)을 형성한다.
이어, 도 2j에서와 같이, 제 2 포토레지스트 패턴(25a)을 마스크로 하여 ICP(inductively coupled plasma)를 이용한 건식 식각 공정을 진행하여 제 2 실리콘 웨이퍼 가공층(24a)을 선택적으로 식각하여 팁 베이스 영역(23c)을 형성한다.
이하의 설명에서 팁 중간 영역(23a) 및 팁 끝단 영역(23b), 팁 베이스 영 역(23c)의 모두를 팁 형성 영역(26)이라 한다.
그리고 팁 형성 영역(26)이 형성된 제 2 실리콘 웨이퍼 가공층(24a) 및 제 1 실리콘 웨이퍼(21)를 팁 패턴 형성 웨이퍼(27)라 한다.
이어, 도 2k에서와 같이 팁 기둥 영역(23c)을 형성하는 식각 공정에서 마스크로 사용된 제 2 포토레지스트 패턴(25a)을 제거한다.
이어, 도 2l에서와 같이, 팁 형성 영역(26)을 포함하는 전면에 팁 형성을 위한 씨드 금속층(Seed metal layer)(28)을 증착한다.
여기서, 씨드 금속층(Seed metal layer)(28)은 Ti와 Cu의 적층 구조이다.
그리고 도 2m에서와 같이, 씨드 금속층(Seed metal layer)(28)의 전면에 포토레지스트 또는 DFR(Dry film photo resist)를 도포하여 제 3 포토레지스트(29)층을 형성한다.
그리고 도 2n에서와 같이, 제 3 포토레지스트(29)를 선택적으로 패터닝하여 팁 형성 영역(26)이 오픈되고 탐침 영역을 받쳐주는 기둥이 되는 탐침 빔을 포함하는 영역이 오픈되는 제 3 포토레지스트 패턴(29a)을 형성한다.
여기서, 탐침 빔 영역의 외측 영역에 하부 기판과의 본딩 공정에서 사용되는 콘택 기둥 형성 영역이 같이 오픈된다.
이어, 도 2o에서와 같이, 상기 제 3 포토레지스트 패턴(29a)을 마스크로한 씨드 금속층(Seed metal layer)(28)을 이용한 금속 성장 공정으로 팁 형성 영역(26) 및 탐침 빔 영역, 콘택 기둥 형성 영역에 제 1 성장 금속층(30)을 형성한다.
여기서, 금속 성장 공정은 전해 도금(electro plating) 방법을 사용한다.
그리고 도 2p에서와 같이, 제 1 성장 금속층(30)이 형성된 전면에 CMP 공정을 이용한 표면 평탄화 작업을 진행하여 제 1 성장 금속층(30)의 표면 거칠기 및 높이를 제어한다.
이어, 도 2q에서와 같이, 평탄화 작업으로 표면 거칠기 및 높이가 제어된 평탄화된 제 1 성장 금속층(30a)을 포함하는 전면에 제 4 포토레지스트(31)를 도포한다.
그리고 도 2r에서와 같이, 탐침 빔 영역, 콘택 기둥 형성 영역이 노출되도록 상기 제 4 포토레지스트(31)를 선택적으로 패터닝하여 제 4 포토레지스트 패턴(31a)을 형성한다.
이어, 도 2s에서와 같이, 전해 도금 공정을 진행하여 오픈된 탐침 빔 영역, 콘택 기둥 형성 영역에 제 2 성장 금속층(32)을 형성한다.
그리고 도 2t에서와 같이, 제 2 성장 금속층(32)이 형성된 전면에 CMP공정을 이용한 표면 평탄화 작업을 진행하여 제 2 성장 금속층(32)의 표면 거칠기 및 높이를 제어한다.
여기서, 평탄화 작업으로 표면 거칠기 및 높이가 제어된 평탄화된 제 2 성장 금속층(32a)의 표면을 보호하기 위하여 Au 전해도금을 진행하여 표면 보호층(33)을 형성한다.
이어, 도 2u에서와 같이, 전해도금에 사용된 제 3 및 제 4 포토레지스트 패턴층(29a)(31a)를 제거하고, 도 2v에서와 같이 금속층을 성장시키는데 사용되었던 씨드층을 제거하여 탐침 구조체(34)를 형성한다.
이와 같은 공정으로 제조된 탐침 구조체(34)의 하부 기판과의 접합 단계는 다음과 같이 이루어진다.
먼저, 도 3a에서와 같이, 탐침 구조체(34)가 형성된 팁 패턴 형성 웨이퍼(27)의 반대면에 제 5 포토레지스트(36)를 도포하고 도 3b에서와 같이 선택적으로 패터닝하여 팁 패턴 형성 웨이퍼(27)의 팁 형성 영역 이면(backside)이 선택적으로 노출되는 제 5 포토레지스트 패턴(36a)을 형성한다.
도 3a에서 (35)는 하부 기판의 접합시에 사용되는 콘택 기둥층(35)이다.
이어, 도 3c에서와 같이, 제 5 포토레지스트 패턴(36a)을 마스크로 ICP 식각공정을 진행하여 팁 패턴 형성 웨이퍼(27)를 선택적으로 제거한다.
이와 같은 이면 ICP 공정으로 탐침 구조체(34)의 팁 부분이 노출되는 팁 오픈 영역(37)이 형성된다.
여기서, 탐침 구조체(34)의 탐침 빔 영역, 콘택 기둥 형성 영역의 팁 패턴 형성 웨이퍼(27)는 식각되지 않는다.
그리고 도 3d에서와 같이, 팁 오픈 영역(37)을 형성하기 위한 식각 공정시에 마스크로 사용된 제 5 포토레지스트 패턴(36a)을 제거한다.
이어, 도 3e에서와 같이, 팁 오픈 영역(37)에 의해 팁 부분이 노출된 탐침 구조체(34)를 하부 기판(38)과 접합한다.
여기서의 접합 공정의 설명은 웨이퍼상에 반복적으로 형성된 탐침 구조체(34)의 접합 부분을 명확하게 하기 위하여 도 3a내지 도 3d까지의 단면이 아니라 옆으로 시프트된 구조를 사용하여 도 3e와 도 3f를 도시하고 설명한다.
하부 기판(38)의 탐침 구조체 접합부(39a)와 탐침 빔부의 접합부가 본딩 물질에 의해 접합된다.
여기서, 하부 기판(38)의 (39a)는 MLC에 접합되는 MLC 접합부이다.
이어, 도 3f에서와 같이, 접합이 이루어진 탐침 구조체를 지지하고 있는 팁 패턴 형성 웨이퍼(27)를 실리콘 에칭 용액을 사용하여 제거하여 하부 기판(38)상에 탐침 구조체(34)만 위치되도록 한다.
이와 같이 실리콘 에칭 용액을 사용한 팁 패턴 형성 웨이퍼(27)의 제거시에 하부 기판(38)의 절연 물질들과의 높은 식각 선택성에 의해 하부 기판(38)이 보호된다.
이상에서 설명한 본 발명에 따른 프로브 카드 구조체의 형성 방법은 실리콘 접합 웨이퍼를 이용한 탐침 구조체 형성 및 하부 기판의 접합 단계에서 이면 ICP(backside Inductively Coupled Plasma) 공정을 적용하는 것에 의해 공정을 단순화하고 전체 공정 스텝을 감소시켜 제조 공정의 효율성을 높인다.
또한, 실리콘 접합 웨이퍼를 이용한 제작으로 전체 공정 스텝을 감소시켜 제조 공정의 효율성을 높일 수 있고, 탐침부 및 탐침 기둥부, 빔부를 포함하는 실리콘 탐침 구조체를 일체형으로 형성하는 것에 의해 공정을 단순화하여 전체 공정 시간을 줄여 효율적인 생산이 이루어지도록 한다.
그리고 이상에서 설명한 탐침 구조체의 팁 중간 영역, 팁 끝단 영역, 팁 베이스 영역의 형상 및 이를 형성하기 위한 식각 공정은 ICP(inductively coupled plasma)를 이용한 건식 식각 공정뿐만 아니라 다른 여러 가지 형상 및 식각 방법을 적용하여 형성할 수 있음은 당연하다.
이와 같은 탐침 구조체의 여러 형상 및 다른 식각 방법의 적용은 제 1,2 실리콘 웨이퍼를 접합하여 팁 형성 영역을 정의하는 본 발명의 기술적 사상의 범주에 속하는 것이 자명하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
도 1a와 도 1b는 종래 기술의 탐침 구조체의 하부 기판 접합 구조를 나타낸 단면도
도 2a내지 도 2v는 본 발명에 따른 실리콘 접합 웨이퍼를 이용한 프로브 팁의 형성을 위한 공정 단면도
도 3a내지 도 3f는 본 발명에 따른 프로브 카드 구조체의 형성을 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21.24. 제 1,2 실리콘 웨이퍼 22.25.29.31.36. 제 1,2,3,4,5 포토레지스트
22a.25a.29a.31a.36a. 제1,2,3,4,5 포토레지스트 패턴
23a. 팁 중간 영역 23b. 팁 끝단 영역
23c. 팁 베이스 영역 26. 팁 형성 영역
27. 팁 패턴 형성 웨이퍼 28.씨드 금속층
30.32. 제 1,2 성장 금속층 30a.32a. 평탄화 성장 금속층
33. 표면 보호층 34. 탐침 구조체
35. 콘택 기둥층 37. 팁 오픈 영역

Claims (13)

  1. 제 1,2 실리콘 웨이퍼의 접합 및 선택적인 식각 공정에 의해 팁 형성 영역을 형성하는 단계;
    상기 팁 형성 영역을 포함하는 영역에 금속을 성장시켜 탐침 구조체를 형성하는 단계;
    상기 탐침 구조체가 형성된 웨이퍼의 이면(backside)을 선택적으로 식각하여 탐침 구조체의 팁 부분을 노출시키는 단계;
    상기 탐침 구조체의 탐침 빔의 접합부를 하부 기판의 탐침 구조체 접합부와 본딩하는 단계;
    상기 하부 기판에 접합된 탐침 구조체를 남기고 상기 웨이퍼 전체를 제거하는 단계;를 포함하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  2. 제 1 항에 있어서, 팁 형성 영역은 팁 형성 제 1,2 영역으로 이루어지고,
    제 1 실리콘 웨이퍼를 선택적으로 식각하여 팁 형성 제 1 영역을 정의하는 공정과,
    상기 팁 형성 제 1 영역을 갖는 제 1 실리콘 웨이퍼에 제 2 실리콘 웨이퍼를 접합하는 공정과,
    상기 팁 형성 제 1 영역상의 제 2 실리콘 웨이퍼를 선택적으로 식각하여 팁 형성 제 2 영역을 정의하는 공정을 포함하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  3. 제 1 항에 있어서, 탐침 구조체의 팁 부분을 노출시키는 단계는,
    상기 탐침 구조체가 형성된 웨이퍼의 이면(backside)에 포토레지스트를 도포하는 공정과,
    상기 포토레지스트를 선택적으로 패터닝하여 탐침 구조체의 팁 형성 부분의 이면이 선택적으로 노출되는 포토레지스트 패턴을 형성하는 공정과,
    상기 포토레지스트 패턴을 이용한 이면 ICP 공정으로 선택적으로 식각하여 탐침 구조체의 팁 부분이 노출되는 팁 오픈 영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  4. 제 1 항에 있어서, 탐침 구조체를 형성하는 단계에서,
    탐침 구조체는 팁 부분과, 팁 부분을 지지하는 탐침 빔부를 포함하고, 팁 부분은 팁 형성 영역 내에 형성되고, 탐침 빔부는 팁 부분에 연결되어 웨이퍼의 표면에 형성되는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  5. 제 4 항에 있어서, 탐침 구조체를 형성하는 단계에서 금속 성장은 팁 부분과 탐침 빔부가 형성되는 부분에서 동시에 이루어지는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  6. 제 1 항에 있어서, 탐침 구조체의 팁 부분을 노출시키는 단계에서,
    팁 부분의 끝단만 일부 노출되는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  7. 제 1 항에 있어서, 하부 기판에 접합된 탐침 구조체를 남기고 상기 웨이퍼 전체를 제거하는 단계에서,
    실리콘 에칭 용액을 사용하여 웨이퍼 전체를 제거하고, 제거시에 하부 기판은 절연층에 의해 보호되는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  8. 제 1 항에 있어서, 팁 형성 영역을 정의하기 위한 식각 공정을 ICP(inductively coupled plasma)를 이용한 건식 식각 공정으로 진행하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  9. 제 2 항에 있어서, 팁 형성 제 2 영역을 형성하는 단계에서,
    제 1 실리콘 웨이퍼에 제 2 실리콘 웨이퍼를 접합하고, 접합된 제 2 실리콘 웨이퍼를 가공하여 제 2 실리콘 웨이퍼의 두께를 조정하여 팁 형성 제 2 영역의 형성 높이를 결정하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  10. 제 1 항에 있어서, 탐침 구조체를 형성하기 위하여,
    팁 형성 영역에 형성되는 팁 부분가 상기 팁 부분을 지지하기 위한 탐침 빔부를 포함하는 영역에 씨드 금속층을 증착하는 공정과,
    상기 씨드 금속층이 선택적으로 노출되도록 포토레지스트 패턴을 형성하는 공정과,
    상기 노출된 씨드 금속층을 이용한 금속 성장 공정으로서 상기 팁 부분과 상기 탐침 빔부를 포함하는 상기 영역에 제 1 성장 금속층을 형성하는 공정과,
    상기 제 1 성장 금속층이 형성된 전면에 평탄화 작업을 진행하여 제 1 성장 금속층의 표면 거칠기 및 높이를 제어하는 공정과,
    상기 평탄화된 제 1 성장 금속층이 노출되도록 다른 포토레지스트 패턴을 형성하는 공정과,
    금속 성장 공정으로 제 2 성장 금속층을 형성하고 다시 표면 거칠기 및 높이를 제어하는 공정을 포함하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  11. 제 10 항에 있어서, 표면 거칠기 및 높이가 제어된 제 2 성장 금속층의 표면에 표면 보호층을 형성하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  12. 제 10 항에 있어서, 씨드 금속층을 Ti와 Cu의 적층 구조로 형성하고, 전해 도금(electro plating) 방법으로 금속 성장 공정을 진행하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
  13. 제 11 항에 있어서, Au 전해 도금을 사용하여 상기 표면 보호층을 형성하는 것을 특징으로 하는 프로브 카드 구조체의 형성 방법.
KR1020070082242A 2007-08-16 2007-08-16 프로브 카드 구조체의 형성 방법 KR100905429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070082242A KR100905429B1 (ko) 2007-08-16 2007-08-16 프로브 카드 구조체의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082242A KR100905429B1 (ko) 2007-08-16 2007-08-16 프로브 카드 구조체의 형성 방법

Publications (2)

Publication Number Publication Date
KR20090017798A KR20090017798A (ko) 2009-02-19
KR100905429B1 true KR100905429B1 (ko) 2009-07-02

Family

ID=40686361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070082242A KR100905429B1 (ko) 2007-08-16 2007-08-16 프로브 카드 구조체의 형성 방법

Country Status (1)

Country Link
KR (1) KR100905429B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133407B1 (ko) * 2010-01-20 2012-04-09 양희성 프로브 및 프로브장치 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736678B1 (ko) 2006-08-04 2007-07-06 주식회사 유니테스트 프로브 구조물 제조 방법
KR100749735B1 (ko) 2006-06-07 2007-08-16 주식회사 파이컴 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749735B1 (ko) 2006-06-07 2007-08-16 주식회사 파이컴 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법
KR100736678B1 (ko) 2006-08-04 2007-07-06 주식회사 유니테스트 프로브 구조물 제조 방법

Also Published As

Publication number Publication date
KR20090017798A (ko) 2009-02-19

Similar Documents

Publication Publication Date Title
US7602204B2 (en) Probe card manufacturing method including sensing probe and the probe card, probe card inspection system
KR100573089B1 (ko) 프로브 및 그 제조방법
TWI469229B (zh) 製造積體電路系統的方法
US8114302B2 (en) Method of fabricating cantilever type probe and method of fabricating probe card using the same
JP7299952B2 (ja) 半導体ユニットのテスト方法
US7119557B2 (en) Hollow microprobe using a MEMS technique and a method of manufacturing the same
KR20040083726A (ko) 전자소자 검사용 마이크로 프로브 및 그 제조 방법
KR100905429B1 (ko) 프로브 카드 구조체의 형성 방법
CN113078133A (zh) 多层布线转接板及其制备方法
KR20060074075A (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
KR100879795B1 (ko) 프로브 카드의 니들 팁 형성 방법
CN101185381A (zh) 陶瓷间隔变换器中的探针焊盘结构
KR100905708B1 (ko) 실리콘 접합 웨이퍼를 이용한 프로브 카드 구조체의 형성방법
KR101273970B1 (ko) 프로브의 탐침 및 프로브의 제조방법
KR100796207B1 (ko) 프로브 카드의 프로브 구조물 제조 방법
CN106664794A (zh) 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置
KR100580784B1 (ko) 전기적 접촉체의 제조방법
KR100879796B1 (ko) 프로브 카드의 니들 팁 형성 방법
CN108054137B (zh) 金属互连结构及其制作方法
US7723143B2 (en) Method for manufacturing cantilever structure of probe card
KR100733815B1 (ko) 프로브 구조물 제조 방법
KR100840765B1 (ko) 캔틸레버 타입의 프로브 제조 방법
KR100891025B1 (ko) 프로브 카드 구조체 및 그의 형성 방법
KR100627977B1 (ko) 수직형 프로브 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130313

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170412

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 10