KR100736678B1 - 프로브 구조물 제조 방법 - Google Patents
프로브 구조물 제조 방법 Download PDFInfo
- Publication number
- KR100736678B1 KR100736678B1 KR1020060073790A KR20060073790A KR100736678B1 KR 100736678 B1 KR100736678 B1 KR 100736678B1 KR 1020060073790 A KR1020060073790 A KR 1020060073790A KR 20060073790 A KR20060073790 A KR 20060073790A KR 100736678 B1 KR100736678 B1 KR 100736678B1
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- semiconductor substrate
- region
- etching
- probe tip
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06727—Cantilever beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 서로 다른 결정 구조를 가지는 두 개의 반도체 기판을 접합하여 프로브 구조물을 형성함으로써 습식 식각 공정을 용이하게 실시할 수 있는 프로브 구조물 제조 방법에 관한 것이다. 본 발명에 따른 프로브 구조물 제조 방법은 (a) 제1 결정 방향을 가지는 제1 반도체 기판과 상기 제1 결정 방향과 다른 제2 결정 방향을 가지는 제2 반도체 기판를 접합하는 단계; (b) 상기 제2 반도체 기판 및 제1 반도체 기판을 식각하여 프로브 팁 영역을 형성하는 단계; (c) 상기 제2 반도체 기판을 식각하여 프로브 빔 영역을 형성하는 단계; 및 (d) 상기 프로브 팁 영역 및 프로브 빔 영역을 매립하여 프로브 팁 및 프로브 빔으로 구성되는 프로브 구조물을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1k는 본 발명에 따른 프로브 구조물 제조 방법을 도시한 단면도들.
본 발명은 프로브 구조물 제조 방법에 관한 것으로, 특히 서로 다른 결정 구조를 가지는 두 개의 반도체 기판을 접합하여 프로브 구조물을 형성함으로써 습식 식각 공정을 용이하게 실시할 수 있는 프로브 구조물 제조 방법에 관한 것이다.
반도체 기술이 발전함에 따라 프로브 카드에 사용되는 캔틸레버 구조물의 밀도도 증가하고 있다. 일반적으로, 캔틸레버 구조물은 실리콘 기판에 캔틸레버 구조물을 정의하는 마스크층 패턴을 형성하고 상기 마스크층 패턴을 마스크로 실리콘 기판을 식각한 후 이를 매립하여 형성한다.
상술한 방법은 한 개의 실리콘 기판만을 사용하므로 선택적인 식각 공정이 용이하지 않다는 문제점이 있다. 구체적으로는, 캔틸레버 구조물의 팁 영역을 습식 식각하는 경우 프로브 빔 영역까지도 식각된다. 이러한 문제점을 해결하기 위해서는, 프로브 빔 영역을 노출되지 않도록 도포하는 별도의 마스크층을 형성하여야 하 므로 식각 공정이 복잡해지고 생산 비용이 증가하게 된다.
본 발명은 서로 다른 결정 구조를 가지는 두 개의 반도체 기판을 접합하여 프로브 구조물을 형성함으로써 습식 식각 공정을 용이하게 실시할 수 있는 프로브 구조물 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 프로브 구조물 제조 방법은 (a) 제1 결정 방향을 가지는 제1 반도체 기판과 상기 제1 결정 방향과 다른 제2 결정 방향을 가지는 제2 반도체 기판를 접합하는 단계; (b) 상기 제2 반도체 기판 및 제1 반도체 기판을 식각하여 프로브 팁 영역을 형성하는 단계; (c) 상기 제2 반도체 기판을 식각하여 프로브 빔 영역을 형성하는 단계; 및 (d) 상기 프로브 팁 영역 및 프로브 빔 영역을 매립하여 프로브 팁 및 프로브 빔으로 구성되는 프로브 구조물을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 반도체 기판은 결정 방향이 <100>인 실리콘 기판을 포함하며, 상기 제2 반도체 기판은 결정 방향이 <111>인 실리콘 기판을 포함하는 것이 바람직하다.
상기 (b) 단계는 (b-1) 상기 제2 반도체 기판 상부에 상기 프로브 팁 영역을 정의하는 제2 보호막 패턴을 형성하는 단계; (b-2) 상기 제2 보호막 패턴을 마스크로 상기 제1 반도체 기판이 노출될 때까지 상기 제2 반도체 기판을 식각하는 단계; (b-3) 상기 노출된 제1 반도체 기판을 식각하는 단계; 및 (b-4) 상기 제2 보호막 패턴을 제거하는 단계를 포함할 수 있으며, 상기 제2 보호막 패턴은 TEOS(Tetra Ethyl Ortho Silicate)막 및 폴리머층 중 어느 하나로 형성할 수 있다.
상기 (c) 단계는 (c-1) 상기 제2 반도체 기판 상부에 상기 프로브 빔 영역을 정의하는 제1 보호막 패턴을 형성하는 단계; (c-2) 상기 제1 보호막 패턴을 마스크로 상기 제2 반도체 기판을 식각하는 단계; 및 (c-4) 상기 제1 보호막 패턴을 제거하는 단계를 포함할 수 있으며, 상기 제1 보호막 패턴은 TEOS(Tetra Ethyl Ortho Silicate)막 및 폴리머층 중 어느 하나로 형성할 수 있다.
본 발명에 따른 프로브 구조물 제조 방법은 상기 (c) 단계를 수행한 후에 상기 프로브 빔 영역 및 프로브 팁 영역에 절연막을 형성하는 단계; 상기 프로브 빔 영역 및 프로브 팁 영역의 저부의 절연막을 제거하는 단계; 및 상기 프로브 팁 영역의 저부의 제1 반도체 기판을 식각하는 단계를 더 포함할 수 있으며, 상기 저부의 절연막을 제거하는 공정은 습식 식각 공정인 것이 바람직하다. 또한, 상기 절연막은 산화막 및 질화막 중 어느 하나를 포함하는 것이 바람직하다.
또한, 본 발명에 따른 프로브 구조물 제조 방법은 상기 (c) 단계를 수행한 후에 상기 프로브 팁 영역의 저부의 제1 반도체 기판을 식각하는 단계를 더 포함할 수 있으며, 상기 프로브 팁 영역의 저부의 제1 반도체 기판을 식각하는 공정은 습식 식각 공정인 것이 바람직하다.
상기 (d) 단계는 (d-1) 상기 프로브 빔 영역 및 프로브 팁 영역에 시드층을 형성하는 단계; 및 (d-2) 도금 공정을 수행하여 상기 프로브 구조물을 형성하는 단계를 포함하는 것이 바람직하다.
본 발명에 따른 프로브 구조물 제조 방법은 상기 (a) 단계를 수행한 후에 상 기 제2 반도체 기판을 평탄화 식각하여 상기 제2 반도체 기판의 두께를 감소시키는 단계를 더 포함할 수 있다.
본 발명에 따른 프로브 구조물 제조 방법은 (a) 결정 방향이 <100>인 제1 실리콘 기판과 결정 방향이 <111>인 제2 실리콘 기판을 접합하는 단계; (b) 상기 제2 실리콘 기판 상부에 프로브 빔 영역을 정의하는 제1 보호막 패턴과 프로브 팁 영역을 정의하는 제2 보호막 패턴을 순차적으로 형성하는 단계; (c) 상기 제2 보호막 패턴을 마스크로 상기 제2 실리콘 기판 및 제1 실리콘 기판을 식각하여 프로브 팁 영역을 형성하는 단계; (d) 상기 제2 보호막 패턴을 제거하는 단계; (e) 상기 제1 보호막 패턴을 마스크로 제2 실리콘 기판을 식각하여 프로브 빔 영역을 형성하는 단계; (f) 상기 제1 보호막 패턴을 제거하는 단계; (g) 상기 프로브 빔 영역 및 프로브 팁 영역에 절연막을 형성하는 단계; (h) 상기 프로브 빔 영역 및 프로브 팁 영역 저부의 절연막을 제거하는 단계; (i) 상기 프로브 팁 영역 저부의 제1 반도체 기판을 식각하는 단계; (j) 상기 프로브 빔 영역 및 프로브 팁 영역에 상기 프로브 팁 영역 및 프로브 빔 영역을 매립하여 프로브 팁 및 프로브 빔으로 구성되는 프로브 구조물을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 1a 내지 도 1k는 본 발명에 따른 프로브 구조물 제조 방법을 도시한 단면도들이다.
도 1a를 참조하면, 제1 결정 방향을 가지는 제1 반도체 기판(100)과 제2 결정 방향을 가지는 제2 반도체 기판(110)을 접합한다. 제1 반도체 기판(100)과 제2 반도체 기판(110)은 결정 방향이 다른데, 예를 들어 제1 반도체 기판(100)은 결정 방향이 <100>인 실리콘 기판이며, 제2 반도체 기판(110)은 결정 방향이 <111>인 실리콘 기판인 것이 바람직하다. 결정 방향이 다른 반도체 기판을 사용하면 선택적인 식각 공정을 수행하기가 용이해지므로 원하는 위치를 원하는 깊이만큼 정확히 식각할 수 있다. 또한, 제1 반도체 기판(100)과 제2 반도체 기판(110)을 접합한 후 제2 반도체 기판(110)을 형성하고자 하는 프로브 빔의 두께만큼 남을 때까지 CMP(Chemical Mechanical Polishing) 공정 등으로 평탄화 식각할 수도 있다.
도 1b를 참조하면, 제2 반도체 기판(110) 상부에 제1 보호막(120)을 형성한다. 제1 보호막(120)은 TEOS(Tetra Ethyl Ortho Silicate)막 또는 폴리머층으로 형성하는 것이 바람직하다.
도 1c를 참조하면, 제1 보호막(120) 상부에 프로브 빔 영역을 정의하는 감광막 패턴(미도시)을 형성하고, 상기 감광막 패턴을 마스크로 제1 보호막(120)을 식각하여 프로브 빔 영역을 정의하는 제1 보호막 패턴(120a)을 형성한다. 다음에는, 남아있는 감광막 패턴을 제거한다.
도 1d를 참조하면, 전체 표면 상부에 제2 보호막(미도시)을 형성한 후 프로브 팁 영역을 정의하는 감광막 패턴(미도시)을 형성한다. 상기 제2 보호막은 TEOS(Tetra Ethyl Ortho Silicate)막 또는 폴리머층으로 형성하는 것이 바람직하다.
다음에는, 상기 감광막 패턴을 마스크로 제2 보호막을 식각하여 프로브 팁 영역을 정의하는 제2 보호막 패턴(130a)을 형성한다.
도 1e를 참조하면, 제2 보호막 패턴(130a)을 마스크로 제1 반도체 기판(100) 이 노출될 때까지 제2 반도체 기판(110)을 식각한다. 다음에는, 노출된 제1 반도체 기판(100)을 식각하여 프로브 팁 영역(140)을 형성한 후 제2 보호막 패턴(130a)을 제거한다.
도 1f를 참조하면, 제1 보호막 패턴(120a)을 마스크로 제2 반도체 기판(110)을 소정 깊이 식각하여 프로브 빔 영역(150)을 형성한다. 다음에는, 제1 보호막 패턴(120a)을 제거한다.
도 1g를 참조하면, 프로브 빔 영역(150) 및 프로브 팁 영역(140)에 절연막(160)을 형성한다. 절연막(160)은 산화막 또는 질화막인 것이 바람직하다.
도 1h를 참조하면, 프로브 빔 영역(150) 및 프로브 팁 영역(140)의 저부의 절연막(160)을 제거한다. 상기 저부의 절연막(160)을 제거하는 공정은 습식 식각 공정인 것이 바람직하다.
도 1i를 참조하면, 프로브 팁 영역(140)의 저부의 제1 반도체 기판(100)을 식각한다. 상기 식각 공정은 습식 식각 공정인 것이 바람직하다. 제1 반도체 기판(100)과 제2 반도체 기판(110)은 결정 방향이 달라 식각 특성이 다르다. 따라서, 도 1i의 식각 공정은 제1 반도체 기판(100)에 대해서만 선택적으로 수행되도록 할 수 있다. 따라서, 습식 식각 공정을 이용하는 경우라도 정확한 식각이 가능하다.
도 1j를 참조하면, 프로브 빔 영역(150) 및 프로브 팁 영역(140)에 시드층(170)을 형성한다.
도 1k를 참조하면, 프로브 팁 영역(140) 및 프로브 빔 영역(150)을 매립하여 프로브 구조물(180)을 형성한다. 프로브 구조물(180)은 도금 공정을 이용하여 형성 하는 것이 바람직하다.
도시되지는 않았으나, 형성한 프로브 구조물을 스페이스 트랜스포머 등에 부착한 후 제1 반도체 기판(100) 및 제2 반도체 기판(110)을 제거하여 프로브 카드를 형성할 수 있다.
본 발명에 따른 프로브 구조물 제조 방법은 서로 다른 결정 구조를 가지는 두 개의 반도체 기판을 접합하여 프로브 구조물을 형성함으로써 습식 식각 공정을 용이하게 실시할 수 있으며, 공정 비용을 절감할 수 있다는 장점이 있다.
Claims (14)
- (a) 제1 결정 방향을 가지는 제1 반도체 기판과 상기 제1 결정 방향과 다른 제2 결정 방향을 가지는 제2 반도체 기판를 접합하는 단계;(b) 상기 제2 반도체 기판 및 제1 반도체 기판을 식각하여 프로브 팁 영역을 형성하는 단계;(c) 상기 제2 반도체 기판을 식각하여 프로브 빔 영역을 형성하는 단계; 및(d) 상기 프로브 팁 영역 및 프로브 빔 영역을 매립하여 프로브 팁 및 프로브 빔으로 구성되는 프로브 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 제1 반도체 기판은 결정 방향이 <100>인 실리콘 기판을 포함하며, 상기 제2 반도체 기판은 결정 방향이 <111>인 실리콘 기판을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 (b) 단계는(b-1) 상기 제2 반도체 기판 상부에 상기 프로브 팁 영역을 정의하는 제2 보 호막 패턴을 형성하는 단계;(b-2) 상기 제2 보호막 패턴을 마스크로 상기 제1 반도체 기판이 노출될 때까지 상기 제2 반도체 기판을 식각하는 단계;(b-3) 상기 노출된 제1 반도체 기판을 식각하는 단계; 및(b-4) 상기 제2 보호막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제3항에 있어서,상기 제2 보호막 패턴은 TEOS(Tetra Ethyl Ortho Silicate)막 및 폴리머층 중 어느 하나인 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 (c) 단계는(c-1) 상기 제2 반도체 기판 상부에 상기 프로브 빔 영역을 정의하는 제1 보호막 패턴을 형성하는 단계;(c-2) 상기 제1 보호막 패턴을 마스크로 상기 제2 반도체 기판을 식각하는 단계; 및(c-4) 상기 제1 보호막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제5항에 있어서,상기 제1 보호막 패턴은 TEOS(Tetra Ethyl Ortho Silicate)막 및 폴리머층 중 어느 하나인 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 (c) 단계를 수행한 후에상기 프로브 빔 영역 및 프로브 팁 영역에 절연막을 형성하는 단계;상기 프로브 빔 영역 및 프로브 팁 영역의 저부의 절연막을 제거하는 단계; 및상기 프로브 팁 영역의 저부의 제1 반도체 기판을 식각하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제7항에 있어서,상기 저부의 절연막을 제거하는 공정은 습식 식각 공정을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제7항에 있어서,상기 절연막은 산화막 및 질화막 중 어느 하나를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 (c) 단계를 수행한 후에 상기 프로브 팁 영역의 저부의 제1 반도체 기판을 식각하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제10항에 있어서,상기 프로브 팁 영역의 저부의 제1 반도체 기판을 식각하는 공정은 습식 식각 공정을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 (d) 단계는(d-1) 상기 프로브 빔 영역 및 프로브 팁 영역에 시드층을 형성하는 단계; 및(d-2) 도금 공정을 수행하여 상기 프로브 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- 제1항에 있어서,상기 (a) 단계를 수행한 후에 상기 제2 반도체 기판을 평탄화 식각하여 상기 제2 반도체 기판의 두께를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
- (a) 결정 방향이 <100>인 제1 실리콘 기판과 결정 방향이 <111>인 제2 실리콘 기판을 접합하는 단계;(b) 상기 제2 실리콘 기판 상부에 프로브 빔 영역을 정의하는 제1 보호막 패턴과 프로브 팁 영역을 정의하는 제2 보호막 패턴을 순차적으로 형성하는 단계;(c) 상기 제2 보호막 패턴을 마스크로 상기 제2 실리콘 기판 및 제1 실리콘 기판을 식각하여 프로브 팁 영역을 형성하는 단계;(d) 상기 제2 보호막 패턴을 제거하는 단계;(e) 상기 제1 보호막 패턴을 마스크로 제2 실리콘 기판을 식각하여 프로브 빔 영역을 형성하는 단계;(f) 상기 제1 보호막 패턴을 제거하는 단계;(g) 상기 프로브 빔 영역 및 프로브 팁 영역에 절연막을 형성하는 단계;(h) 상기 프로브 빔 영역 및 프로브 팁 영역 저부의 절연막을 제거하는 단계(i) 상기 프로브 팁 영역 저부의 제1 반도체 기판을 식각하는 단계;(j) 상기 프로브 빔 영역 및 프로브 팁 영역에 상기 프로브 팁 영역 및 프로브 빔 영역을 매립하여 프로브 팁 및 프로브 빔으로 구성되는 프로브 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060073790A KR100736678B1 (ko) | 2006-08-04 | 2006-08-04 | 프로브 구조물 제조 방법 |
US11/782,949 US7824561B2 (en) | 2006-08-04 | 2007-07-25 | Method for manufacturing probe structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060073790A KR100736678B1 (ko) | 2006-08-04 | 2006-08-04 | 프로브 구조물 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100736678B1 true KR100736678B1 (ko) | 2007-07-06 |
Family
ID=38503510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060073790A KR100736678B1 (ko) | 2006-08-04 | 2006-08-04 | 프로브 구조물 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7824561B2 (ko) |
KR (1) | KR100736678B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100796204B1 (ko) | 2007-02-12 | 2008-01-24 | 주식회사 유니테스트 | 프로브 카드의 캔틸레버 구조물 제조 방법 |
KR100879795B1 (ko) * | 2007-07-23 | 2009-01-22 | (주)미코엠에스티 | 프로브 카드의 니들 팁 형성 방법 |
KR100905708B1 (ko) * | 2007-08-14 | 2009-07-01 | (주)미코엠에스티 | 실리콘 접합 웨이퍼를 이용한 프로브 카드 구조체의 형성방법 |
KR100905429B1 (ko) | 2007-08-16 | 2009-07-02 | (주)미코엠에스티 | 프로브 카드 구조체의 형성 방법 |
KR20160074073A (ko) * | 2014-12-18 | 2016-06-28 | 한국산업기술대학교산학협력단 | 프로브 팁 제조방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060072916A (ko) * | 2004-12-24 | 2006-06-28 | 주식회사 파이컴 | 감지용 프로브를 포함하는 프로브 카드 제작 방법 및 그프로브 카드, 프로브카드 검사 시스템 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3597667A (en) * | 1966-03-01 | 1971-08-03 | Gen Electric | Silicon oxide-silicon nitride coatings for semiconductor devices |
US6059982A (en) * | 1997-09-30 | 2000-05-09 | International Business Machines Corporation | Micro probe assembly and method of fabrication |
US6784071B2 (en) * | 2003-01-31 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement |
KR100513662B1 (ko) * | 2003-09-08 | 2005-09-09 | 엘지전자 주식회사 | 캔틸레버의 제조방법 |
KR100748023B1 (ko) * | 2006-06-16 | 2007-08-09 | 주식회사 유니테스트 | 프로브 카드의 프로브 구조물 제조 방법 |
-
2006
- 2006-08-04 KR KR1020060073790A patent/KR100736678B1/ko not_active IP Right Cessation
-
2007
- 2007-07-25 US US11/782,949 patent/US7824561B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060072916A (ko) * | 2004-12-24 | 2006-06-28 | 주식회사 파이컴 | 감지용 프로브를 포함하는 프로브 카드 제작 방법 및 그프로브 카드, 프로브카드 검사 시스템 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100796204B1 (ko) | 2007-02-12 | 2008-01-24 | 주식회사 유니테스트 | 프로브 카드의 캔틸레버 구조물 제조 방법 |
KR100879795B1 (ko) * | 2007-07-23 | 2009-01-22 | (주)미코엠에스티 | 프로브 카드의 니들 팁 형성 방법 |
KR100905708B1 (ko) * | 2007-08-14 | 2009-07-01 | (주)미코엠에스티 | 실리콘 접합 웨이퍼를 이용한 프로브 카드 구조체의 형성방법 |
KR100905429B1 (ko) | 2007-08-16 | 2009-07-02 | (주)미코엠에스티 | 프로브 카드 구조체의 형성 방법 |
KR20160074073A (ko) * | 2014-12-18 | 2016-06-28 | 한국산업기술대학교산학협력단 | 프로브 팁 제조방법 |
KR101667856B1 (ko) * | 2014-12-18 | 2016-10-20 | 한국산업기술대학교산학협력단 | 프로브 팁 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080029479A1 (en) | 2008-02-07 |
US7824561B2 (en) | 2010-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671460B2 (en) | Buried via technology for three dimensional integrated circuits | |
US7459399B2 (en) | Method for manufacturing probe structure of probe card | |
US8585915B2 (en) | Methods for fabricating sub-resolution alignment marks on semiconductor structures | |
US8822234B2 (en) | Method of fabricating a semiconductor device | |
KR100736678B1 (ko) | 프로브 구조물 제조 방법 | |
US10784152B2 (en) | Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology | |
TW200845119A (en) | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
JP2010165980A (ja) | 磁性記憶素子を用いた半導体集積回路装置の製造方法 | |
CN102171788B (zh) | 利用混合激光投影构图(lpp)和半加成构图(sap)的同层微电子电路构图 | |
JP2008041984A (ja) | 半導体装置およびその製造方法 | |
US20080297183A1 (en) | Probe card having columnar base portion and method of producing the same | |
KR100733815B1 (ko) | 프로브 구조물 제조 방법 | |
KR100796207B1 (ko) | 프로브 카드의 프로브 구조물 제조 방법 | |
US7723143B2 (en) | Method for manufacturing cantilever structure of probe card | |
US20100206842A1 (en) | Novel Method Of Air Gap Pattern For Advanced Back End Of Line (BOEL) Interconnect | |
US7685704B2 (en) | Method for manufacturing bump of probe card | |
CN108054137B (zh) | 金属互连结构及其制作方法 | |
US20070009838A1 (en) | Method of manufacturing a pattern structure and method of forming a trench using the same | |
US8324743B2 (en) | Semiconductor device with a structure to protect alignment marks from damage in a planarization process | |
TW201624653A (zh) | 晶片封裝體及其製造方法 | |
KR100697785B1 (ko) | 웨이퍼 접합 기술을 이용한 프로브 구조물 제조 방법 | |
JP2001021587A (ja) | 検査プローブとその製造方法 | |
KR101040533B1 (ko) | 반도체 소자 및 그 제조방법 | |
US20110084411A1 (en) | Semiconductor die | |
KR100575618B1 (ko) | 구리막의 연마 방법 및 이를 이용한 구리막 배선의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150622 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160704 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |