JP2013247355A - 面内方向に延在する一体的なビアを備えた多層電子構造体 - Google Patents

Abstract

【課題】ビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体を提供する。
【解決手段】前記ビア層２１４が２つの隣接するフィーチャ層２０４，２０６の間にはさまれる誘電材料とＸＹ平面に対して垂直なＺ方向に誘電材料を通して前記一対の隣接するフィーチャ層２０４，２０６を連結する少なくとも１本の非円柱状ビア柱とを備え、前記少なくとも１本の非円柱状ビア柱が、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有することによって特徴づけられる構造体。
【選択図】図２

Description

本発明は、インターポーザのような多層電子支持構造体に、およびその製造の方法に関する。

ますます複雑な電子構成部品の小型化に対するますますより大きな需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。

この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。

これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。

ドリルアンドフィルビアアプローチには複数の欠点がある。各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。その上、穴開けされる誘電体がポリマーマトリクスのガラスまたはセラミックファイバを備える複合材料である所で、側壁が特に粗く、この粗さが追加的な迷いインダクタンスを作り出す場合がある。

穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。電気メッキ堆積技法は、陥凹形成に結びつく場合があり、そこで小型のクレータがビアの上部に出現する。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。さらに、理解されるであろうことは、特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難であることである。

受け入れられるサイズおよび信頼性の範囲が時間とともに向上しているとはいえ、上記の欠点はドリルアンドフィル技術に固有であり、形づくれるビアサイズの有効範囲を限定している。レーザー穴開けが丸いビアチャネルを作り出すために最良であることが更に注意される。スロット形状のビアチャネルがレーザーミリングによって製作されることができるとはいえ、それにもかかわらず、効果的に製作されることができるドリルアンドフィルビア幾何学形状の範囲はいくぶん限定される。ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。

複合誘電材料内にレーザー穴開けされたビアは、実用的に６０×１０^−６ｍの直径に限定され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、同じく粗い側壁に苦しむ。

前述のレーザー穴開けの他の限定に加えて、異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積速度を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的課題は悪化する。

ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。

パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、その後露光されてシード層を露出させる溝を作るために選択的に除去されるパターンを作り出す。ビア柱が、フォトレジスト内の溝に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を薄くするために使用され、それを平坦化してビア柱の上部を露出し、そこで次の金属層を構築するためにそれによって接地または基準面に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。

以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層がこれの上部に堆積され、パターンがその中に現像され、および、現像されたフォトレジストのパターンが剥離され、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。

上記したようなパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』およびフィーチャ層として公知である。

理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力は高い信頼性を有する、ますますより小さく、より薄くおよびより軽く、およびより強力な製品の製作へ向けられるということである。残念なことに、厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板またはインターポーザ内にますますより高い密度の構造体を作り出すために、ますますより小さい接続部のますますより多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。

メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化し、平面性を達成するのを補助する。

高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができる。一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載する。この方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」 米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」 米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」

本発明の第１の態様が、ビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体に向けられ、前記ビア層が、２つの隣接するフィーチャ層の間にはさまれる誘電材料を備え、かつＸＹ平面に対して垂直なＺ方向に誘電材料を通して前記一対の隣接するフィーチャ層を連結する少なくとも１本の非円柱状ビア柱を更に備えており、前記少なくとも１本の非円柱状ビア柱が、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有することによって特徴づけられる。

いくつかの実施態様において、この少なくとも１本の非円柱状ビア柱がＸＹ平面内で線形に延在してかつ支持構造体の隣接する平面内にあるがＸＹ平面内の異なる位置の要素間の導電連結を可能にする。

いくつかの実施態様において、この少なくとも１本の非円柱状ビア柱が第１の端部で下位層内のフィーチャに連結される。

いくつかの実施態様において、この少なくとも１本の非円柱状ビア柱が第２の端部で上位層内のフィーチャに連結される。

いくつかの実施態様において、多層電子支持構造体が誘電材料によって封入される導電性ビアと導電性フィーチャの交互の層を備え、一対の導電性ビアがＸＹ平面内に延在し、ＸＹ平面内の異なる位置を有するフィーチャ間の導電連結を可能にする。

任意選択で、この対の導電層が有意なインダクタンスを有し、かつインダクタとして作用する。

いくつかの実施態様において、少なくとも１個の導電性構成要素が少なくとも５００ミクロンだけＸＹ平面内で線形に延在する。

いくつかの実施態様において、少なくとも１個の導電性構成要素が数ミリメートルだけＸＹ平面内で線形に延在する。

いくつかの実施態様において、少なくとも１個の導電性構成要素が少なくとも３０ミクロンのＺ寸法を有する。

いくつかの実施態様において、少なくとも１個の導電性構成要素が少なくとも４０ミクロンのＺ寸法を有する。

いくつかの実施態様において、少なくとも１個の導電性構成要素が少なくとも５０ミクロンのＺ寸法を有する。

いくつかの実施態様において、少なくとも１個の導電性構成要素がＺ寸法に、および５０ミクロン未満の線形拡張に垂直な幅を有する。

いくつかの実施態様において、ビア層内の少なくとも１個の構成要素が、電気メッキによってその上に堆積される金属層によって覆われるシード層を備える。

いくつかの実施態様において、シード層が銅を備える。

いくつかの実施態様において、シード層が誘電体に対する接着力を増進するために置かれた下位接着金属層を更に備える。

いくつかの実施態様において、接着金属層がチタン、クロム、タンタルおよびタングステンを含む群の少なくとも１つを備える。

いくつかの実施態様において、金属層が銅を備える。

任意選択で、そこにおいて、金属層が更なる金属シード層によって覆われる。

いくつかの実施態様において、ビア層内の少なくとも１個の構成要素が、ＸＹ平面内の２つの垂直な方向に延在する、正方形構成要素であり、そこで正方形の角が３ミクロン未満の曲率半径を有する。

いくつかの実施態様において、ビア層内の少なくとも１個の構成要素が、ＸＹ平面内の垂直な寸法の少なくとも３倍のＸＹ平面内の１つの寸法を有するストリップ構成要素である。

いくつかの実施態様において、ビア層内の少なくとも１個の構成要素が、少なくとも１ミリメートル延在するストリップ構成要素である。

いくつかの実施態様において、ビア層内の少なくとも１個の構成要素が、数ミリメートル延在するストリップ構成要素である。

１つの製作プロセスにおいて、少なくとも１本の非円柱状ビア柱を備えるビア層が続くフィーチャ層が、以下のステップ、すなわち、（ａ）上部ビア層内のビアの端部を露出するために処理される上面を有する誘電体内の上部ビア層を含む基板を得るステップと、（ｂ）シード層によって上面を覆うステップと、（ｃ）シード層の上にフォトレジストの層を塗布するステップと、（ｄ）フィーチャのネガパターンを形成するために露光してかつ露光されたフォトレジストを選択的に除去するステップと、（ｅ）フィーチャ層を製作するためにネガパターンに金属を堆積するステップと、（ｆ）フォトレジストを剥離して、フィーチャ層を直立したままに残すステップと、（ｇ）フィーチャ層の上に第２の、より深いフォトレジスト層を塗布するステップと、（ｈ）ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１本の非円柱状ビア柱を含む第２のフォトレジスト層内のビアのパターンを露光してかつ現像するステップと、（ｉ）第２のパターンに銅を電気メッキするステップと、（ｊ）第２のフォトレジスト層を剥離するステップと、（ｋ）露出されたシード層を除去するステップと、（ｌ）ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１本の非円柱状ビア柱の上に誘電材料を積層するステップと、を含むプロセスによって製作される。

任意選択で、このプロセスが以下の少なくとも１つによって更に特徴づけられる：（ｉ）シード層が銅を備える、（ｉｉ）金属層が銅を備える、（ｉｉｉ）誘電材料がポリマーを備える、および（ｉｖ）誘電材料がセラミックまたはガラス強化材を備える。

任意選択で、このプロセスが以下の少なくとも１つによって更に特徴づけられる：（ｉ）誘電層が、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択されるポリマーを備える、（ｉｉ）誘電層がガラスファイバを備える、および（ｉｉｉ）誘電層が粒子フィラーを備える。

このプロセスが、（ｍ）金属を露出させるために薄くする、更なるステップを含むことができる。

このプロセスが、（ｎ）薄くされた表面の上に金属シード層を堆積する、更なるステップを含むことができる。

一代替プロセスにおいて、少なくとも１つのビア層が次のステップ、すなわち、
（ｉ）フィーチャ層を含み、かつ露出された銅を有する基板を得るステップと、（ｉｉ）シード層によってフィーチャ層を覆うステップと、（ｉｉｉ）シード層の上に金属層を堆積するステップと、（ｉｖ）金属層の上にフォトレジストの層を堆積するステップと、（ｖ）フォトレジスト内のビアのポジパターンを露光するステップと、（ｖｉ）露出された金属層をエッチング除去するステップと、（ｖｉｉ）フォトレジストを剥離して、ビア層内の少なくとも１個の構成要素を直立したままに残すステップと、（ｖｉｉｉ）ビア層内の少なくとも１個の構成要素の上に誘電材料を積層するステップと、を含むプロセスによって製作される。

任意選択で、以下の限定の少なくとも１つがあてはまる：（ａ）シード層が銅を備える、（ｂ）金属層が銅を備える、（ｃ）誘電材料がポリマーを備える、（ｄ）誘電材料がセラミックまたはガラス強化材を更に備える。

任意選択で、以下の限定の少なくとも１つがあてはまる：（ｅ）誘電材料が、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択されるポリマーを備える、（ｆ）誘電材料がガラスファイバによって強化されるポリマーを備える、および（ｇ）誘電材料がポリマーおよび無機粒子フィラーを備える。

この方法が、金属を露出させるために薄くする更なるステップ（ｉｘ）を含むことができる。

この方法が、接地表面の上に金属シード層を堆積する更なるステップ（ｘ）を含むことができる。

用語ミクロンまたはμｍは、マイクロメートルまたは１０^−６ｍを指す。

本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。

次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：

従来技術の多層複合支持構造体の簡略断面図である。 本発明の多層複合支持構造体の簡略断面図であり、そこにおいて、ビア層がＸＹ平面内に延在してかつＸ−Ｙ方向に異なる位置を有する要素を接続する構成要素を含む。 例えばインダクタとして役に立つことができ、かつ相互接続構造体内に組み込まれることができる一対の導体ビアを示す。 本願明細書に記載される構造体がどのように製作されることができるかについて示す１つの流れ図である。および 本願明細書に記載される構造体がどのように製作されることができるかについて示す第２の流れ図である。

種々の図面内の同様な参照番号および指示は、同様な要素を示した。

以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミドまたはエポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混合物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。

ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、フィーチャの面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。

図１は、従来技術の多層複合支持構造体を通しての簡略断面図である。例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層１０２、１０４、１０６内のフィーチャ１０８間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように概ね設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。

ドリルアンドフィルによって製作される時、ドリル穴が一般的に円柱状であるので、ビアは一般的に円柱状である。期待される標準への準拠のために、電気メッキによって作り出されるビア柱は、これまでまた一般的に円柱状であった。

次に図２を参照して、一実施態様の簡略多層電子支持構造体２００の断面図が、示される。再び、多層電子支持構造体２００はビアを含む誘電層２１０、２１２、２１４、２１６によって隔てられるフィーチャ層１０２、１０４、１０６から成るが、必要な変更を加えて、しかし従来技術と対照的に、ビア層２１４が、ＸＹ平面内に延在してかつＸ−Ｙ方向内に異なる位置を有する要素２２２、２２４を接続する構成要素２２０を含むことができる。

理解されるであろうことは、単にＺ方向連結を与えるだけではなく、また、ＸＹ平面内にもまた延在する多層支持構造体２００のビア層２１４内に構成要素２２０を有することは、多層回路設計の正当とされる概念と反対である、ということである。

上に記載され、ＡＭＩＴＥＣによって開発されたビア柱アプローチを使用して製作されたビア導体構造体の一例が図３内に示される。図３を参照して、銅ビアおよび層の等角投影図が示される。理解されるであろうことは、ビア柱技術によって製作される時、図３の銅構造体３００は誘電体（図示せず）によって取り囲まれてかつ基板（図示せず）内に組み込まれることである。構造体３００（および周囲の基板）は、４本のビア柱層３０２、３０４、３０６、３０８によってＺ軸内に相互接続される５個のＸＹ平面導電性金属パッド層３０１、３０３、３０５、３０７、３０９を含有する。Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）内に詳細に記載されているように、示されるビア柱層３０４、３０８の２本がＺ軸相互接続を与えるための単純なビア層であるのに対して、ビア３０２Ｄ、３０６Ｄは、ｘ−ｙ平面内に延在して、導電性金属パッド層３０１、３０３、３０５、３０７、３０９と比較してかなり大きな断面寸法を有し、かつ従って、導電性金属パッド層３０１、３０３、３０５、３０７、３０９と比べてより低い電気抵抗でかつより低い熱インピーダンスで相対的により高い電流密度を具備することができる、面内方向「ビア導体」を与える。これらの外延的なビア導体３０２Ｄ、３０６Ｄが外延的な密接に位置合わせされた導体であるので、組み合わせられた時、それらはインダクタを与える。金属パッド層は、ＸＹ平面内に延在する外延的コネクタ３０１Ｂ、３０９Ｂを含むことができ、同様に異なる位置でビアをおそらく接続する。

当業者が理解できるように、一旦ビア柱がｚ方向の厚さを通しての接続を与えるだけでなく、また、ｘ−ｙ平面内の面内方向の接続部としても機能すると、『導体ビア』の種々の組合せが多数の電気的な目的のために形成されることができる。例えば、図３に示すように、ビア３０２Ｄ、３０６Ｄは低損失高Ｑインダクタであることができ、およびこのように、誘導ビア対構造体３２０が製作されることができる。

理解されるであろうことは、電気メッキ技法を使用して、ビア柱が実質的に任意のサイズおよび形状を有することができ、および例えば正方形であることができるということである。したがって、ビア層内の少なくとも１個の構成要素が、ＸＹ平面内の２つの垂直な方向に延在する、正方形構成要素である。電気メッキによって、かなりきつい角が可能であり、正方形または矩形のビア柱の角が３ミクロン未満の曲率半径で製作されることができる。これは、ドリルアンドフィル技法によって達成されることができない。実際には、しかしながら、それらが応力集中部として機能するかもしれないので、金属含有物の鋭利な角は概ね回避される。

前述のように、実施態様がビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体に向けられることができ、ビア層が、２つの隣接するフィーチャ層の間にはさまれる誘電材料とＸＹ平面に対して垂直なＺ方向に隣接するフィーチャ層の対を連結する少なくとも１本の非円柱状ビア柱とを備え、この少なくとも１本の非円柱状ビア柱が、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有することによって特徴づけられる。ビア層は、一般的に同様に通常の実質的に円柱状ビア柱を含む。

図４を参照して、実施態様によっては、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１本の非円柱状ビア柱を含むビア層が続くフィーチャ層が、次のステップによって製作されることができる：研磨されて、薄くされて、平坦化されるかまたは別の方法でその銅を露出させるために処理される誘電周囲内に上部ビア層を含む基板を得る−ステップ（ａ）。ビアの露出端を備えた基板が、一般的に銅であるシード層によって覆われる−ステップ（ｂ）。シード層は一般的に厚さ約０．５ミクロン−１．５ミクロンであり、例えば、スパッタリングによってまたは無電解メッキによって堆積されることができる。

接着力を補助するために、シード層が、例えば、チタン、クロムまたはニッケルクロムで製作されることができ、一般的に０．０４ミクロンから０．１ミクロンの範囲内の厚さを有する第１の薄い接着金属層を含むことができる。フォトレジストの層が、次いでシード層の上に堆積され−ステップ（ｃ）、およびフィーチャのネガパターンを形成するために露光される−ステップ（ｄ）。金属、一般的に銅が、電気メッキまたは無電解メッキによって、金属パターンに堆積され−ステップ（ｅ）、フィーチャ層を製作する。フォトレジスト層が、直立したフィーチャ層を残すために除去される−ステップ（ｆ）。次に、第２の、より深いフォトレジスト層がシード層および直立したフィーチャ層の上に堆積され−ステップ（ｇ）、および、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１個の溝を含むビア柱のパターンが、第２のより深いフォトレジスト層内に現像される−ステップ（ｈ）。銅が、第２の、より深いフォトレジスト層内のパターンに電気メッキされるかまたは無電解メッキされて、ビア柱およびＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１本の非円柱状ビア柱を製作する−ステップ（ｉ）。第２のフォトレジスト層が、次に剥離され、ビア柱およびＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する非円柱状ビア柱を直立したままに残す−ステップ（ｊ）。例えば、構造体を水酸化アンモニウムまたは塩化銅のウエットエッチングにさらすことによってシード層が、次に除去され−ステップ（ｋ）、および、誘電体の層が次にフィーチャ層およびビア層の両方の上に積層される−ステップ（ｌ）。上面をまた平坦化する機械、化学または化学機械研削または研磨によって、金属を露出させるために、誘電材料が次いで薄くされることができ−ステップ（ｍ）、そして次に、第２の金属シード層が薄くされた表面の上に堆積することができる−ステップ（ｎ）。

誘電材料がポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物のような、ポリマーを備えることができ、それが、無機強化材を含むことができて一般的にガラスファイバおよびセラミック粒子を含む。実際に、誘電材料は一般的にセラミック粒状フィラーを含むポリマー樹脂によって含浸される編ファイバプリプレグで製作される。

理解されるであろうことは、図４内に記載されているパターンメッキに加えて、一代替方法において、この少なくとも１つのビア層が、以下のステップによって製作されることである：露出された銅を備えた下位フィーチャ層を含む基板を得る−ステップ（ｉ）。下位フィーチャ層がシード層、一般的に銅によって覆われる−ステップ（ｉｉ）。金属層、一般的に銅がシード層の上に一般的に電気メッキまたは無電解メッキによって堆積される−ステップ（ｉｉｉ）。フォトレジストの層が金属層の上に堆積し−ステップ（ｉｖ）、および、ビアのポジパターンが現像される−ステップ（ｖ）。露光された金属層がエッチング除去される−ステップ（ｖｉ）。銅で製作される所で、水酸化アンモニウムまたは塩化銅のような、ウエットの銅エッチ液が使用されることができる。残りのフォトレジストが剥離され−ステップ（ｖｉｉ）、ビア層内の少なくとも１個の構成要素を直立したままに残し、および、誘電材料がビア層内の少なくとも１個の構成要素の上に積層される−ステップ（ｖｉｉｉ）。更なる層を構築するために、誘電体が金属を露出させるように薄くされることができ−ステップ（ｉｘ）、そして次に、金属シード層が接地表面の上に堆積されることができる−ステップ（ｘ）。

当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。

請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。

１００ 多層支持構造体
１０２、１０４、１０６ 機能層またはフィーチャ層
１０８ フィーチャ
１１０、１１２、１１４、１１６ 誘電体
１１８ ビア
２００ 多層電子支持構造体
２１０、２１２、２１４、２１６ 誘電層
２１４ ビア層
２２０ 構成要素
２２２、２２４ 要素
３００ 銅構造体
３０２、３０４、３０６、３０８ ビア柱層
３０１、３０３、３０５、３０７、３０９ 導電性金属パッド層
３０１Ｂ、３０９Ｂ 外延的コネクタ
３０２Ｄ、３０６Ｄ 外延的ビア導体
３２０ 誘導ビア対構造体

Claims (30)

1. ビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体であって、前記ビア層が、前記２つの隣接するフィーチャ層の間にはさまれる誘電材料と、前記ＸＹ平面に対して垂直なＺ方向に前記一対の隣接するフィーチャ層を連結する前記誘電材料を通しての少なくとも１本の非円柱状ビア柱とを備えており、前記少なくとも１本の非円柱状ビア柱が、前記ＸＹ平面内の短い寸法の長さの少なくとも３倍の前記ＸＹ平面内の長い寸法を有することによって特徴づけられる構造体。
2. 前記ＸＹ平面内の前記少なくとも１本の非円柱状ビア柱が、前記ＸＹ平面内で線形に延在してかつ前記支持構造体の隣接する平面内にあるが、前記ＸＹ平面内の異なる位置の要素間の導電連結を可能にすることを特徴とする請求項１に記載の多層電子支持構造体。
3. 前記少なくとも１本の非円柱状ビア柱が第１の端部で下位層内のフィーチャに連結されることを特徴とする請求項１に記載の多層電子支持構造体。
4. 前記少なくとも１本の非円柱状ビア柱が第２の端部で上位層内のフィーチャに連結されることを特徴とする請求項１に記載の多層電子支持構造体。
5. 誘電体内に積層することによって封入される導電性ビアと導電性フィーチャの交互の層を備え、一対の導電性ビアが前記ＸＹ平面内に延在し、かつ前記ＸＹ平面内の異なる位置を有するフィーチャ間の導電連結を可能にすることを特徴とする請求項１に記載の多層電子支持構造体。
6. 前記一対の導電層が有意なインダクタンスを作用して有してかつインダクタとして作用することを特徴とする請求項５に記載の多層電子支持構造体。
7. 前記少なくとも１個の導電性構成要素が少なくとも５００ミクロンだけ前記ＸＹ平面内で線形に延在することを特徴とする請求項１に記載の多層電子支持構造体。
8. 前記少なくとも１個の導電性構成要素が数ミリメートルだけ前記ＸＹ平面内で線形に延在することを特徴とする請求項１に記載の多層電子支持構造体。
9. 前記ＸＹ平面内で線形に延在する前記少なくとも１個の導電性構成要素が少なくとも３０ミクロンのＺ寸法を有することを特徴とする請求項１に記載の多層電子支持構造体。
10. 前記ＸＹ平面内で線形に延在する前記少なくとも１個の導電性構成要素が少なくとも４０ミクロンのＺ寸法を有することを特徴とする請求項１に記載の多層電子支持構造体。
11. 前記ＸＹ平面内で線形に延在する前記少なくとも１個の導電性構成要素が少なくとも５０ミクロンのＺ寸法を有することを特徴とする請求項１に記載の多層電子支持構造体。
12. 前記ＸＹ平面内で線形に延在する前記少なくとも１個の導電性構成要素が前記Ｚ寸法に、および５０ミクロン未満の線形拡張に垂直な幅を有することを特徴とする請求項１に記載の多層電子支持構造体。
13. 前記ビア層内の前記少なくとも１個の構成要素が、電気メッキによってその上に堆積される金属層によって覆われるシード層を備えることを特徴とする請求項１に記載の多層電子支持構造体。
14. 前記シード層が銅を備えることを特徴とする請求項１３に記載の多層電子支持構造体。
15. 前記金属層が銅を備えることを特徴とする請求項１に記載の多層電子支持構造体。
16. 前記金属層が更なる金属シード層によって覆われることを特徴とする請求項１３に記載の多層電子支持構造体。
17. 前記シード層が、チタン、クロム、タンタルおよびタングステンを含む群の少なくとも１つを備える第１の堆積された接着金属層を更に備えることを特徴とする請求項１３に記載の多層電子支持構造体。
18. 前記ビア層内の前記少なくとも１個の構成要素が、前記ＸＹ平面内の垂直な寸法の少なくとも３倍の前記ＸＹ平面内の１つの寸法を有するストリップ構成要素であることを特徴とする請求項１に記載の多層電子支持構造体。
19. 前記ビア層内の前記少なくとも１個の構成要素が、少なくとも１ミリメートル延在するストリップ構成要素であることを特徴とする請求項１に記載の多層電子支持構造体。
20. 前記ビア層内の前記少なくとも１個の構成要素が、数ミリメートル延在するストリップ構成要素であることを特徴とする請求項１に記載の多層電子支持構造体。
21. 請求項１に記載の多層電子支持構造体であって、前記少なくとも１つのビア層が、以下のステップ、すなわち、
    （ａ）下位ビア層内のビアの端部を露出させるために処理される前記下位ビア層を含む基板を得るステップと、
    （ｂ）シード層によって前記基板を覆うステップと、
    （ｃ）前記シード層の上にフォトレジストの層を堆積するステップと、
    （ｄ）フィーチャのネガパターンを形成するために前記フォトレジストを露光してかつ現像するステップと、
    （ｅ）フィーチャの層を製作するために前記ネガパターンに金属を堆積するステップと、
    （ｆ）フォトレジストを剥離して、前記フィーチャの層を直立したままに残すステップと、
    （ｇ）前記シード層および前記フィーチャの層の上に第２のフォトレジストの層を塗布するステップと、
    （ｈ）前記第２のフォトレジスト層内の前記ＸＹ平面内の短い寸法の長さの少なくとも３倍の前記ＸＹ平面内の長い寸法を有する少なくとも１本の非円柱状ビア柱を含むビアのパターンを露光してかつ現像するステップと、
    （ｉ）前記第２のパターンに銅を電気メッキするステップと、
    （ｊ）前記第２のフォトレジスト層を剥離するステップと、
    （ｋ）前記シード層を除去するステップと、
    （ｌ）前記ビア層内の前記少なくとも１個の構成要素の上に誘電材料を積層するステップと、を含むプロセスによって製作されることを特徴とする構造体。
22. 前記方法が、（ｍ）前記少なくとも１個の構成要素の前記金属を露出させるために前記誘電材料を薄くする更なるステップを含むことを特徴とする請求項２１に記載の多層電子支持構造体。
23. 前記方法が、（ｎ）前記露出された金属構成要素によって前記薄くされた誘電材料の上に金属シード層を堆積する更なるステップを含むことを特徴とする請求項２２に記載の多層電子支持構造体。
24. 請求項２１に記載の多層電子支持構造体であって、さらに、
    （ｉ）前記シード層が銅を備える、
    （ｉｉ）前記金属層が銅を備える、
    （ｉｉｉ）前記誘電材料がポリマーを備える、および
    （ｉｖ）前記誘電材料がセラミックまたはガラス強化材を備える、のうち少なくとも１つによって特徴づけられる構造体。
25. 請求項２１に記載の多層電子支持構造体であって、さらに、
    （ｉ）前記誘電層が、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択されるポリマーを備える、
    （ｉｉ）前記誘電層がガラスファイバを備える、および
    （ｉｖ）前記誘電層が粒子フィラーを備える、のうち少なくとも１つによって特徴づけられる構造体。
26. 請求項１に記載の多層電子支持構造体であって、前記少なくとも１つのビア層が次のステップ、すなわち、
    （ｉ）フィーチャ層を含み、かつ露出された銅を有する基板を得るステップと、
    （ｉｉ）シード層によって前記フィーチャ層を覆うステップと、
    （ｉｉｉ）前記シード層の上に金属層を堆積するステップと、
    （ｉｖ）前記金属層の上にフォトレジストの層を堆積するステップと、
    （ｖ）前記フォトレジスト内のビアのポジパターンを露光するステップと、
    （ｖｉ）露出された前記金属層をエッチング除去するステップと、
    （ｖｉｉ）前記フォトレジストを剥離して、前記ビア層内の前記少なくとも１個の構成要素を直立したままに残すステップと、
    （ｖｉｉｉ）前記ビア層内の前記少なくとも１個の構成要素の上に誘電材料を積層するステップと、を含むプロセスによって製作されることを特徴とする構造体。
27. （ｉｘ）前記金属を露出させるために前記誘電材料を薄くする更なるステップを含む請求項２６に記載の多層電子支持構造体。
28. （ｘ）接地表面の上に金属シード層を堆積する更なるステップを含む請求項２６に記載の多層電子支持構造体。
29. 請求項２６に記載の多層電子支持構造体であって、以下の限定、すなわち、
    （ａ）前記シード層が銅を備える、
    （ｂ）前記金属層が銅を備える、
    （ｃ）前記誘電材料がポリマーを備える、および、
    （ｄ）前記誘電材料がセラミックまたはガラス強化材を更に備える、のうち少なくとも１つがあてはまることを特徴とする構造体。
30. 請求項２７に記載の多層電子支持構造体であって、以下の限定、すなわち、
    （ｅ）前記誘電材料が、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択されるポリマーを備える、
    （ｆ）前記誘電材料がガラスファイバによって強化されるポリマーを備える、および
    （ｇ）前記誘電材料がポリマーおよび無機粒子フィラーを備える、のうち少なくとも１つがあてはまることを特徴とする構造体。