JP2007324565A - 高性能多層コアレス支持構造物とその加工 - Google Patents
高性能多層コアレス支持構造物とその加工 Download PDFInfo
- Publication number
- JP2007324565A JP2007324565A JP2007050798A JP2007050798A JP2007324565A JP 2007324565 A JP2007324565 A JP 2007324565A JP 2007050798 A JP2007050798 A JP 2007050798A JP 2007050798 A JP2007050798 A JP 2007050798A JP 2007324565 A JP2007324565 A JP 2007324565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- pattern
- photoresist
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Abstract
【解決手段】自立構造膜の加工法における段階が(I)犠牲キャリア上の誘電環境内に導電ビアを含む膜を加工し、(II) 犠牲キャリアからその膜を分離して自立構造積層配列を形成し、この膜に基づく電子基板を加工する方法が少なくとも、(I) 犠牲キャリア上の誘電環境内の導電ビアを含む膜を加工し、(II)犠牲キャリアからその膜を分離して自立構造積層配列を形成することからなり、そして、(V)薄肉平坦化し(VII)終端処理する段階からなる加工法。
【選択図】図4
Description
集積回路(IC)はこれら電子システムの心臓部である。このようにICは益々複雑化し、以前に増して多数のトランジスターを含み、且つより多数の入力/出力接点を必要とする。それらは以前にも増したスイッチング速度と頻度の操作を必要とし、以前にも増して消費電力が増加し、その結果以前にも増して散逸が必要な多量の熱を発生する。
ICはプリント基板(PCB)により電源、ユーザーインターフェース及び他構成要素と接続する。ICとPCBとの接続を容易にするために複数の電子接続部の提供が必要である。ICと関連PCBとの相互接続に用いられてきた一般的解決法として電子基板の使用が含まれる。電子基板はICパッケッジの一部であり、ICとPCB間のインターポーザーとして従来のリードフレームを置き換える。この基板としてはセラミック材や有機材のような種々の誘電材層で絶縁した一個、二個又は多数の導体層を含んでも良い。この複数基板は通常その裏面に導電配列接点を有する。これらはPCBとの電気相互接続用の所謂BGA(ボールグリッドアレイ)を提供するボール接点又は所謂PGA(ピングリッドアレイ)を提供するピンである。代わりにこの複数の基板はボールやピンを用いずにPCB上に直接配置しても良く、それにより所謂LGA(ランドグリッドアレイ)を得る。基板はその表側に所謂“ワイヤーボンド”(Wire Bond)組み立て法か“フリップチップ”(Flip Chip)組み立て法によりそれと電気接続した一個以上のICを有する。
図1に関しては、基板100を有する従来技術のワイヤーボンドBGAパッケッジの一例を示す。電気導電ボール102のボールグリッドアレイ(BGA)により基板100裏面上のパッド104をその下のPCBと接続し(図示していない)、ワイヤボンド106として知られる電気導電ワイヤー配列により基板100の表側パッド108をIC110と接続する。このパッケッジのIC110は通常別名“成型”材として知られる樹脂材112により保護する。
図2に関しては、フリップチップBGA基板200を有する従来技術のフリップチップBGAパッケッジの一例を示す。再度基板200裏面上のパッド204をその下のPCBと接続する電気導電ボールのボールグリッドアレイ(BGA)202を提供する。しかしワイヤーボンドの代わりに、技術的にフリップチッププロセスとして知られるものにより、IC210と接続するために電気導電バンプ206を基板200の表側パッド208上に備える。このプロセスは又IC210と基板200表面間への樹脂材212の塗布を含む。この技術では樹脂212は通常“アンダーフィル”材として知られる。樹脂アンダーフィル212は応力緩衝材として働き、パッケッジ250寿命間での熱サイクルによるIC210とバンプ206の疲労を減ずる。フリップチップパッケッジ250は又時々接着剤層218により基板200に取りつける金属補強材216と熱接着剤層222によりIC210裏面に取りつけた蓋220を含む。補強材216を用いて更にこの基板200を強固にし、次のIC組み立て工程での平坦性維持を助ける一方、蓋220により操作時のIC210が生ずる熱を散逸するのを助ける。
上述の図1と図2にぞれぞれ示したワイヤーボンド工程とフリップチップ工程で用いる高性能BGA基板、PGA基板及びLGA基板は通常塗布した積み重ね層である所謂“コア部分”と“ビルドアップ部分”の二個の主部分を含む。
図3に関しては、典型的有機フリップチップBGA(FCBGA)基板300の詳細例を示す。基板300のコア部分330は通常ガラス繊維強化有機誘電材層334により分離した複数銅導体層332で構成する。コア330内の銅導体層332はメッキスルーホール(以後PTH)336により電気接続する。基板300形成工程では通常コア部分330を最初に形成する。次いでPTH336は機械的にドリルで穴あけ形成し、銅メッキして穴埋めする。次いでコア部分330の外側銅導体層338を構築する。次いで二個のビルドアップ部分340‘と340“を一つずつコア300の各側に加える。これらビルドアップ部分340’と340”はガラス繊維で強化しても良い誘電材層344で互いに分離した複数の銅導体層342からなる。誘電層344は隣接銅導体層間で相互接続した銅メッキ微少ビア346を含む。微少ビア346は通常レーザーで穴開けし、それ故PTH336より遙かに直径が小さい。これによりその上にICを加えて基板ビルドアップ部分に貴重なスペースが自由になる。微少ビア使用により可能なビルドアップ部分で用いる誘電体の機械電気特性の改良により、そのより高い導体密度と更には高いIC接点密度に達し、PCBへの仲介接点として働くことが可能になる。
このFCBGA300のコア部分330は第一に組み立て部分340‘と340“用の貫通相互接続”キャリヤ“として働く一方、IC操作に必要な低密度電力と接地銅導体層を提供する。
最新のICは入出力ピッチがより細かいため、パッケッジの信頼性保証のために非常に平坦で湾曲のない基板を必要とする。基板の組み立て部分がコアの片側だけに形成される場合にはこれを得るのは難しい。IC組み立て工程とその後に平坦で湾曲のない基板を作るには好ましくは組み立て部分をコアの両側に組み立て、その結果対称構造を組み立て応力の均衡した平坦基板を得る。
しかしコア両側に層を組み立てる費用がかかる。これにより製造工程段階の数が増え、それにより加工費用が増加する。得られた基板構造はより複雑になり、製造収率は悪化する。更に基板厚みが増えより小型でなく厚いパッケッジとなり、小型化が必要な携帯通信や他用途にはより好ましくない。更に基板が厚いほどパッケッジの全インダクタンスと熱インピーダンスが大きくなることが分かる。これによりIC全体での性能が低下する。これらの欠点を考慮して上記のサンドイッチ構造改善のために多くの試みが行われてきた。
厚み極小化の試みでの進歩の一つは中心コアなしの基板を構成することであり、技術的に“コアレス基板”として知られるものが提供される。この概念では中心コアとビルドアップ部分の両者を基板のBGA(又はPGAかLGA)側から除き、その結果ICをPCBと相互接続するのに全基板が一個のビルドアップ部分だけからなる。その結果基板総厚みが非常に減少し、熱インピーダンスと電気性能両者が改善される。更に基板コア部分を除去することで製造工程のサイクル時間が減少し、且つ加工費用がかなり高い機械穴開けPTHの必要性を除く。
菊池等(Kikuchi et al.)の米国特許出願USSN2002/0001937の記述では、金属基板上のポリマー絶縁層と金属相互接続点からなる多層相互接続構造物を製造し、次いでその一部を除去してIC用開口部をもつ金属支持強化材を生むことで上記課題に対応している。
菊池等(Kikuchi et al.)の米国特許出願USSN2002/0001937では明らかにコアレス基板を得る実行可能な手順を紹介しているが、今なお多くの欠点に悩まされる。先ず基板の全導体層は高価な薄膜相互接続部を必要とする。薄膜相互接続部形の導体層はその密度改良とピッチ微細化により良い性能が得られるが、基板出力と密度とピッチが通常低い接地金属板には不十分で、高価な薄膜技術を用いてこれを組み立てるのは桁外れなコストとなる。更にこれらの層は通常電気抵抗を減じ過熱を防ぐのに一定の金属厚みが必要である。薄膜加工技術を用いる場合これを得るのは困難になる。更にフリップチップのボンディング工程では薄膜相互接続部が持ちこたえるには不十分な構造に圧力をかける。この圧力により通常薄膜では100ミクロン以下の厚みの接続部構造物は曲げ且つ/又は延伸し易くなる。これにより時々薄膜誘電層の亀裂を起こし、IC作動障害をもたらす。更にICに隣接して金属補強材が存在すると、基板外面の貴重なスペースをとり、ICに非常に近接したデカップリングコンデンサのような受動素子に必要な用途での利用を制限するかもしれない。更に使用の大開口型金属補強材では、例えばマルチチップ基板、小本体サイズ基板、二次元マトリックスアレイやストリップ形式での供給される基板に必要な用途にはこの技術は不適当になる。
ストランドバーグ(Strandberg)の米国特許6,872,589では、IC装填用基板を記載している。ここでは再度一部だけをエッチングで除き、装填IC用開口部をもつ金属補強材を残す金属キャリヤ基板上に基板構造を形成する。米国特許6,872,589記載のストランドバーグ(Strandberg)の基板はより少数の相互接続層を提供する点で米国特許出願USSN2002/0001937記載のものより有利であるが、未だに上に詳細した米国特許出願USSN2002/0001937構造の欠陥全てに悩む。
上記に照らして広範囲の用途に使用できる費用効率が高い高性能コアレス基板が今なお必要であることが明らかである。この必要性を満たすための一つの見込みある提案は、上記の高価な薄膜ビルドアップ構造物を除き、プリント基板(PCB)加工産業で確立し普通用いられる安価な他材料とプロセスで置き換える試みである。薄膜誘電材とは異なり、PCB産業で用いる高性能誘電材はラミネーション法で加え、ガラス繊維や他強化材で補強したプレプレッグの形で入手できる。これら誘電体の適当な選択により金属強化材の必要性を除くか少なくとも最小化する“自立”コアレス基板構造物導入の可能性が与えられる。更に比較的廉価で確立されたPCB配向工程を用いることで、低密度、低ピッチ出力の多接地金属層が高密度微少ピッチの単一金属層と組み合わせて得られることが期待される。
この積層板構造は特にホットプレス工程や硬化工程の結果曲がり易いことが分かっている。その結果得られたコアレス基板は通常その上に確実に信頼性をもってICを装填するに必要な平坦性にかける。
この基板が金属キャリア基板の片側上にビルドアップし、次いでIC組み立て前に除去するか薄くして強化材支持基板を得る場合、加工工程で不均衡な内部応力が必ず発生する。金属キャリア除去時にこの応力が解放され、基板湾曲とゆがみを生ずる。これによりその上にIC組み立て時で低収率となり、対応PCBに装填できない非平坦パッケッジにさえなる。
この問題を解決する試みでは、ホー等(Ho et al.)の米国特許6,913,814では複数の積層体層を有する高密度多層基板を提供する積層工程と生成構造物を開示しており、その各層は個別に形成され、次いでその層を重ねて一緒に張りあわすだけである。この提案は明らかに従来技術の一般的金属キャリア上に加工した非対称順次ビルドアップ多層基板の実行可能な代替えを提供する。この技術はPCB加工産業で確立された試験済み材料を用いてPTH置き換えの固体銅ビアをもつ費用効率の高い有機コアレス基板を提供するように思われる。
それにもかかわらずホー等(Ho et al.)の米国特許6,913,814に記載のこの技術は二つの大きな欠点がある。第一にその上にPCBに取りつけるために低ピッチBGAをもつ最下層と高ピッチIC表側を有する構造物を構築するには、基板を各積層体がそれぞれ異なる密度と異なる誘電層厚みをもつ積層体を構築する必要がある。これでは再度固有の曲がりやすい且つ不均衡で非対称構造物となる。第二に技術の経験者にはよく知られているように、基板層を誘電材積層により得た金属接点上あるビアパッド接点と接続すると、ビア接点を失いその結果パッケッジ障害をもたらす傾向があるため高性能IC用途には信頼できない。ICを基板上に装填する際、高温処理を使用する場合これは特に心配の種である。
2005年10月11日申請のハーウイッツ等(Hurwitz et al.)の“新規集積回路支持構造物とその加工(Novel Integrated Circuit Support Structures and their Fabrication)”と題する本発明者の同時継続出願IL171378では、電子基板加工法でこの問題に対応している。加工法は以下の段階からなる。(a)第一基層を選択し、(b)第一基層に第一エッチング液耐性障壁層を塗布し、(c)銅種層を加え、(d)導電層を絶縁層経由でビアにより相互接続した交互の導電層と絶縁層の第一半スタックをビルドアップし、(e)第一半スタックへ第二金属基層を加え、(f)第二基層へフォトレジストの保護コート層を塗布し、(g)第一基層をエッチング除去し、(h)フォトレジストを除去し、(i)第一エッチング液耐性障壁層を除去し、(j)第二半スタックが第一半スタックに対して実質的に対称レイアップで、導電層は絶縁層経由でビアにより相互接続した交互の導電層と絶縁層の第二半スタックをビルドアップし、(k)交互導電絶縁層の第二半スタックへ絶縁層を加え、(l)第二基層を除去する。
ハーウイッツ等(Hurwitz et al.)のIL171378での加工法は、実質的に犠牲基板上に所望構造をビルドアップし、第二犠牲基板となる厚い層で半分の構造スタックを終端処理し、第一犠牲基板を除去し、半分の第一構造物スタックに実質的に対称な半分の第二構造物スタックをビルドダウンすることからなる。その結果加えるべき第一層がスタックの中間層となる。
理論的には第一半分構造物と第二半分構造物のスタックは互いに鏡像であり、互いに打ち消す反対残留応力を有し、曲がり傾向を示さない平面構造物を得る。しかしこのスタックは中心から外側に加工してスタック半分が最初に加工され、次いで中心から外側に半分の第一スタック上に第二半分スタックを再度中心から外側に加工するので、特に多数の層を有する構造物では二個の半分スタックを同一加工条件を維持することを保証するのは困難である。両側間の不一致により通常湾曲をもたらす基板でのいくらかの不均衡残留応力となり、パッケージオンパッケージ(PoP)、パッケージインパッケージ(PiP)、積層型IC含有パッケッジ、フリップチップ法により装填した数個のIC含有パッケージやワイヤボンド法による他のもののような高性能ICパッケージに必要な厳密な平坦性の要求には達しない基板となる。これや他の理由からハーウイッツ等(Hurwitz et al.)の同時継続出願のIL171378での加工法は技術的に大きな進歩ではあるが、多数の活性層をもつ非常に複雑な多層構造物用途には今なお限界があり、このような構造物加工の試みは従来収率低下をもたらす。
従って上記の進展やハーウイッツ等(Hurwitz et al.)のIL171378での大きな利点にもかかわらず、高度の平面性と平滑性による信頼性に関して、迅速な転換製造工程と多数多層構造物でも経済的に製造でき、高収率で得られるチップ支持構造物が尚必要である。本発明はこの必要性に対応し且つ新規加工法と新規構造物を提供する。
更なる目的は高収率が得られる製造法を提供することである。
更なる目的は円断面を有するビア形状加工に限定された時間がかかり高価な方法である“穴開けとメッキ”をする必要なしに、導電特性層間にビア配列を加工することである。
製造法の特定目的は平面性と平滑性に優れた多層相互接続支持構造物を提供することである。
製造法の特定目的は信頼性の高い多層相互接続支持構造物を提供することである。
該発明の好ましい実施形態の特定目的は、従来技術の基板に比し厚みが薄く、しかも複数導電出力層と接地金属層、単に円断面部分だけでなく絶縁材に囲まれた任意の所望断面を有する固体銅ビアにより電気相互接続した高密度で、微少ピッチの導電信号層を有する一個以上のIC用高性能コアレス積層基板を提供することである。この基板は最小の損失で電気信号を通し、最小熱インピーダンスを与えることができる。
該発明の好ましい実施形態の他の特定目的は、フリップチップ組み立て法及び/又はワイヤーボンド組み立て法を用いてICを収容できる自立構造の平坦コアレス積層基板を提供することである。
このような基板は好ましくはIC組み立て前に、単一ユニット形式かマトリクス配列やストリップ配列のような複数ユニット形式で供給できる。
更なる特定目的は基板製造法と出力面と接地金属面使用に適し、密度とピッチが小さく、低電気抵抗の適切金属厚みにより過熱を防ぐ実質層含有の内層を有する基板をそれから製造した基板を提供することである。
更なる特定目的は基板製造法と中心サブ構造物の両側に加えた一個か複数の層で、同一処理条件で同時加工してその層間での残留応力を平衡させ、良好な平坦性を得た基板をそれから製造した基板を提供することである。第一様態では本発明は優れた電子支持構造物構築用前駆体として用いる誘電体内のビア配列を含む自立構造膜の加工法を目的とし、
I 犠牲キャリア上の誘電環境に導電ビアを含む膜を加工し、
II 犠牲キャリアからその膜を分離して自立構造の積層配列を形成する
段階からなる。
一実施形態では段階1は以下のサブ段階からなる。(i)犠牲キャリア上の障壁金属層のパネルメッキし、(ii)障壁層へ銅種層を加え、(iii)銅種層へフォトレジスト層を塗付、露光、現像してパターン形成し、(iv)銅ビアをフォトレジストパターンへパターンメッキし(v)フォトレジストをはぎ取り直立銅ビアを残し、(vi)誘電材層を銅ビアに積層して形成した自立構造膜が誘電マトリクス内の銅ビア配列のサブ段階を含む。
他実施形態では段階Iが、
(i)犠牲キャリアへフォトレジスト層を直接塗付、露光、現像してパターンを形成し、(ii)形成したパターンへ障壁金属をパターンメッキし、(iii)パターンメッキ化障壁金属へ銅ビアをパターンメッキし、(iv)フォトレジスト層のはぎ取り銅ビアを閉じこめ、(v)裸銅ビア上へ誘電材層を積層するサブ段階を含み、
段階IIが(vi)犠牲キャリアを除去する段階を含む。
生成電子基板は銅構造物内含有の障壁金属層を有する誘電マトリクス内の銅構造物を含む。
第二様態では本発明は上記法で加工の誘電材で囲まれたビア配列からなる自立構造膜の提供を目的とする。
第三様態では本発明は少なくとも以下の段階を含む電子基板加工法の提供を目的とする。
I 犠牲キャリア上の誘電環境内の導電ビアを含む膜を加工し、
II 犠牲キャリアからその膜を分離して自立構造の積層配列を形成し、
V 薄膜平坦化し、
VI ビルドアップし、
VII 終端処理する。
通常導電ビアは電解メッキか無電解メッキのリストから選んだメッキ法を用いて銅を加工する。
ある実施形態では段階Iは
(i)犠牲キャリアへ障壁金属層をパネルメッキし、(ii)接着性金属層に銅種層を加え、(iii)種層へフォトレジスト層を塗布しフォトレジストをパターン化し、(iv)フォトレジストパターンへ銅ビアをメッキし、(v)フォトレジストをはぎ取り直立銅ビアを残し、(vi)誘電材を銅ビアに積層するサブ段階からなり、
段階IIは
(vii)犠牲キャリアを除去し、(viii)障壁金属層を除去するサブ段階からなる。
生成電子基板は誘電マトリクス内の銅構造物からなる。
通常この実施形態では障壁金属層は以下の特性の少なくとも一つを有する。
(a)障壁金属層はタンタル、タングステン、クロム、チタン、チタンータングステンの組み合わせ、チタンータンタルの組み合わせ、ニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金のリストから選ばれ、物理的気相成長法で加え、
(b)障壁金属層はニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金のリストから選ばれ、電解メッキか無電解メッキのリストから選んだ電解法で加え、
(c)障壁金属層の厚さは0.1μm乃至5μm程度である。
任意に金属特性層と追加ビア層を加えビア層で囲まれた中心金属特性層からなる内部サブ構造物を形成する追加段階IIIを含む方法であり、その周りにビルドアップした電子基板は奇数の金属特性層を有する。
典型的には段階IIIは、
(a)フォトレジストを塗布、露光、現像して特性パターンを形成し、
(b)特性パターンに銅層を加え、
(c)フォトレジストをはぎ取り、
(d)フォトレジスト第二層を塗布、露光、現像してビアパターンを形成し、
(e)ビアパターンに銅を加え銅ビアを形成し、
(f)フォトレジスト第二層をはぎ取り、
(f)銅種層をエッチングし、
(g)誘電材を積層する
サブ段階を含む。
任意に追加内部特性層に次いで追加内部ビア層を加え、特性層で囲まれた中心ビア層からなる内部サブ構造物を形成する追加段階IVを含む方法であり、その周りにビルドアップした電子基板は偶数の金属特性層を有する。
通常追加特性層と追加ビア層を加える段階IVは、
(h)段階(g)で加えた積層誘電材を薄肉平坦化し、段階(e)で加えたビア外面を露出させ、
(i)チタン、クロム又はニッケルクロムのような接着金属層を、例えばビアの露出外面とその周りの積層誘電材に加え、
(j)接着層に銅種層を加え、
(k)フォトレジストの第二特性層を銅種層に塗布、露光、現像して第二特性パターンを形成し、
(l)金属特性層を第二特性パターンを加え、
(m)フォトレジスト第二特性層をはぎ取り、
(n)フォトレジストの第三ビア層を塗布、露光、現像して第三ビアパターンを形成し、
(o)第三ビアパターンに銅を加え第三銅ビア層を形成し、
(p)フォトレジスト第三層をはぎ取り、
(q)銅種層と接着金属層をエッチング除去し、
(r)その上に誘電材層を積層する
段階を含む。
任意に段階(g)で加えた積層誘電材を含む薄肉平坦化段階(h)は機械研磨、化学機械研磨(CMP)、ドライエッチング及びこれら方法の二つ以上を用いた多段階工程のリストから選んだ方法からなる。
実施形態の第二群では、段階Iは、
(i)フォトレジスト材を直接犠牲キャリアに塗布、露光、現像してパターンを形成し、
(ii)障壁金属を形成したパターンにパターンメッキし、
(iii)パターンメッキ障壁金属に銅ビアをメッキし、
(iv)フォトレジストをはぎ取り銅ビアを閉じこめ、
(v)裸銅ビア上に誘電材を積層するサブ段階を含み、
段階IIは
(vi)犠牲キャリア除去する
段階からなる。
生成電子基板は銅構造物内に含まれる障壁金属層をもつ誘電マトリクス内の銅構造物を含む。この実施形態では通常障壁金属層は以下の特徴の少なくとも一つを有する。
(a)障壁金属層はニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金のリストから選ばれ、電解メッキ、無電解メッキ及び電解メッキと無電解メッキの組み合わせのリストから選んだ電解法で加え、
(b)障壁金属層の厚さは0.1μm乃至5μm程度である。
任意に第一金属特性層と第二ビア層を加えビア層で囲まれた中心金属特性層膜からなる内部サブ構造物を形成する追加段階IIIを含む加工方法であり、その周りにビルドアップした電子基板は奇数の金属特性層を有する。
通常第一金属特性層と第二ビア層を加えビア層で囲まれた中心金属特性層膜からなる内部サブ構造物を形成する段階IIIは以下の段階からなる。
(vii)チタン、クロム又はニッケルクロムのような接着金属層を、例えば段階(vi)で露出の表面で、誘電材で囲まれた障壁金属を塗布したビア末端を含む露出面に加え、
(viii)接着金属層に銅種層を加え、
(ix)フォトレジストの第一特性層を塗布、露光、現像して特性パターンを形成し、
(x)特性パターンに銅層を加え、
(xi)フォトレジスト第一特性層をはぎ取り、
(xii)フォトレジスト第二ビア層を塗布、露光、現像して第二ビアパターンを形成し、
(xiii)第二ビアパターンに銅を加え第二銅ビア層を形成し、
(xiv)フォトレジストの第二ビア層をはぎ取り、
(xv)銅種層をエッチング除去し、
(xvi)接着金属層を除去し
(xvii)露出第二ビア層上に誘電材を積層する。
ある実施形態では更に該発明の加工法は第二特性層と第三ビア層を加え、中心ビア層周りの二個の特性層を含む内部サブ構造物を形成する追加段階IVからなり、その周りにビルドアップした電子基板は偶数の金属特性層を有する。
追加特性層と第三ビア層を加える段階IVは任意に以下の段階を含む。
(xviii)段階(xvii)で加えた積層誘電材の薄肉平坦化により段階(xvi)で加えたビア層外面を露出させ、
(xix)チタン、クロム又はニッケルクロムのような接着金属層を、例えばビア露出面とその周りの積層誘電材に加え、
(xx)銅種層を接着層に加え、
(xxi)フォトレジストの追加層を塗布、露光、現像して特性パターンを形成し、
(xxii)段階(xxi)の特性パターンに銅を加えて第二特性層を形成し、
(xxiii)段階(xxi)のフォトレジストの追加層をはぎ取り、
(xxiv)フォトレジストの追加層を塗布、露光、現像して第三ビアパターンを形成し、
(xxv)第三ビアパターンに銅を加え第三銅ビア層を形成し、
(xxvi)フォトレジストの追加層をはぎ取り、
(xxvii)接着金属層と種層をエッチング除去し
(xxviii)その上に誘電材層を積層する。
通常全使用時の誘電材は繊維強化樹脂複合材である。
任意に該誘電材は熱可塑性樹脂、熱硬化ポリマー樹脂、熱可塑性と熱硬化性の混合特性を有する樹脂のリスから選んだ樹脂からなる。
好ましい実施形態では該誘電材は更に無機微粒子充填剤を含み、この誘電剤は更に以下の特性の少なくとも一つを有することで特徴付けられる。
(a)無機微粒子充填剤がセラミックかガラス粒子からなり、
(b)粒子サイズが一桁のミクロンであり且つ
(c)微粒子充填剤が15乃至30重量%からなる。
好ましい実施形態では誘電材は繊維マトリクス複合材であり、更にチョップドファイバーやクロス積層配列か織布マット配列の長繊維としての有機繊維やガラス繊維のリスト選んだ繊維からなる。
任意だが好ましくは、誘電材は部分的硬化ポリマー樹脂に予備含浸した繊維マットを含むプレプレッグである。
通常積層円柱状ビア構造を犠牲キャリアから分離し、自立構造の積層配列を形成する段階IIはエッチング法により犠牲キャリアをエッチング除去することを含む。
通常該発明の段階Vと他の薄肉平坦化段階は、機械研磨、化学機械研磨(CMP)、ドライエッチングやこの方法の二つ以上を用いる多段工程のリストから選んだ方法を用いて、その下のビア外面を露出させる薄肉平坦化段階からなる。
通常該法は更に膜両側上に特性層とビア層をビルドアップの追加段階VIを含む。
任意に追加段階VIは以下の段階からなる。
(a)チタン、クロム又はニッケルクロムのリストから選んだ接着金属層を平坦化内部サブ構造物の両側に加え、
(b)銅種層を接着層に加え、
(c)特性第一外層用のフォトレジスト第一外パターンを塗布、露光、現像し、
(d)特性第一外層をフォトレジスト第一外パターンにパターンメッキし、
(e)特性第一外層用のフォトレジスト第一外パターンをはぎ取り、
(f)第一ビア層用のフォトレジスト第二外パターンを塗布、露光、現像し、
(g)第一外銅ビアをフォトレジスト第二外パターンにパターンメッキし、
(h)フォトレジスト外第二パターンをはぎ取り、
(i)銅種層と接着金属層とをエッチング除去し
(j)露出銅特性とビア上に誘電材を積層し、
(k)誘電材をビア外面が露出するまで平坦薄肉化する。
任意に請求項(23)の段階(a)乃至(k)を1回以上繰り返し、必要に応じて追加外層をビルドアップする。
終端処理段階VIIは以下の段階からなる。
(i)チタン、クロム又はニッケルクロムのような接着金属外層を、例えば積層構造の外層に加え、
(ii)銅種外層を接着金属外層に加え、
(iii)フォトレジスト層を塗布、露光、現像してパターン化構造物を提供し、
(iv)パターン化構造物内に銅パッドと銅線を加え、
(v)フォトレジスト層をはぎ取り、
(vi)銅線と銅種層をマスクし、銅パッドを露出させるようにマスクしたフォトレジスト層を塗布、露光、現像し、最終金属パターン化を得、
(vii)終端処理層がニッケル、金、スズ、鉛、銀、パラジウム、ニッケルー金、スズー銀及びそれらの合金のリストから選んだ金属で加工した終端処理層を露出銅パッドに電解メッキし、
(viii)マスクしたフォトレジスト層をはぎ取り、
(ix)露出銅種層と露出接着金属層を除去し、
(x)銅線をマスクし終端処理金属層を露出させるようにハンダマスク層を塗布、露光、現像する。
代わりに電子支持構造物の終端処理段階VIIは以下の段階からなる。
(i)接着金属外層を積層構造の外層に加え、
(ii)銅種外層を接着金属外層に加え、
(iii)フォトレスト外層を銅種外層に加え、
(iv)フォトレジスト外層を露光、現像してパターン構造物を得、
(v)パターン化構造物内に銅パッドと銅線を加え、
(vi)フォトレジスト外層を除き、
(vii)露出銅種層と露出接着金属層を除去し、
(viii)銅線をマスクし銅パッドを露出させるようにハンダマスク層を塗布、露光、現像し、
(ix)終端処理層を露出銅パッドに無電解メッキし、該終端処理層がニッケル、金、スズ、鉛、銀、パラジウム、ニッケルー金、スズー銀、合金及び耐変色性ポリマー材のリストから選んだ金属である。
更なる様態では本発明は上記の方法で加工した偶数の特性層をもつ構造物を目的とする。
更なる様態では本発明は上記の方法で加工した奇数の特性層をもつ構造物を目的とする。
更なる様態では本発明は上記の方法で加工した実質的に対称構造物を目的とする。
同じ陰影を全概略断面図の同材料に用い、左上から右下への対角斜線は銅を示し、右上から左下の逆斜線は障壁金属を示し、小班点陰影は接着金属を示し、水玉模様は誘電材を示し、閉じた垂直斜線はハンダマスクを示し、黒一色は終端処理材を示し、短ストレッチャー連結縦線陰影はフォトレジストを示す。同様に種々のビルドアップと構造物の対応層を示すために一貫した番号付け方式を全てで使用する。
終端処理金属、接着金属や障壁金属はいずれも銅ではないが、具体的実施形態で全て異なっても良いが、その必要もない。適切金属の選択は以下の明細書で検討する。
図4はこのタイプの基板加工の一般化加工法の重要段階を示す一般化フローチャートである。その方法は以下の段階からなる。導電ビア膜をパネルメッキ法、段階Ia、かパターンメッキ法、Ib、のいずれかにより犠牲キャリア上の誘電環境に加工することからなる。この二種の技法とその相対的長所を如何に検討する。
この膜は次いで犠牲キャリアから分離し、段階II、残留応力が追加層を加えてその上に成長した多層構造物に固定化される前に解放する。このようにして高平坦性が得られる。任意に多層実施形態では、以下の任意段階IIIとIVで記載のように一個又は二個の追加層を膜片側にビルドアップしても良い。次いでこの構造物を薄肉平坦化して、段階V、平坦平滑内部サブ構造物を形成し、その上の両側に追加対の層を同時添加して所望構造物を得ても良い、段階VI。この加工手順により(少なくとも実質的には)対称構造物をもたらす。二個のこの構造物を図5aと5bに示し以下に記載する。図5aと5bでは段階IIIから直ちに平坦化段階Vが自立構造膜に直接続き、誘電膜内のビア上にビルドアップした二次元と三次元対称金属特性層を有する所謂2―0―2と3―0―3構造物の偶数金属特性層を得る。
図5aに関しては、銅ビア4,34で接続した二対の金属特性層28、T8...からなる積層配列である典型的偶数対称構造物を示す。図5aの第4層構造物は誘電膜内銅ビアサブ構造物の各側に同時添付した二個の金属特性外層28とT8を有し、その結果2―0―2支持構造物と云われる。接着層6と銅種層2も又示す。この構造物は終端処理金属98とハンダマスク99で終端処理し、その選択と添付工程は以下に記載する。
六層構造物を図5bに示すが誘電膜内銅ビアサブ構造物の各側に対として同時添付した三つの金属特性外層28、38とT8を有し、その結果3―0―3支持構造物と云われる。図
の2―0―2支持構造物と図5bの3―0―3支持構造物は誘電膜5内の銅ビア4周りにビルドアップした対称ビルドアップをもつ。この基板は積層配列の各側に三つの活性層28、38とT8を有する。積層配列の二つの側上の活性層28は同じであり、以下に記載のように同時加える(即ち同時蒸着)する。
図5aと図5bの対称構造物は以下に検討するように、それぞれメッキ銅層28、(38)とT8、ビア4、34と(44)及び好ましくは繊維強化ポリマー複合体である誘電体
からなる。
しかしこの基本構造物はいくつかの変形が可能である。例えば図4にも戻ると、所望の正確な構造物によるが図15に示すように、一つの追加金属特性層と一つのビア層、段階IIIを段階V前に加えても良く奇数対称内部サブ構造物を形成し、図16と17に示すように所謂2―1―2か3―1―3構造物にビルドアップできる。
偶数構造物が必要だが厳密な対称性が必要でない場合には、段階III後で段階V前に第二の追加金属特性層とコア層を加えても良い、段階IV。これにより図21に示すように、本当の対称性ではないが、図6の誘電膜内ビアよりは頑丈で仕事をし易い半対称内部サブ構造物となる。
従って該発明の核心は誘電材と一緒に保持したビア配列からなる自立構造の膜加工である。図6にこの自立構造膜の一実施形態を示し、図8にその代替え版を示す。これら自立構造膜は以後に記載の構造物全てを組み立てる土台であり、その加工は以下に開示の加工手順の本質的段階である。
一般化工程は実質的には好ましくは積層法で加えた繊維強化複合絶縁材である誘電体5で配列を囲った犠牲基板上の層8、(18)、...とビア4、(14,24)からなる銅構造物配列を加工し、犠牲キャリア0を分離後その膜を内部サブ構造物に変えて、追加層(28,38)とT8とビア38と(48)をその両側に加えて多層構造物をビルドアップし、終端処理部98とハンダマスク99を加えてチップ支持体として用いても良い支持構造物を作ることからなる。
接着層6を用いて銅の他材料との接着を助ける。パターンメッキ化障壁層1‘を加工での必要性から銅構造物内に含めても良い。接着層6と障壁層1’両者とも通常高純度導電金属の薄層なので、導電構造物の抵抗には殆ど影響されない。
両側に同時に加えた外層を有する誘電体内のビア積層配列上に基づく少なくとも実質的に対称サブ構造物をもつ対称レイアップを有する自立構造多層基板を加工することで、誘電体上のポリマー樹脂硬化時の収縮による残留応力を互いに打ち消し、高平坦性を高収率で得、ICとプリント基板間の媒介物として本発明の多層基板の使用が可能になり、この両者の接地が良好になる。
この内部サブ構造物は通常誘電体5で封入したビア層4の積層配列であっても良い。金属特性層28は内部サブ構造物に加えた後、その両側を(図10参照)終端処理(図11参照)しても良い。この変形物により偶数金属特性層を有する実質的に対称で薄肉支持構造物が作れる。追加対の外層38、48、....を成長構造物周りに加えることにより、より複雑な構造物を形成しても良い。
ある用途では奇数金属層だけが実際に必要になる。勿論XY平面での保有信号分配にだけ用いるのではない一個の金属特性層をもつ偶数層加工手順を用いても良い。
しかし消耗を節約し、支持構造物厚みをできるだけ薄く形成するために、加工手順を変えてビア間で挟まれた中心金属特性層をもつ内部サブ構造物を組み入れた支持構造物を作り、外層を蒸着できる単一金属特性層8サブ構造物を得ても良い。これにより中心金属特性層8と全金属層数が奇数の実質的に対称構造物を加工する。
本発明の製造法で加工した構造物は、初期積層配列膜を犠牲キャリアから分離し、非拘束膜が真っ直ぐになったり、収縮したり、膨張したりできることで残留応力を緩和するので、特に比較的複雑な構造物を加工する場合、残留応力とそれによる曲がりから殆ど解放される。次いで外層をその両側に同時に加えて完全構造物にする膜の内部サブ構造物へのビルドアップした膜となる。これにより互いに平衡が保たれ生成サブ構造物が曲る傾向も無く、その結果平坦性を保つ。
図6に関する本発明のコア構造物は誘電材5で囲まれたビア配列4を含み、銅種層2上に立つ自立構造膜である。自立構造膜Iaと図8に示し以下に記載するその変形物Ibは、該発明の多量の基板がビルドアップできる基本的土台である。
図7は図6の自立構造膜Iaを加工する一加工手順を示すフローチャートである。理解し易くするためにビルドアップ構造物と中間構造物を図7(i)乃至7(viii)に示す。図7と図7(i)乃至7(viii)に関しては、障壁金属層1を犠牲キャリア0、即ち通常銅上にパネルメッキする、段階7(i)。犠牲キャリア0の厚みは通常75μm乃至600μmの範囲であり、銅や例えば真鍮や青銅のような合金で加工しても良い。障壁金属1は、例えばタンタル、タングステン、クロム、チタン、チタンータングステンかチタンータンタルの組み合わせ、ニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金であり、全ての場合スパッタリングのような物理的気相成長法(PVD)で加えても良い。段階7(i)の障壁金属1がニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金の場合、例えば電解メッキ、無電解メッキ或いは無電解メッキと電解メッキの組み合わせで代わりに用いても良い。通常障壁金属1の厚みは0.1μm乃至5μmの範囲である。
接着金属層を障壁金属層1に加えても良い。この接着金属層により銅を銅自身以外の材料に蒸着し易くする。しかし障壁金属層1の適切な選択によりこれが不必要になる。次いで銅種層2を障壁金属1に加える、段階7(ii)。通常銅種層2の厚みは0.2μm乃至5μmの範囲であり、スパッタリングのような物理的気相成長法(PVD)、次いで電解メッキ、無電解メッキ或いは無電解メッキと電解メッキの組み合わせで加えても良い。電子基板と電子機器加工で広く確立された方法を用いてフォトレジスト層を塗布、露光し、そこにパターンを現像して、フォトレジストパターン3をその上に加える、段階7(iii)。次いで銅ビア4をフォトレジストパターン3に加え、段階7(iv)、銅種層2への接着を助ける。ここでパターンメッキとして知られるフォトレジストパターンに電解メッキ法で銅ビア4を通常電解メッキにより加える。
フォトレジスト3をはぎ取り、段階7(v)、直立銅ビア4を残す。誘電材5を銅ビア4に積層する、段階7(vi)。誘電材5はテフロンやその誘導体のような熱可塑性マトリクス材、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂やその混合物のような熱硬化性ポリマー樹脂、熱可塑性と熱硬化性の混合特性をもつ樹脂からなっても良い。好ましくは誘電材5のポリマー樹脂は一桁のミクロン程度、具体的には5ミクロン乃至5ミクロンの間の粒径をもつ通常セラミックやガラスの無機微粒子充填剤を含有する。ポリマーマトリクスは微粒子充填剤を15乃至30重量%含有する。
好ましい実施形態では誘電材5はポリアミド繊維(ケブラー(Kevlar))のような有機繊維やガラス繊維含有の繊維マトリクス複合材である。この繊維はチョップドファイバーでもクロス積層配列か織布マット配列の長繊維でも良い。部分硬化ポリマー樹脂に予備含浸のクロス積層織布マットはプレプレッグとして入手できる。
最も好ましい実施形態ではポリマーマトリクスにセラミック充填材を有する繊維―マトリクス複合材の少なくとも二つの織布プレプレッグを用いる。適切候補であるエポキシとポリアミドマトリクス織布プレプレッグは米国カルフォルニア州、ランチョクカモンガ(Rancho Cucamonga, CA, USA)のアーロン社(Arlon Inc.)から入手できる。これらのプレプレッグはビアの銅サブ構造に貼り付け、ホットプレス積層法で硬化する。絶縁層を走る長繊維により追加の強度と剛性が得られ、全体構造のより薄肉化が可能になり、平坦性確保をより容易にする。段階7(i)で加工した障壁層1がエッチング停止部として働いて、犠牲キャリア0をウエットエッチング法により除く、段階7(vii)。犠牲キャリア0は通常銅か銅合金であり、適切エッチング剤は選択障壁層1に依存する。例えば障壁層がタンタルの場合、犠牲キャリア0をエッチング除去する段階7(vii)のウエットエッチング法は、高温で水酸化アンモニウム溶液に露出させることである。次いで障壁金属層1を除去する、段階7(viii)。障壁層がタンタルの場合には、例えば通常四フッ化炭素とアルゴン比が1:1乃至3:1の四フッ化炭素とアルゴン混合物を用いて、プラズマエッチングにより除去しても良い。他の既知法により他の障壁金属を除去する。
図8に関しては、図6(Ia―図4参照)の自立構造膜コア構造物の代替え版(Ib.図4参照)を示す。図6に示したIaのように、代替え自立構造膜Ibは必要な変更を加えて誘電材5で囲まれた銅ビア4‘からなる。しかし各銅ビア4’は障壁金属1‘薄層上に立ち、次いでその周りに加工した該発明の基板に組み込む。
図8に示した代替え構造物Ibは図9のフローチャートで示したプロセスで加工しても良く、図9(i)乃至図9(vi)に示した中間段階でビルドアップする。
従って図9、図9(i)乃至9(vi)に関しては、フォトレジスト材3を犠牲キャリア0に直接塗布、露出、現像する、9(i)。障壁金属1‘を形成パターンに加えて、9(ii)、必要な変更を加えて図7に関して上述の加工手順のように、通常銅電解メッキにより銅ビア4’をパターンメッキ化障壁金属1‘にパターンメッキする、9(iii)。フォトレジスト3をはぎ取り、9(iv)、誘電材5を裸銅ビア4’に積層する、9(v)。最後に犠牲キャリア0を除去する、9(vi)。誘電材4、障壁金属1‘や加工手順は必要な変更を加えてIa(図7)と同様である。
パネルメッキ(図7)法かパターンメッキ(図9)法のいずれを用いるか、最終構造物に金属特性層が奇数か偶数が必要であるかにより、該発明の種々の支持構造物とその加工に選ぶ加工手順はいくらか変わっても良い。それ故実質的には以下に述べるように、本発明は様々な加工手順の一群を組み込む一般的技術とそれから得られる構造物である。
図10での内部サブ構造物Xは内部構造物Xの各側に金属特性層28を同時に加えてビルドアップし、1―X―1コアレス支持構造物を得ても良い、図4の段階V。金属特性層28に続いてビア34と追加金属特性層38(図5a参照)の各側へ同時に加える場合、“2.X.2”コアレス支持構造物が得られる。膜IaかIbの片側にビルドアップできる多数の種々内部サブ構造物Xが可能である。種々の内部サブ構造物のいくつかを以下に実施例を参照して述べる。
図10に関する同時添加特性外層とビア層の段階は以下の通りである。
先ず接着金属層6を平坦化内部サブ構造物Xの両側に加える、10(i)。接着金属層6により銅の接着を助け、特に銅を誘電材20に蒸着するときに重要である。接着金属層6は通常チタン、クロム又はニッケルクロムを加工する。接着金属層6に銅種層2が続く、10(ii)。次いでフォトレジストパターンを塗布、露光、現像し、10(iii)、銅特性28をパターンメッキする、0(iv)。フォトレジスト層7をはぎ取る、10(v)。
一対の第二フォトレジスト層33を塗布、露光、現像し、10(vi)、銅ビア34をパターンメッキする、10(vii)。第二フォトレジスト層33をはぎ取り、10(viii)、銅種層と接着金属層をエッチング除去する、(ix)。種層は通常、実寸法ではない図10(i)乃至10(xi)の概略断面図では明白ではないが、上でパターンメッキした銅特性より遙かに薄いことに注目したい。次いで誘電材層5を成長スタックの各側上の金属特性層28とビア層34に積層する、10(x)。誘電材層5をビア外縁が露出するまで平坦薄肉化する、10(xi)。
成長構造物の各側に追加対の外特性層38,48....(図5b参照)を同時添加することでより複雑な構造物を形成する。従って所望最終構造物によるが、必要に応じて段階10(i)乃至10(xi)を繰り返して追加ビア層と導電層を加えても良い。
最後に内部断面構造物と外部構造物からなる基板を終端処理する。図11に終端処理工程の一つを示し、図11(i)乃至11(x)にその終端処理段階を概略的に示す。
図11と図11(i)乃至11(x)を参照して、終端処理段階(VII)は以下の段階を含む多段工程である。最初に接着金属外層6を積層構造外層に加える、段階11(i)。次いで銅種外層2を接着金属外層6に加える、段階11(ii)。次いでフォトレジスト層T7を銅種最外層13に加え、露光、現像してパターン化構造物を得る、11(iii)。次いで銅パッドと銅線T8をパターン化構造内に加える、11(iv)。フォトレジスト層T7をはぎ取る、11(v)。最終フォトレジスト層97を塗布、露光、現像して銅パッドT8を露光し、11(vi)、終端処理層98を露出銅パッドT8にパターン電解メッキする、(vii)。終端処理金属層98はニッケル、金、ニッケル層に続く金層、スズ、鉛、銀、パラジウムやその合金でも良い。次いで銅種層2と接着金属外層6をエッチング除去する、11(ix)。ハンダマスク層99を塗布、露光、現像して、下層銅パッドT8と終端処理金属層98を選択的に露出させる、11(x)。
かくして膜Iaに始まり、段階10(i)乃至10(xi)を二回実施し、次いで段階11(i)乃至11(x)を行って、図5(b)の2.2.2構造物を得る。
終端処理段階は種々の他材料と加工手順が利用できる。この終端処理手順の一つは以下の方法で導体層を積層構造物の外層(最上層と最下層)に加えることを含む。(a)機械研磨、化学機械研磨(CMP)、ドライエッチングやこれらの組み合わせにより基板誘電材の両側を薄肉化して銅ビア表面を露出させる。(b)積層構造物の外層に接着金属外層を加える。(c)接着金属外層に銅種外層を加える。(d)銅種最外層にフォトレジスト層を塗布する。(e)フォトレジスト層を露光、現像してパターン化構造物を得る。(f)このパターン化構造内に銅パッドと銅線を加える。(g)フォトレジスト外層を除去して銅種層、銅パッド、銅線を残す。(h)露出銅種層と露出接着金属層をエッチングする。(i)銅線をマスクし銅パッドを露出させるようにハンダマスク層を塗布、露出、現像する。(j)露出銅パッドに終端処理層を無電解メッキする。
終端処理層はニッケル、金、スズ、鉛、銀、パラジウム、ニッケルー金、スズー銀、合金や耐変色性ポリマー材のリストから選んだ金属で加工する。
図5aと5bの構造物は多くの場合最適であるが、あいにくある場合には基板の電気的デザインで積層配列層(図5aと5bで“内部サブ構造物”と指定した)の厚みができるだけ薄くする必要があることがある。これによりこれら内部サブ構造物の脆弱性のため上に詳細した加工手順の収率が危険になる。しかし上述のプロセスはいくらかの変形が可能で、上述の問題を解決しやや異なる構造物をもたらす。
実施例
図12に関しては、ここに含む障壁金属層1‘をもつ“2―0―2”対称コアレス支持構造物の概略断面図を用いて、図10と図11の加工段階を図8の変形膜Ibに加えた結果である。図12の変形構造物は図5aのそれと同じであるが、障壁金属層1’を含む。図4の大規模段階Ib、II、V、VI及びVIIを用いて加工する。
図13と図13(i)乃至13(xxvii)では、図12の“2―0―2”対称コアレス支持構造物の加工工程を示す。図12の構造物構築段階は先ず膜Iaをビルドし、段階13(i)乃至13(vi)であり、必要に応じて変更して膜8を加工する図9(i)乃至9(vi)段階と同等である。13(vi)の構造物を次いで平坦薄肉化し、銅ビアを露出させる、段階13(vii)。この段階は実質的に図4の段階Vのそれである。このよう形成した平坦化内部サブ構造物を、中間構造物13(viii)乃至13(xviii)が図10の段階10(i)乃至10(xi)、図4の段階VI、で加えるように、図10のビルドアップ工程を用いて両側にビルドアップする。図13(xix)乃至13(xxviii)に示すように、図13(xviii)の“1.0.1”構造物は次いで図11、段階11(i)乃至11(x)の終端処理工程を用いて終端処理し、図12、構造物13(xxiii)乃至13(xxvii)に示す変形2.0.2構造物を得る。
しかし図12は図5aと非常に類似であり、自立構造ビア膜形成用のパターンメッキ工程(図9(vi)参照)による障壁層含有物1‘が残り完成構造物に組み込まれる。
障壁金属1‘は導電性であるため、その取り込みは多くの用途で問題とはならず、その取り入れにより生ずる残留応力の減少は最も好ましい。図14は図13で工程9、続く工程10、段階13(viii)、13(xvii)の繰り返し、続く工程11からなる工程で加工できる“3.0.3”対称コアレス支持構造物の概略断面図である。
図14aは図10と図11の加工段階を図6の膜に応用した図14の構造物を加工する一加工手順を示すフローチャートである。
図16に内部サブ構造物が二個のビア層4と14で囲まれた一個の中心金属特性層8を含む2.1.2構造物を示し、図15aにその加工を用いた加工段階を示す。
図15aに関する奇数層対象レイアップのための内部コアサブ構造物の加工段階は以下の段階からなる。
先ず障壁金属層1を犠牲キャリア0にパネルメッキする、段階(i)。次いで銅種層2を障壁金属1に加える、段階(ii)。第一フォトレジストパターン3を種層2に塗布し、露光、現像してビアパターンを得る、段階(iii)。銅ビア4を銅の電解メッキか無電解メッキによりフォトレジストパターン3に構築する、段階(iv)。第一フォトレジストパターン3をはぎ取り直立銅ビア4を残す、段階(v)。誘電材5を銅ビア上に積層し、段階(vi)、犠牲キャリア0を除去し、段階(vii)、次いで障壁金属層1を除去する、段階(viii)。この段階で形成構造物は図6に示すIaのそれと同一であり、必要に応じて変更して図7の方法に準じて加工する。
図4の段階Vに進み誘電体を研磨して同じように平坦化し、銅ビア4を露出させる前に、内部サブ構造物X(図10(i)乃至10(xi)参照)を金属特性層8、次いで第二ビア層14を加えて障壁層1を除去して(図4の段階III)露出面にビルドアップする。このビルドアップは以下のように進む。第二フォトレジスト層7を塗布、露光、現像して特性パターンを形成し、段階10(ix)、銅特性層8を特性パターンに加える、段階10(x)。第二フォトレジスト層7をはぎ取り、段階10(xi)、第三フォトレジスト層13を塗布し、段階10(xii)、特性層間の空間を覆い、露光現像後、特性層8上に第二ビアパターンを形成する。銅をビアパターンに加え銅ビア14の第二層を形成し、段階10(xiii)、第三フォトレジスト層13をはぎ取り、段階10(xiv)、銅特性物8と銅ビア14を露出させる。銅種層2をエッチング除去し、段階10(xv)、誘電材5で特性物8とビア14を積層する、段階10(xvi)。次いで誘電層を薄肉平坦化して追加のビルドアップをその上に作れる用にする、段階(xvii)。
図4に戻ると膜Ia加工後、奇数特性層をもつこの対称内部サブ構造物を作るには、段階Vの前に段階IIIを加える。
図16に図10と11の工程で二列のビア28とT8をその各側に加えて、図15の内部サブ構造物周りに組み立てた2.1.2構造物を示す。
次いで図17に関しては追加特性層を加えて、内部サブ構造物の両側に追加特性層38とビア層44をビルドアップするように、図10に示したサブプロセスを繰り返して、必要に応じて変更して図16の構造物のようにビルドアップした3.1.3構造物を得る。
またしても図18に関して、図8の誘電膜内にパターンメッキ化ビアをもとに変形奇数階層対称内部支持サブ構造物を示す。図18と図18(i)乃至(xvii)に関して図18の変形奇数階層対称内部支持サブ構造物の製造は、必要に応じて変更して段階9(i)乃至9(vi)に相当する図8の誘電膜Ibのパターンメッキ化ビア加工で始まる(段階18(i)乃至18(vi))。膜Ibは以下のように片側だけにビルドアップする。はがし取った銅キャリア0の代わりに接着金属層6を加える、段階(vii)。銅種層2を接着金属層6に加える、段階(viii)。第二フォトレジスト層7を塗布、露光、現像して特性パターンを形成する、段階(ix)。銅を特性パターンに加えて特性層8を形成する、段階(x)。次いで第二フォトレジスト層7をはぎ取り、段階(xi)、第三フォトレジスト層13を塗布、露光、現像して第二ビアパターンを形成する、段階(xii)。銅をこの第二ビアパターンにパターン化し、銅ビアの第二層を形成する、段階(xiii)。第三フォトレジスト層13をはぎ取り、段階(xiv)、銅種層2と接着層6をエッチング除去する、段階(xv)。次いで形成した内部支持サブ構造物に通常プレプレッグ層を加えて誘電材5を積層する、段階(xvi)。積層スタックの両側を研磨して銅ビア4‘と14を露出させる、段階(xvii)。
図19に関してはまたしても図18の奇数階層対称内部支持サブ構造物をその中に含まれる障壁金属層1‘でビルドアップし、図18の構造物の両側を研磨して誘電体5を除去し、ビア4’と14の外縁を平坦化し露出させ(段階V)、次いで必要に応じて変更して図16のような外層28とビア34を加えて変形“2―1―2”構造物が可能である。
図20に関してはまたしても図18の奇数階層対称内部支持サブ構造物をその中に含まれる障壁金属層1‘でビルドアップし、図18の構造物の両側を研磨して誘電体5を除去し、ビア4’と14の外縁を平坦化し露出させ(段階V)、次いで必要に応じて変更して図17のような工程10段階を繰り返して外層28と38及びビア34と44を加えて変形“3―1―3”構造物が可能である。
図5aと5bの2―0―2と3―0―3の偶数階層構造物に戻ると、特定用途用デザイン上の配慮によりこれらサブ構造物に最低厚みが必要であり、図4の段階IIから段階Vへ進むことによる低収率の場合には、図6と8に示した膜IaとIbは非常に脆弱になる。従って図6と8の誘電膜IaとIbに特性層を両側に同時添加によりビアをビルドアップすると、所望の物性をもつ対称構造物が得られるが、またしても材料、耐性、大きさなどによるが、ある用途ではプロセスを修飾し、加工を容易にし、高収率のために絶対的対称性を犠牲にする必要があるかも知れない。
ビア4(4‘)厚みと誘電体5の選択により、誘電体5が研磨でき銅ビア4(4’)を露出できる十分な完全性を有する薄層膜Ia(Ib)が得られない場合、膜Ia(Ib)の片側により厚い構造物をビルドアップし、過剰誘電体5を研磨してビア4(4‘)を露出させる前に、ビア4(4’)を覆う非研磨の過剰誘電材を補強材として用いて、構造物の片側の加工を継続する必要かも知れない。
従って偶数金属特性層をもつ構造物が必要で、電気的配慮と収率を上げるために厚みの小さい膜が必要な場合、段階IIの後に第一内部特性層8と第二ビア層14を形成し、段階III(図15参照)、その上に第二金属特性層18と第三ビア層24を加えても良い、段階IV。これにより二個の特性層8と18を有する半対称内部階層構造物“―2.”を得、薄肉平坦化後、段階V、図10の工程を必要なら繰り返し、特性外層28、38....と外ビア層34、44、...を更に同時蒸着してビルドアップし、次いで図11の工程で終端処理する。
図21に関して図6の膜Iaで開始してビルドアップできる実質的に対称内部サブ構造物“―2―”を示す。
実質的に対称内部サブ構造物“―2―”は図5aと5bにそれぞれ示す“2―0―2”と“3―0―3”構成物と実際には同一であるが、内部金属特性層8と18で同一でない点のみ異なる“1―2―1”と“2―2―2”構成物を一つずつ加えて、同一でない4個と6個の金属特性層構造にビルドアップしても良い。
図21aと図21b(i)乃至21b(xxviii)に関しては、図21の構造ビルドアップ用の工程手順は先ず図6の膜1aをビルドアップ(図4の段階IとII)し、段階21(i)乃至21(viii)、次いで以下の大規模段階III(図4)により、図21の半対称内部サブ構造物をビルトアップすることである。その上に金属特性層8を加え、その上に第二ビア層14をビルドアップし、その上に誘電材層5加えて積層する、段階(ix)乃至(xvi)。この構造物を薄肉平坦化し、段階(xvii)、ビア縁を露出させる。次いで第二金属特性層18を加え第三ビア層24をその上に加え、段階IV、段階21(xviii)乃至21(xxvii)、次いで全構造物を薄肉平坦化する、段階21(xxviii)(図4の段階V)。
ビルドアップは以下のように進む。図6の膜1aを得た後に(段階IとII、即ち段階(i)乃至(viii))、第二フォトレジスト層7を塗布、露光、現像して特性パターンを形成し、段階(ix)、銅特性層8を特性パターンに加える、段階(x)。第二フォトレジスト層7をはぎ取り、段階(xi)、第三フォトレジスト層13を加え、特性物8間のスペースを覆い、露光、現像後、特性層上に第二ビアパターンを形成する、段階(xii)。銅をビアパターンにパターンメッキし第二銅ビア層14を形成し、段階(xiii)、第三フォトレジスト層13をはぎ取り、段階(xix)、特性物8とビア14を露出させる。銅種層2をエッチング除去し、段階(xv)、次いで露出特性物8とビア18を誘電材層5で積層し、薄肉平坦化し、段階(xvi)、銅ビア縁14を露出させる、段階III。
接着金属の追加層6、(段階(xviii))と追加銅種層2を蒸着後段階(xix)、第四フォトレジスト層17を塗布、露光、現像して第二特性パターンを形成し、段階(xx)、第二銅特性層18を第二特性パターンに加える、段階(xxi)。第四フォトレジスト層17をはぎ取り、段階(xxii)、第五フォトレジスト層23を塗布して、特性物18間のスペースを覆い、露光、現像後、特性層18上に第三ビア層を形成する、段階(xxiii)。銅をビアパターンに加え第三銅ビア層24を形成し、段階(xxiv)、第五フォトレジスト層23をはぎ取り、段階(xxv)特性18とビア24の銅を露出させる。ビア24間の接着層6と銅種層5をエッチング除去し、段階(xxvi)、構造物を誘電材層5で積層する、段階(xxvii)、段階IV。
形成した二個の特性層をもつより厚いサブ構造物を、通常研磨法及び/又は化学研磨法により薄肉平坦化し、段階V、外層を蒸着によりビルドアップし、段階VI、終端処理する、段階VII.
図22に関しては図21に相当する半対称内部サブ構造物を図8のパターンメッキ化膜からビルドアップしても良い。プロセス手順は図21aと同一であるが、出発点は図8のサブ構造物であり図6のものではない。
図22b(i)乃至22b(xxviii)に図22aの対応段階で製造の中間構造物を示す。具体的には図22b(i)乃至22b(v)は膜Ib加工の段階Iに相当し、図22b(vi)は犠牲キャリアをエッチング除去する段階IIの相当し、図9に示すように自立構造膜Ibを得る。図22b(vii)乃至22b(xvi)では、自立構造膜Ibを特性層8と第二ビア層14を加えてビルドアップし、図18の単層サブ構造物を得る。これは図4に示す大規模プロセスの段階IIIに対応する。図18の単層サブ構造物を段階IVにより図22の二重特性層サブ構造物にビルドアップ、即ち第二特性層18と第三ビア層24をビルドアップする、段階(xvii)乃至(xxvii)。次いでこれを薄肉平坦化し、段階V、段階(xxviii)、その両側に更にビルドアップしても良く、図23と24に示す1.2.1と2.2.2半対称支持構造物を両側に追加層を加えて得る、図4の段階VI。図10aと図10(i)乃至10(xi)に詳細に記載の加工手順を参照。
図21の内部サブ構造物をビルドアップして図23と24に示す半対称構造物22を得ても良い。図23と24の概略断面図に示す構造物は、必要に応じて変更して図5と5bの2―0―2と3―0―3構造物と類似であるが、上記のサブ構造物の非対称ビルドアップにより真の対称ではない。それにも関わらず特性外層を同時蒸着し、類似厚さとプロセス条件を持つため、生成基板は曲がる傾向を示さない。
同様に図22の内部サブ構造物は必要に応じて変更して、図23と24のものと類似の1―2―1と2―2―2の変形半対称支持構造物の概略断面図であるが、加工第一段階でパターンメッキ化障壁金属含有層1‘が構造物内に捕まり残る場合を示す図25と26に示した対応変形半対称支持構造物にビルトアップできる。図12と14の構造物と対比すると、二個の加工手順の違いが明白である。
上記のようにここに記載の種々の多層構造物は高導電性を有し、誘電材5で分離した導電経路として働き交互導電層8、18、28、38、....T8からなる。しかし導電層は抵抗器、インレイヤーコンデンサー、インダクターや類似物を含んでも良いことが分かる。通常誘電材5を選択して高電気抵抗を得、基板設計者に必要な電気容量やインピーダンスと一致する適切厚みと誘電率を有する。
かくして技術の熟知者には本発明は上に特に示し、記載したものに限らないことが分かる。むしろ本発明の範囲は添付の特許請求項で規定され、上述の種々の特性の組み合わせと副組み合わせと同様に、上述の明細書を読んだ時に技術の熟知者で起こりうるその変更と修正を包含する。
特許請求項では“含む(複数用)”という用語や“含む(単数用”、“含んでいる”や類似物のようなその変形物は記載の成分や方法を含むが、通常他成分を排除しないことを意味する。
次に図面の詳細を具体的に参考にして、その明細は実施例に従い本発明の好ましい実施形態の例示的検討目的のために示し、該発明の原理と概念態様の記述を最も有効で容易に理解できると考えられるものを提供するために提示することを強調する。この点で該発明を基本的に理解するに必要以上の詳細な該発明の構造的な詳細を示すつもりはない。図面を用いた説明により、技術の熟知者には該発明のいくつかの形が如何に実際に具現化できるかは明白である。
特に各種の層や積層の断面図は略図に過ぎず、実スケールではなく厚みは大いに過大化している。又ここに記載の基板と加工法は多数の最終製品に応用でき、各層内の導電特性構造を示そうとはしていない。
付随図面は以下の通りである。
Claims (36)
- 優れた電子支持構造物構築用前駆体として用いる誘電体内ビア配列を含む自立構造膜の加工法で、その段階が
I 犠牲キャリア上の誘電性環境内に導電ビアを含む膜を加工し、
II 犠牲キャリアからその膜を分離して自立構造の積層配列を形成する
ことを含む加工法。 - 段階Iが(i)犠牲キャリア上に障壁金属層をパネルメッキし、
(ii)障壁金属層に銅種層を加え、
(iii)銅種層にフォトレジスト層を塗付、露光、現像してパターンを形成し、
(iv)銅ビアをフォトレジストパターンにパターンメッキし、
(v)フォトレジスト層をはぎ取り直立銅ビアを残し、
(vi)その結果形成した自立構造膜が誘電マトリクス内銅ビア配列を含むように誘電材層を銅ビアに積層する
サブ段階を含む請求項1の方法。 - 段階Iが(i)犠牲キャリアへフォトレジスト層を直接塗付、露光、現像によりパターンを形成し、
(ii)かくして形成したパターンに障壁金属をパターンメッキし、
(iii)パターンメッキ化障壁金属へ銅ビアをパターンメッキし、
(iv)フォトレジスト層をはぎ取り、銅ビアを閉じこめ、
(v)その結果形成した自立構造膜が誘電マトリクス内銅のビア配列を含むように、裸銅ビア上に誘電材層を積層する
サブ段階を含む請求項1の方法。 - 請求項1の方法で加工した誘電体内ビア配列を含む自立構造ビア膜。
- 少なくとも以下の段階を含む電子基板の加工法で、
I 犠牲キャリア上の誘電環境内の導電ビアを含む膜を加工し、
II 犠牲キャリアからその膜を分離して自立構造の積層配列を形成し、
V 薄肉平坦化し、
VI ビルドアップし、且つ
VII 終端処理する
加工法。 - 導電ビアが電解メッキと無電解メッキのリストから選んだメッキ法を用いて銅を加工した請求項5の方法。
- 段階Iが(i)犠牲キャリアに障壁金属層をパネルメッキし、
(ii)障壁金属層に銅種層を加え、
(iii)銅種層へフォトレジスト層を塗布、露光、現像してパターンを形成し、
(iv)フォトレジストパターンへ銅ビアをパターンメッキし、
(v)フォトレジストはぎ取り直立銅ビアを残し、
(vi)誘電材層を銅ビアに積層するサブ段階からなり、
段階IIが
(vii)犠牲キャリアを除去し、
(viii)障壁金属層を除去するサブ段階のからなり、
生成電子基板が誘電マトリクス内に銅構造を含む請求項5の方法。 - 障壁金属層が以下の特性の少なくとも一つを有し、
(a)障壁金属層はタンタル、タングステン、クロム、チタン、チタンータングステンの組み合わせ、チタンータンタルの組み合わせ、ニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金のリストから選び、物理的気相成長法で加え、
(b)障壁金属層はニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金のリストから選び、電解メッキか無電解メッキのリストから選んだメッキ法で加え、
(c)障壁金属層の厚さは0.1μm乃至5μm程度である
請求項7の方法。 - 周りにビルドアップした電子基板が奇数の金属特性層を有するように、金属特性層と追加ビア層を加えビア層で囲まれた中心金属特性層膜を含む内部サブ構造物を形成する段階IIIを更に含む請求項7の方法。
- 段階IIIが(a)銅種層にフォトレジスト層を塗布、露光、現像して特性パターンを形成し、
(b)特性パターンに銅特性層をパターンメッキし、
(c)フォトレジスト層をはぎ取り、
(d)第二フォトレジスト層を塗布、露光、現像してビアパターンを形成し、
(e)ビアパターンに銅をパターンメッキして銅ビアを形成し、
(f)第二フォトレジスト層をはぎ取り、
(f)銅種層をエッチングし、
(g)誘電材層を裸銅ビアと銅特性層に積層する
サブ段階を含む請求項9の方法。 - 周りにビルドアップした電子基板が偶数の金属特性層を有するように、追加内部特性層に次いで追加内部ビア層を加えて、特性層で囲まれた中心ビア層を含む内部サブ構造物を形成する段階IVを更に含む請求項9の方法。
- 追加特性層と追加ビア層を加える段階IVが
(i)段階(j)で加えた積層誘電材層を薄肉平坦化して、段階(e)で加えたビア外面を露出させ、
(k) 接着金属層を露出ビア外面とその周りの積層誘電材層に加え、
(l) 接着金属層に銅種層に加え、
(m) フォトレジストの第二特性層を銅種層に塗布、露光、現像して第二特性パターンを形成し、
(n) 銅特性層を第二特性層にパターンメッキし、
(o) フォトレジスト第二特性層をはぎ取り、
(p) フォトレジストの第三ビア層を塗布、露光、現像して第三ビアパターンを形成し、
(q) 第三ビアパターンに銅を加えて第三銅ビア層を形成し、
(r) 第三フォトレジスト層をはぎ取り、
(s) 銅種層と接着金属層をエッチング除去し、
(t) その上に誘電材層を積層する
段階を含む請求項11の方法。 - 接着金属をチタン、クロム及びニッケルクロムのリストから選ぶ請求項11の方法。
- 段階Iが(i) 犠牲キャリアへフォトレジスト層を直接塗付、露光、現像してパターンを形成し、
(ii) かくして形成したパターンに障壁金属をパターンメッキし、
(iii) パターンメッキ障壁金属へ銅ビアをパターンメッキし、
(iv) フォトレジスト層をはぎ取り、銅ビアを裸にし、
(v) 誘電材層を裸銅ビアに積層するサブ段階を含み、
段階IIが
(vi) 生成電子基板が銅構造物内に含まれる障壁金属層を有する誘電マトリクス内の銅構造物を含むように、犠牲キャリアを除去する段階を含む、請求項5の方法。 - 障壁金属層が以下の特性を少なくとも一つを有し、
(a)障壁金属層はニッケル、金、ニッケル層に続く金層、金層に続くニッケル層、スズ、鉛、スズ層に続く鉛層、スズー鉛合金及びスズー銀合金のリストから選び、電解メッキ、無電解メッキ及び電解メッキと無電解メッキの組み合わせのリストから選んだメッキ法で加え、
(b)障壁金属層の厚さは0.1μm乃至5μm程度である
請求項14の方法。 - 周りにビルドアップした電子基板が奇数の金属特性層を有するように、第一金属特性層と第二ビア層を加えビア層で囲まれた中心金属特性層膜を含む内部サブ構造物を形成する段階IIIを更に含む請求項14の方法。
- 第一金属特性層と第二ビア層を加えて、ビア層で囲まれた中心金属特性層膜を含む内部サブ構造物を形成する段階IIIは
(vii)接着金属層を段階(vi)で露出の表面に加え、露出面が誘電材で囲まれ、障壁金属を塗布したビア末端を含み、
(viii)接着金属層に銅種層を加え、
(ix)フォトレジスト第一特性層を塗布、露光、現像して特性パターンを形成し、
(x)特性パターンに銅層をパターンメッキし、
(xi)フォトレジスト第一特性層をはぎ取り、
(xii)フォトレジスト第二ビア層を塗布、露光、現像してビアパターンを形成し、
(xiii)第二ビアパターンに銅をパターンメッキして第二銅ビア層を形成し、
(xiv)フォトレジストの第二ビア層をはぎ取り、
(xv)銅種層をエッチング除去し、
(xvi)接着金属層を除去し
(xvii)露出第二ビア層上に誘電材層を積層する
段階を含む請求項16の方法。 - 接着金属をチタン、クロム及びニッケルクロムのリストから選ぶ請求項17の方法。
- 周りにビルドアップした電子基板が偶数の金属特性層を有するように、第二特性層と第三ビア層を加えて中心ビア層周りの二個の特性層を含む内部サブ構造物を形成する段階IVを更に含む請求項16の方法。
- 追加特性層と追加ビア層を加える段階IVが
(xviii)段階(xvii)で加えた積層誘電材層を薄肉平坦化し、その結果段階(xiii)で加えたビア層外面を露出させ、
(xix)接着金属層をビア露出表面とその周りの積層誘電材に加え、
(xx)銅種層を接着層に加え、
(xxi)フォトレジスト追加層を塗布、露光、現像して特性パターンを形成し、
(xxii)段階(xxi)の特性パターンに銅をパターンメッキして第二特性層を形成し、
(xxiii)段階(xxi)のフォトレジスト追加層をはぎ取り、
(xxiv)フォトレジスト追加層を塗布、露光、現像して第三層ビアパターンを形成し、
(xxv)第三ビアパターンに銅をパターンメッキして第三銅ビア層を形成し、
(xxvi)フォトレジスト追加層をはぎ取り、
(xxvii)銅種層と接着金属層をエッチング除去し
(xxviii)その上に誘電材層を積層する
段階を含む請求項19の方法。 - 誘電材層が繊維強化樹脂複合材である請求項5の方法。
- 誘電材層が熱可塑性樹脂、熱硬化ポリマー樹脂及び熱可塑性と熱硬化性の混合特性を有する樹脂のリストから選んだ樹脂を含む請求項5の方法。
- 誘電材層が更に無機微粒子充填剤を含み、誘電材が更に以下の特性の少なくとも一つを有することで特徴付けられ、それが
(a)無機微粒子充填剤がセラミックかガラス粒子からなり、
(b)粒子サイズが一桁のミクロンオーダであり、且つ
(c)微粒子充填剤が15乃至30重量%からなる
請求項22の方法。 - 誘電材が繊維マトリクス複合材であり、更に短繊維やクロス積層配列か織布マット配列の連続繊維としての有機繊維やガラス繊維のリストから選んだ繊維を含む請求項22の方法。
- 誘電材層が部分的硬化ポリマー樹脂に予備含浸した繊維マットからなるプレプレッグである請求項23の方法。
- 積層円柱状ビア構造物を犠牲キャリアから分離し自立構造の積層配列を形成する段階IIがエッチング法により犠牲キャリアを除去することを含む請求項5の方法。
- 誘電材層を薄肉平坦化してその下にあるビア外面を露出させる段階が、機械研磨、化学機械研磨(CMP)、ドライエッチングやこれら方法の二つ以上を用いる多段加工のリストから選んだ方法からなる請求項5の方法。
- 膜両側上に特性層とビア層をビルドアップする追加段階VIを更に含む請求項5の方法。
- 追加段階VIが、(a)接着金属層を加え、
(b)銅種層を接着金属層に加え、
(c)銅種層にフォトレジスト第一外層を塗布、露光、現像して特性第一外層用のパターンを形成し、
(d)銅特性第一外層をフォトレジストパターンの第一外層にパターンメッキし、
(e)フォトレジスト第一外層をはぎ取り、
(f)フォトレジストの第二外層を塗布、露出、現像して第一外ビア層を形成し、
(g)第一外銅ビアをフォトレジストパターンの第二外層にパターンメッキし、
(h)フォトレジストの第二外層をはぎ取り、
(i)銅種層と接着金属層とをエッチング除去し
(j)露出銅特性とビア上に誘電材層を積層し、
(k)ビア外面が露出するまで誘電材層を平坦薄肉化する
段階を含む請求項28の方法。 - 接着金属をチタン、クロム及びニッケルクロムのリストから選ぶ請求項29の方法。
- 段階(a)乃至(k)を繰り返して、その結果追加外層をビルドアップさせる請求項29の方法。
- 終端処理段階VIIが
(i)接着金属外層を積層構造の外層に加え、
(ii)銅種外層を接着金属外層に加え、
(iii)フォトレジスト外層を塗布、露光、現像してパターンを形成し、
(iv)フォトレジストパターンの外層に銅線と銅パッド特性をパターンメッキし、
(v)フォトレジスト外層をはぎ取り、
(vi)終端フォトレジスト層を塗布、露光、現像して選択的に銅パッドを露出させ、
(vii)終端処理金属層を露出銅パッドに電解メッキし、該終端処理金属層がニッケル、金、スズ、鉛、銀、パラジウム、その組み合わせ及びそれらの合金のリストから選んだ金属で加工し、
(viii)終端フォトレジスト層をはぎ取り、
(ix)露出銅種層と露出接着金属層をエッチングし、
(x)銅線をマスクし終端処理金属層を露出させるようにハンダマスク層を塗布、露光、現像する段階を含む請求項5の方法。 - 電子支持構造物の終端処理段階VIIが
(i)接着金属外層を積層構造の外層に加え、
(ii)銅種外層を接着金属外層に加え、
(iii)フォトレジスト外層を塗布、露光、現像してパターンを形成し、
(iv)フォトレジストパターンの外層に銅線と銅パッドとの特性をパターンメッキし、
(v)フォトレジスト外層をはぎ取り、
(vi)露出銅種層と露出接着金属層をエッチングし、
(vii)銅線をマスクし銅パッドを露出させるようにハンダマスク層を塗布、露光、現像し、
(viii)終端処理層を露出銅パッドに無電解メッキし、該終端処理層がニッケル、金、スズ、鉛、銀、パラジウム、ニッケルー金、スズー銀、合金及び耐変色性ポリマー材のリストから選んだ金属を加工する
段階を含む請求項5の方法。 - 構造物が偶数の特性層を有する請求項5の方法で加工した構造物。
- 構造物が奇数の特性層を有する請求項5の方法で加工した構造物。
- 構造物が実質的に対称な請求項5の方法で加工した構造物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/421600 | 2006-06-01 | ||
US11/421,600 US7682972B2 (en) | 2006-06-01 | 2006-06-01 | Advanced multilayer coreless support structures and method for their fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324565A true JP2007324565A (ja) | 2007-12-13 |
JP5309311B2 JP5309311B2 (ja) | 2013-10-09 |
Family
ID=38790788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007050798A Active JP5309311B2 (ja) | 2006-06-01 | 2007-02-28 | 高性能多層コアレス支持構造物とその加工 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7682972B2 (ja) |
JP (1) | JP5309311B2 (ja) |
KR (1) | KR100915145B1 (ja) |
CN (1) | CN101241861B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60168322A (ja) * | 1984-09-25 | 1985-08-31 | 武田薬品工業株式会社 | ジオウ新品種に属する植物の栽培方法 |
JP2013247356A (ja) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 異なる寸法を有するビアを備えた多層電子構造体 |
JP2013247355A (ja) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 面内方向に延在する一体的なビアを備えた多層電子構造体 |
JP2013251521A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 新規な伝送線を備えた多層電子構造体 |
JP2014003266A (ja) * | 2012-06-14 | 2014-01-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 一体的金属コアを備えた多層電子支持構造体 |
KR20140047953A (ko) * | 2012-10-15 | 2014-04-23 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
JP2014082441A (ja) * | 2012-10-15 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 多層型コアレス基板及びその製造方法 |
JP2015035570A (ja) * | 2013-08-08 | 2015-02-19 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ |
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
JP2016004992A (ja) * | 2014-06-16 | 2016-01-12 | 恆勁科技股▲ふん▼有限公司 | パッケージ方法 |
JP2016532304A (ja) * | 2013-09-06 | 2016-10-13 | チャン ユチュン | 液体ガラスの応用 |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
US20070048447A1 (en) * | 2005-08-31 | 2007-03-01 | Alan Lee | System and method for forming patterned copper lines through electroless copper plating |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US20100287860A1 (en) * | 2006-02-28 | 2010-11-18 | Fernandez-Cano Pedro Luis | Insulated Facade System |
US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
JP2008147499A (ja) * | 2006-12-12 | 2008-06-26 | Fujitsu Ltd | プリント基板 |
US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US7927990B2 (en) * | 2007-06-29 | 2011-04-19 | Sandisk Corporation | Forming complimentary metal features using conformal insulator layer |
US7759787B2 (en) * | 2007-11-06 | 2010-07-20 | International Business Machines Corporation | Packaging substrate having pattern-matched metal layers |
EP2280813B1 (en) * | 2008-04-18 | 2017-06-07 | Massachusetts Institute Of Technology | Imprint patterning of irregular surface |
US8592691B2 (en) * | 2009-02-27 | 2013-11-26 | Ibiden Co., Ltd. | Printed wiring board |
US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
CN101834153B (zh) * | 2010-04-22 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 增强芯片封装时抗压能力的方法及其芯片 |
US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
CN102548216B (zh) * | 2010-12-09 | 2015-03-25 | 北大方正集团有限公司 | 制作起始层芯板的方法 |
US9406658B2 (en) * | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
CN102573274A (zh) * | 2010-12-23 | 2012-07-11 | 北大方正集团有限公司 | 电路板以及该电路板的制作方法 |
CN102548254A (zh) * | 2010-12-30 | 2012-07-04 | 北大方正集团有限公司 | 芯片载体的无核制作方法 |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
US10109503B2 (en) * | 2011-07-22 | 2018-10-23 | Advanpack Solutions Pte Ltd. | Method of manufacturing semiconductor package device |
US8841209B2 (en) | 2011-08-18 | 2014-09-23 | International Business Machines Corporation | Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method |
US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
JP2013106032A (ja) * | 2011-11-14 | 2013-05-30 | Sda Co Ltd | クリアランス・フィリング・pcb及びその製造方法 |
CN103137570B (zh) | 2011-11-29 | 2016-02-10 | 先进封装技术私人有限公司 | 基板结构、半导体封装元件及基板结构的制造方法 |
US9144150B2 (en) | 2012-04-20 | 2015-09-22 | Xilinx, Inc. | Conductor structure with integrated via element |
US9269593B2 (en) | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
US20130322029A1 (en) * | 2012-05-30 | 2013-12-05 | Dror Hurwitz | Multilayer electronic structure with integral faraday shielding |
US9185793B2 (en) | 2012-05-30 | 2015-11-10 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with through thickness coaxial structures |
US9161461B2 (en) | 2012-06-14 | 2015-10-13 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with stepped holes |
US9137905B2 (en) | 2012-06-25 | 2015-09-15 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Alignment between layers of multilayer electronic support structures |
US9615447B2 (en) | 2012-07-23 | 2017-04-04 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic support structure with integral constructional elements |
US9368439B2 (en) * | 2012-11-05 | 2016-06-14 | Nvidia Corporation | Substrate build up layer to achieve both finer design rule and better package coplanarity |
KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
US8866286B2 (en) | 2012-12-13 | 2014-10-21 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Single layer coreless substrate |
KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9049791B2 (en) * | 2013-06-07 | 2015-06-02 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. | Terminations and couplings between chips and substrates |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
CN104637853A (zh) * | 2013-11-14 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 硅片的临时键合工艺方法 |
US20150195912A1 (en) | 2014-01-08 | 2015-07-09 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Substrates With Ultra Fine Pitch Flip Chip Bumps |
CN104952945A (zh) * | 2014-03-31 | 2015-09-30 | 比亚迪股份有限公司 | 一种太阳能电池片及其制备方法、含有该电池片的太阳能电池组件 |
CN104952944A (zh) * | 2014-03-31 | 2015-09-30 | 比亚迪股份有限公司 | 一种太阳能电池片及其制备方法、含有该电池片的太阳能电池组件 |
US9502270B2 (en) | 2014-07-08 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packages, packaging methods, and packaged semiconductor devices |
US9659805B2 (en) | 2015-04-17 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and methods forming the same |
WO2017039671A1 (en) * | 2015-09-03 | 2017-03-09 | Intel Corporation | Techniques to prevent film cracking in thermally cured dielectric film, and associated configurations |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10340251B2 (en) | 2017-04-26 | 2019-07-02 | Nxp Usa, Inc. | Method for making an electronic component package |
US10563014B2 (en) | 2017-09-11 | 2020-02-18 | Fujifilm Electronic Materials U.S.A., Inc. | Dielectric film forming composition |
US11004773B2 (en) * | 2019-04-23 | 2021-05-11 | Sandisk Technologies Llc | Porous barrier layer for improving reliability of through-substrate via structures and methods of forming the same |
US11315803B2 (en) | 2020-05-12 | 2022-04-26 | International Business Machines Corporation | Stress mitigation in organic laminates |
CN111741592B (zh) * | 2020-06-17 | 2021-09-21 | 珠海越亚半导体股份有限公司 | 多层基板及其制作方法 |
CN111800945B (zh) | 2020-06-24 | 2021-06-08 | 珠海越亚半导体股份有限公司 | 一种临时承载板及使用其制造无芯基板的方法 |
CN112599424A (zh) * | 2020-12-16 | 2021-04-02 | 南通越亚半导体有限公司 | 一种超薄基板结构的制造方法 |
CN113314425B (zh) * | 2021-04-30 | 2023-12-26 | 珠海越亚半导体股份有限公司 | 具有导通柱和内埋线路的基板及其制作方法 |
FR3133482A1 (fr) * | 2022-03-11 | 2023-09-15 | Stmicroelectronics (Grenoble 2) Sas | Substrat d’interconnexion et procédé de fabrication d’un tel substrat |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147483A (ja) * | 1993-09-30 | 1995-06-06 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JPH07170069A (ja) * | 1993-09-27 | 1995-07-04 | Rogers Corp | 多層回路の製造法 |
JPH1174636A (ja) * | 1997-08-28 | 1999-03-16 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2001160687A (ja) * | 1999-10-28 | 2001-06-12 | Fujitsu Ltd | 多層回路構造体の製作方法 |
WO2006039633A2 (en) * | 2004-10-01 | 2006-04-13 | Tessera Interconnect Materials, Inc. | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4970106A (en) * | 1989-06-02 | 1990-11-13 | International Business Machines Corporation | Thin film multilayer laminate interconnection board |
TW359016B (en) * | 1996-04-29 | 1999-05-21 | Applied Materials Inc | Selective aluminum chemical vapor deposition via fill using a sacrificial layer |
IL128200A (en) * | 1999-01-24 | 2003-11-23 | Amitec Advanced Multilayer Int | Chip carrier substrate |
JP2005101506A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置 |
US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
KR100601506B1 (ko) * | 2004-08-24 | 2006-07-19 | 삼성전기주식회사 | 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법 |
US7268012B2 (en) * | 2004-08-31 | 2007-09-11 | Micron Technology, Inc. | Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby |
IL171378A (en) * | 2005-10-11 | 2010-11-30 | Dror Hurwitz | Integrated circuit support structures and the fabrication thereof |
-
2006
- 2006-06-01 US US11/421,600 patent/US7682972B2/en active Active
-
2007
- 2007-02-28 JP JP2007050798A patent/JP5309311B2/ja active Active
- 2007-03-02 KR KR1020070021036A patent/KR100915145B1/ko active IP Right Grant
- 2007-05-24 CN CN2007101052268A patent/CN101241861B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170069A (ja) * | 1993-09-27 | 1995-07-04 | Rogers Corp | 多層回路の製造法 |
JPH07147483A (ja) * | 1993-09-30 | 1995-06-06 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JPH1174636A (ja) * | 1997-08-28 | 1999-03-16 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2001160687A (ja) * | 1999-10-28 | 2001-06-12 | Fujitsu Ltd | 多層回路構造体の製作方法 |
WO2006039633A2 (en) * | 2004-10-01 | 2006-04-13 | Tessera Interconnect Materials, Inc. | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60168322A (ja) * | 1984-09-25 | 1985-08-31 | 武田薬品工業株式会社 | ジオウ新品種に属する植物の栽培方法 |
JP2013247356A (ja) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 異なる寸法を有するビアを備えた多層電子構造体 |
JP2013247355A (ja) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 面内方向に延在する一体的なビアを備えた多層電子構造体 |
JP2013251521A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 新規な伝送線を備えた多層電子構造体 |
JP2014003266A (ja) * | 2012-06-14 | 2014-01-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 一体的金属コアを備えた多層電子支持構造体 |
JP2014082441A (ja) * | 2012-10-15 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 多層型コアレス基板及びその製造方法 |
KR20140047953A (ko) * | 2012-10-15 | 2014-04-23 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
JP2014082459A (ja) * | 2012-10-15 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 多層プリント回路基板及びその製造方法 |
KR101884430B1 (ko) * | 2012-10-15 | 2018-08-01 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
JP2015035570A (ja) * | 2013-08-08 | 2015-02-19 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ |
JP2016532304A (ja) * | 2013-09-06 | 2016-10-13 | チャン ユチュン | 液体ガラスの応用 |
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
JP2016004992A (ja) * | 2014-06-16 | 2016-01-12 | 恆勁科技股▲ふん▼有限公司 | パッケージ方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101241861B (zh) | 2011-04-13 |
US7682972B2 (en) | 2010-03-23 |
CN101241861A (zh) | 2008-08-13 |
KR20070115589A (ko) | 2007-12-06 |
US20070281471A1 (en) | 2007-12-06 |
KR100915145B1 (ko) | 2009-09-03 |
JP5309311B2 (ja) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309311B2 (ja) | 高性能多層コアレス支持構造物とその加工 | |
CN101496227B (zh) | 新型集成电路支撑结构及其制作方法 | |
JP6213760B2 (ja) | 一体的構成要素を備えた多層電子支持構造体及び多層電子支持構造体を剛性化するためのプロセス | |
WO2011089936A1 (ja) | 機能素子内蔵基板及び配線基板 | |
TWI401000B (zh) | 無核心層配線基板、半導體裝置及其製造方法 | |
JP6296331B2 (ja) | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法 | |
US8710669B2 (en) | Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer | |
JP6079992B2 (ja) | 一体的金属コアを備えた多層電子支持構造体 | |
CN103871998B (zh) | 单层无芯基板 | |
TW200921875A (en) | Manufacturing method of copper-core multilayer package substrate | |
JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
KR102055139B1 (ko) | 메탈 코어 인쇄회로기판 및 그 제조 방법 | |
TWI423752B (zh) | 多層無芯支撐結構的製作方法 | |
US8841209B2 (en) | Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method | |
JP2001068856A (ja) | 絶縁樹脂シート及びその製造方法 | |
TWI317163B (ja) | ||
TWI327367B (en) | Semiconductor substrate structure and method for fabricating the same | |
TW200412219A (en) | Method for forming high density bi-layer circuit board | |
JP2001094224A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2012054296A (ja) | 配線基板およびその製造方法 | |
CN104008978A (zh) | 一种柔性封装基板制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111220 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130308 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |