CN102573274A - 电路板以及该电路板的制作方法 - Google Patents
电路板以及该电路板的制作方法 Download PDFInfo
- Publication number
- CN102573274A CN102573274A CN2010106202884A CN201010620288A CN102573274A CN 102573274 A CN102573274 A CN 102573274A CN 2010106202884 A CN2010106202884 A CN 2010106202884A CN 201010620288 A CN201010620288 A CN 201010620288A CN 102573274 A CN102573274 A CN 102573274A
- Authority
- CN
- China
- Prior art keywords
- circuit
- layer
- joint pin
- connector
- ground floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明实施例公开了一种电路板以及该电路板的制作方法,涉及电子技术领域。解决了现有的电路板的翘曲度较大,导致电路板成品率较低的技术问题。该电路板,包括基材,其为板状且由绝缘材料制成;线路区域,其位于基材上,其中至少一层线路以及与线路相连的导电柱设置于线路区域上;板边区域,其位于基材上并位于线路区域周围,其中包括防翘曲结构,防翘曲结构用于增加板边区域各层之间的结合力。该电路板的制作方法,包括:在基材上预先设定的线路区域制造出包含有线路以及导电柱的线路区域;在基材上预先设定的板边区域制造出包含有防翘曲结构的板边区域。本发明应用于防止电路板发生翘曲变形。
Description
技术领域
本发明涉及电子技术领域,具体涉及一种电路板以及该电路板的制作方法
背景技术
电路板是电子设备中用于存放电子器件的重要载体,随着电子技术的不断发展,电路板的应用越来越广泛。
如图1所示,现有的电路板,包括板状且为绝缘材料制成的基材1、位于基材1上的线路区域2以及板边区域3,其中:
至少两层如图2所示线路21以及与线路21相连的导电柱22设置于线路区域2上,板边区域3位于线路区域2周围的基材1上;线路21以及导电柱22为铜材料制成,所以导电柱22也被称为铜柱,线路21的最大延展方向与基材1的最大延展平面相平行,铜柱的轴向方向与基材1的最大平面的延展方向相垂直;线路区域2上的线路21用于与电路板外的各电子器件进行电连接,铜柱用于实现位于不同层上的线路21之间的电连接,从而实现与不同层的线路21电连接的电子器件之间的电连接;通常,根据线路21以及导电柱22的层数来定义电路板,例如:电路板包括两层线路21以及导电柱22时,则将电路板称为两层板;电路板包括五层线路21以及导电柱22时,则将电路板称为五层板;基材1为多层绝缘材料层叠加后构成,板边区域3不设置线路21与铜柱,板边区域3上用于开设定位孔(图中未示出)、打印标记(例如商标或厂商标记),定位孔用于在机械加工(例如切割、钻孔)电路板或在电路板上焊接电子器件时定位电路板,标记用于指示生产商的信息或指示电路板的尺寸、层数以及型号等信息。
本发明人在实现本发明的过程中发现,现有技术至少存在以下问题:
由于如图1和图2所示现有的电路板上线路区域2以及板边区域3的结构是不同的,且基材1为多层绝缘材料层叠加后构成,线路区域2上所设置的线路21以及导电柱22能够增强线路区域2各层之间即位置相对的与基材1的最大延展平面相平行和/或相重叠的两个侧面之间的结合力,而板边区域3内除基材1本身的材料之外,未设置其他结构,所以现有的电路板上线路区域2各层之间即位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间的结合力大于板边区域3各层之间即位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间的结合力,二者是不均匀的,由于电路板上线路区域2以及板边区域3上的前文所述的结合力不均匀,导致基材1制造过程中所形成的内应力得不到均匀的释放,同时,由于基材1为多层绝缘材料层叠加后构成,所以前文所述的结合力差的板边区域3容易首先沿与电路板最大延展平面相垂直的方向发生较大的翘曲变形,进而导致电路板的板边区域3周围的部分乃至整个电路板也发生翘曲变形,由于电路板翘曲变形的程度即翘曲度较大时,会直接影响后续对电路板所进行的其他加工操作,例如:在金线键合机器内进行金线键合操作时,由于电路板存在翘曲变形,所以很难保证利用BGA植球(球栅阵列封装)方法在电路板上所形成的植球的后球面有较好的平面度;又如:通过推杆将电路板推动出金线键合机器的出料口时,推杆容易碰到电路板外表面上的金线,导致被碰的金线与未碰到的金线粘在一起,进而会影响电路板的成品率。
发明内容
本发明实施例提供了一种电路板以及该电路板的制造方法,解决了现有的电路板翘曲度较大,导致电路板成品率较低的技术问题。
为达到上述目的,本发明的实施例采用如下技术方案:
该电路板,包括:
基材,其为板状且由绝缘材料制成;
线路区域,其位于所述基材上,其中至少一层线路以及与线路相连的导电柱设置于所述线路区域上;
板边区域,其位于所述基材上并位于所述线路区域周围,其中包括防翘曲结构,所述防翘曲结构用于增加所述板边区域各层之间的结合力。
该电路板的制作方法,包括以下步骤:
在基材上的预先设定的所述线路区域制造出包含有所述线路以及所述导电柱的所述线路区域;
在基材上的预先设定的所述板边区域制造出包含有所述防翘曲结构的所述板边区域。
与现有技术相比,本发明所提供上述技术方案中的任一技术方案具有如下优点:
由于本发明所提供的电路板上,板边区域内设置有防翘曲结构,防翘曲结构能够增加板边区域各层之间即位置相对的两个与基材的最大延展平面相平行和/或相重叠的侧面之间的结合力,而板边区域各层之间即位置相对的两个与基材的最大延展平面相平行和/或相重叠的侧面之间的结合力较大时,电路板上线路区域以及板边区域上的前文所述的结合力会更为均匀,板边区域上位置相对的两个与基材的最大延展平面相平行和/或相重叠的侧面之间发生翘曲变形的程度即翘曲度必然会下降,板边区域的翘曲度较小时整个电路板的翘曲度也较小,后续对电路板所进行的BGA植球等其他加工操作,加工质量会更高、加工步骤也会更为顺利,进而电路板的成品率也会更高,所以解决了现有的电路板翘曲度较大,导致电路板成品率较低的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的电路板的主视示意图;
图2为现有的电路板的剖视示意图;
图3为本发明的实施例所提供的电路板的主视示意图;
图4为图3所示本发明的实施例所提供的电路板的局部放大示意图;
图5为图3所示本发明的实施例所提供的电路板的剖视示意图;
图6为本发明的实施例所提供的电路板制作方法的流程示意图;
图7为图6所示本发明的实施例所提供的电路板制作方法的具体流程示意图;
图8为图7所示本发明的实施例所提供的电路板制作方法中其中一种实施方式的具体流程示意图;
图9为图7所示本发明的实施例所提供的电路板制作方法中其中另一个实施方式的具体流程示意图。
具体实施方式
本发明提供一种电路板,包括:
基材,其为板状且由绝缘材料制成;
线路区域,其位于所述基材上,其中至少一层线路以及与所述线路相连的导电柱设置于所述线路区域上;
板边区域,其位于所述基材上并位于所述线路区域周围,其中包括防翘曲结构,所述防翘曲结构用于增加所述板边区域各层之间的结合力。
优选地,在本发明的各实施例中,所述防翘曲结构包括呈柱状的连接柱以及与所述连接柱相连接、且呈片形、条形或线形的连接件,其中:
所述连接柱的轴向方向与所述基材的最大延展平面相垂直;
所述连接件的最大延展方向与所述连接柱的轴向方向相交错;
优选地,所述连接件的最大延展方向与所述连接柱的轴向方向相垂直。
优选地,在本发明的各实施例中,所述连接柱贯穿或不贯穿设置于所述基材上,且至少一个所述连接件附着于所述板边区域与所述基材的最大延展平面相平行和/或相重叠的其中一个侧面上,至少一个所述连接件附着于所述板边区域与所述基材的最大延展平面相平行和/或相重叠的其中另一个侧面上。
优选地,在本发明的各实施例中,所述防翘曲结构包括至少两个所述连接柱,且所述连接柱沿与所述基材的最大延展平面相平行或相重叠或相垂直的方向上均匀或不均匀分布于所述板边区域。
优选地,在本发明的各实施例中,所述导电柱的轴向方向与所述基材的最大延展平面相垂直;所述线路的最大延展方向与所述基材的最大延展平面相平行。
优选地,在本发明的各实施例中,所述连接柱在所述板边区域内的分布密度不小于所述导电柱在所述线路区域的分布密度;
优选地,所述连接柱在所述板边区域内的分布密度与所述导电柱在所述线路区域的分布密度相同。
优选地,在本发明的各实施例中,
所述连接柱以及所述连接件的制作材料相同;和/或,
所述线路以及所述导电柱的制作材料相同;和/或,
所述连接柱、所述连接件、所述线路以及所述导电柱的制作材料相同;
优选地,所述连接柱、所述连接件、所述线路、所述导电柱为铜或铜合金或者铝或铝合金制成。
优选地,在本发明的各实施例中,所述导电柱以及所述线路采用无核增层方法制成,和/或,所述连接柱以及所述连接件采用无核增层方法制成。
本发明提供一种如前所述电路板的制作方法,包括以下步骤:
在基材上的预先设定的所述线路区域制造出包含有所述线路以及所述导电柱的所述线路区域;
在基材上的预先设定的所述板边区域制造出包含有所述防翘曲结构的所述板边区域。
优选地,在本发明的各实施例中,该电路板的制作方法具体包括以下步骤:
S1、同时在牺牲载体层上形成第一层所述线路以及第一层所述连接件,第一层所述线路与第一层所述连接件为同一层;
S2、同时在第一层所述线路上远离所述牺牲载体层的一侧形成第一层所述导电柱、并在第一层连接件远离所述牺牲载体层的一侧上形成第一层所述连接柱,第一层所述导电柱与第一层所述连接柱为同一层;
S3、同时在所述牺牲载体层上以及第一层所述线路、第一层所述连接件、第一层所述导电柱、第一层所述连接柱之间堆叠绝缘材料,形成第一绝缘材料层;
S4、蚀刻掉所述牺牲载体层。
优选地,在本发明的各实施例中,
该电路板的制作方法,还包括以下步骤:
S51、同时在第一层所述导电柱上形成第二层所述线路、在第一层所述连接柱上形成第二层所述连接件,第二层所述线路与第二层所述连接件为同一层;
或者,
该电路板的制作方法,还包括以下步骤:
S52、同时在第一层所述线路的远离第一层所述导电柱柱的一侧上形成第二层所述导电柱、在第一层所述连接件的远离第一层所述连接柱的一侧上形成第二层所述连接柱,第二层所述导电柱以及第二层所述连接柱为同一层;
S6、同时在第一绝缘材料层上以及第一层所述线路、第一层所述连接件、第二层所述导电柱、第二层所述连接柱之间堆叠绝缘材料,形成第二绝缘材料层,所述第一绝缘材料层以及所述第二绝缘材料层构成所述基材;
S7、同时在第二层所述导电柱上形成第三层所述线路、在第二层所述连接柱上形成第三层所述连接件,第三层所述线路与第三层所述连接件为同一层。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种翘曲度尤其的板边区域翘曲度较小,电路板成品率较高的电路板以及该电路板的制作方法。
如图3和图4所示,本发明实施例所提供的电路板,包括基材1,其为板状且由绝缘材料制成;
线路区域2,其位于基材1上,其中至少一层线路21以及与线路21相连的导电柱22设置于线路区域2上;
板边区域3,其位于基材1上并位于线路区域2周围,其中包括防翘曲结构4,防翘曲结构4用于增加板边区域3各层之间的结合力。
由于本发明所提供的电路板上,板边区域3内设置有防翘曲结构4,防翘曲结构4能够增加板边区域3各层之间即位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间的结合力,而板边区域3各层之间即位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间的结合力较大时,电路板上线路区域2以及板边区域3上的前文所述的结合力会更为均匀,板边区域3上位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间发生翘曲变形的程度即翘曲度必然会下降,翘曲度较小时整个电路板的翘曲度也较小,后续对电路板所进行的BGA植球等其他加工操作,加工质量会更高、加工步骤也会更为顺利,进而电路板的成品率也会更高,所以解决了现有的电路板的翘曲度较大,导致电路板成品率较低的技术问题。
本实施例中板边区域3上位置相对的两个与基材1的最大延展平面相重叠的侧面,是指电路板的正面或背面上位于板边区域3内的部分;由于电路板内的基材1通常由多层(两层以上)绝缘材料层构成,所以板边区域3上位置相对的两个与基材1的最大延展平面相平行的侧面,是指多层绝缘材料层上与电路板的正面或背面上位于板边区域3内的部分相平行的侧面。
如图5所示,本实施例中防翘曲结构4包括呈柱状的连接柱42以及与连接柱42相连接、且呈片形、条形或线形的连接件41,其中:
连接柱42的轴向方向与基材1的最大延展平面相垂直;
连接件41的最大延展方向与连接柱42的轴向方向相交错,连接件41的最大延展方向优选为与基材1的最大延展平面相平行。
连接件41可仅设置在电路板正面(上面)和电路板背面(下面),此时其与基材1的最大延展平面相重叠;不过优选地,可设置更多的连接件41,例如设置在图5中所示电路板正面(上面)与电路板背面(下面)之间,且较佳地与基材1的最大延展平面相平行。
这种结构的连接柱42以及连接件41均可以同时采用与现有技术中线路21以及铜柱即导电柱相同或相似的工艺制造。连接柱42以及连接件41所构成的结构类似于线路21以及铜柱所构成的结构,故而板边区域3上位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间的结合力也会接近于线路区域2上位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间的结合力,进而电路板上板边区域3以及线路区域2前文所述的结合力也会更为均匀,所以板边区域3上位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间发生翘曲变形的程度即翘曲度必然会下降。
本实施例中连接件41的最大延展方向与连接柱42的轴向方向相垂直。
在制造连接件41的过程中,连接件41材料的用量相同时,连接件41的最大延展方向与连接柱42的轴向方向相垂直时,连接件41在沿电路板的最大延展平面相平行和/或相重叠的方向上,与基材1的接触面积更大,在沿电路板的最大延展平面相垂直的方向上对基材1各部分所施加的力也较大,故而在板边区域3上位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间所增加的结合力的作用面积也较大。由于线路21的最大延展方向与基材1的最大延展平面相平行,故而连接件41的最大延展方向与基材1的最大延展平面相平行时,便于在制造线路21的同时制造出连接件41,而且,连接件41、基材1之间的结合力会与线路21、基材1之间的结合力更为接近,进而可以使得整个电路板各处前文所述结合力更为均匀。
本实施例中连接柱42贯穿或不贯穿设置于基材1上,且至少一个连接件41附着于板边区域3与基材1的最大延展平面相平行和/或相重叠的其中一个侧面上,至少一个连接件41附着于板边区域3与基材1的最大延展平面相平行和/或相重叠的其中另一个侧面上。
这种结构中连接柱42与连接件41构成了“I”形的防翘曲结构4,可以更为有效的防止板边区域3与基材1的最大延展平面相平行和/或相重叠的两个侧面沿与基材1的最大延展平面相垂直的方向上互相脱离而发生翘曲变形。
本实施例中防翘曲结构4包括至少两个连接柱42,连接柱42均匀或不均匀分布于板边区域3,连接柱42优选为均匀分布于板边区域3。连接柱42的数目越多,则防翘曲结构4在板边区域3上位置相对的两个与基材1的最大延展平面相平行和/或相重叠的侧面之间所增加的结合力的作用面积也越大。连接柱42均匀分布于板边区域3时,板边区域3各处的前文所述结合力更为均匀,板边区域3发生翘曲变形的概率越小。连接柱42不均匀分布于板边区域3上时,可以根据板边区域3各处的前文所述结合力的大小来决定设置连接柱42的数目与位置,从而使得整个电路板各处的前文所述结合力大小更为均匀。本实施例中由于基材1可以由多层(两层以上)绝缘材料层构成,故而连接柱42既可以贯穿整个基材1也可以仅贯穿其中一层或几层基材1内的绝缘材料层。
连接柱42仅贯穿其中一层或几层基材1内的绝缘材料层时,可以仅在其中一层或几层比较容易翘起的绝缘材料层上(例如接近基材1表面的部分绝缘材料层上)制造连接柱42以及连接件41,不仅制造工艺更为简单,而且连接柱42可以做的更短,更节省材料。
本实施例中导电柱22的轴向方向与基材1的最大延展平面相垂直;线路21的最大延展方向与基材1的最大延展平面相平行。这种结构中线路21以及导电柱22的位置比较规则,不仅节省材料,而且便于定位、制造,同时,线路21以及导电柱22与电路板上所设置的电子器件之间也便于连接。
本实施例中连接柱42在板边区域3内的分布密度不小于导电柱22在线路区域2的分布密度,连接柱42在板边区域3内的分布密度优选为与导电柱22在线路区域2的分布密度相同。
连接柱42在板边区域3内的分布密度越大,则板边区域3发生翘曲变形的概率越小,但同时,连接柱42设置越多成本也越大,而只要满足电路板板边区域3以及线路区域2各部分前文所述结合力基本一致,便可以起到较好的防翘曲变形的效果,而连接柱42在板边区域3内的分布密度与导电柱22在线路区域2的分布密度相同时,电路板板边区域3以及线路区域2各处前文所述结合力更接近一致,电路板发生翘曲变形的概率会更小。
本实施例中连接柱42以及连接件41的制作材料相同,和/或,线路21以及导电柱22的制作材料相同,和/或,连接柱42、连接件41、线路21以及导电柱22的制作材料相同,优选地,连接柱42、连接件41、线路21以及导电柱22为铜材料或铜合金制成。
连接柱42以及连接件41的制作材料相同时,连接柱42以及连接件41之间连接可靠性更为理想。同理,线路21以及导电柱22的制作材料相同时,线路21以及导电柱22之间连接可靠性更为理想。连接柱42、连接件41、线路21以及导电柱22的制作材料均相同,有利于选材和批量制造,更为重要的是,电路板上设置连接柱42、连接件41的板边区域3以及设置线路21以及导电柱22的线路区域2各处前文所述结合力更便于接近一致。铜材料或铜合金均为导电性能优良的导体材料,且具有较好的焊接性能,也便于线路21以及导电柱22与电路板上其他电子器件之间通过焊接的方式电连接。
本实施例中导电柱22以及线路21采用无核增层方法制成,和/或,连接柱42以及连接件41采用无核增层方法制成。无核增层方法是一种成熟的电路板制造技术,能够低成本、高效率的在电路板的基材1内形成各种互连的金属材料的支撑结构(这种支撑结构也被称为多层无芯支撑结构),有利于批量生产电路板。当然,本实施例中导电柱22以及线路21、连接柱42以及连接件41也可以采用无核增层方法之外的其他方法制成。
如图6所示,本发明实施例所提供的电路板的制作方法,包括以下步骤:
在基材1上的预先设定的如图5所示线路区域2制造出包含有线路21以及导电柱22的线路区域2;
在基材1上的预先设定的板边区域3制造出包含有防翘曲结构4的板边区域3。
由于本发明实施例所提供的电路板的制作方法与上述本发明实施例所提供的电路板具有相同的技术特征,所以也能产生相同的技术效果,解决相同的技术问题,此处不在重复阐述。
本实施例中可以先制造出如图5所示线路21、导电柱22以及防翘曲结构4,再堆叠绝缘材料形成基材1。这种方法可以避免基材1在成型线路21、导电柱22以及防翘曲结构4的过程中,对成型工艺的干扰,从而可以根据实际需要制造出形状更为标准、连接性能更为可靠的线路21、导电柱22以及任意形状的防翘曲结构4。
如图7、图8以及图9所示,本发明实施例所提供的电路板的制作方法,具体包括以下步骤:
S1、采用无核增层方法,同时在如图8所示牺牲载体层13上形成第一层线路211以及第一层连接件411,第一层线路211与第一层连接件411为同一层;
S2、采用无核增层方法,同时在第一层线路211上远离牺牲载体层13的一侧形成第一层导电柱221、并在第一层连接件411远离牺牲载体层13的一侧上形成第一层连接柱421,第一层导电柱221与第一层连接柱421为同一层;
S3、采用无核增层方法,同时在牺牲载体层13上以及第一层线路211、第一层连接件411、第一层导电柱221、第一层连接柱421之间堆叠绝缘材料,形成第一绝缘材料层141;
S4、蚀刻掉牺牲载体层13。
如图7、图8和图9所示,本发明实施例所提供的电路板的制作方法,还包括以下步骤:
S51、采用无核增层方法,同时在如图8所示第一层导电柱221上形成第二层线路212、在第一层连接柱421上形成第二层连接件412,第二层线路212与第二层连接件412为同一层;
依次执行上述步骤S1、步骤S2、步骤S3、步骤S4以及步骤S51可以制造出两层板。
或者,
本发明实施例所提供的电路板的制作方法,还包括以下步骤:
S52、采用无核增层方法,同时在如图9所示第一层线路211的远离第一层导电柱221的一侧上形成第二层导电柱222、在第一层连接件411的远离第一层连接柱421的一侧上形成第二层连接柱422,第二层导电柱222以及第二层连接柱422为同一层;
S6、采用无核增层方法,同时在第一绝缘材料层141上以及第一层线路211、第一层连接件411、第二层导电柱222、第二层连接柱422之间堆叠绝缘材料,形成第二绝缘材料层142,第一绝缘材料层141与第二绝缘材料层142构成基材1;
S7、采用无核增层方法,同时在第一层导电柱221上形成第二层线路212、在第一层连接柱421上形成第二层连接件412,第二层线路212与第二层连接件412为同一层;
S8、采用无核增层方法,同时在第二层导电柱222上形成第三层线路213、在第二层连接柱422上形成第三层连接件413,第三层线路213与第三层连接件413为同一层。
依次执行上述步骤S1、步骤S2、步骤S3、步骤S4、步骤S52、步骤S6、步骤S7以及步骤S8可以制造出三层板。以上步骤中,步骤S6与步骤S7的实施无先后顺序的限制,也就是说在实施完步骤S52之后,既可以先实施步骤S6,再实施步骤S7,也可以先实施步骤S7,再实施步骤S6。
本实施例所公开的以上制造方法可以根据客户的需要,重复类似步骤S52、步骤S6、步骤S7以及步骤S8所提供的制作方法制造出多层线路21以及多层的导电柱22,直至达到用户所需要的层数,与之相应,也可以制造出多层连接件41以及连接柱42,进而达到提高多层电路板的防翘曲性能的优点。本实施例中优选为制造五层或七层线路21以及导电柱22,同时,制造出五层或七层连接件41以及连接柱42。当然,本实施例中可以根据需要从任意一层线路或任意一层导电柱开始做起,例如:既可以先制造出第一层导电柱221以及第一层连接柱421,再制造出第一层线路211、第一层连接件411以及第一绝缘层141,也可以先制造出第一层导电柱221以及第一层连接柱421,再制造出第二层线路212、第二层连接件412以及第二绝缘层142。
本实施例中导电柱22以及连接柱42的高度尺寸即导电柱22以及连接柱42沿其各自轴向方向的尺寸优选为相同,每层线路21与每层连接件41的厚度尺寸优选为也相同,这样,便于制造导电柱22的过程中同时制造出连接柱42。
现有的无核增层方法(或称无芯支撑结构制作方法)制作线路的过程,通常包括以下步骤:
在牺牲载体层上,电镀阻挡金属层,在阻挡金属层上添加种子层;或者,对导电柱外的绝缘材料层进行减薄、平整,露出导电柱的表面并在导电柱的表面上,电镀阻挡金属层,在阻挡金属层上添加种子层;
在种子层上添加干膜(或称光刻胶层),进行曝光、显影、形成功能图形;在功能图形中线路电镀铜功能层,剥离干膜,形成线路。
现有的无核增层方法制作导电柱的过程,通常包括以下步骤:
在牺牲载体层上电镀阻挡金属层;或者,在线路上电镀阻挡金属层;
在阻挡金属层上添加种子层,在种子层上添加干膜(或称光刻胶层),进行曝光、显影、形成光刻胶图形;在光刻胶图形中线路电镀导电材料层;剥离干膜,留下导电柱;在导电柱上堆叠绝缘材料,形成包含有线路或导电柱的绝缘层。
当然,除了无核增层方法以外,本发明所提供的电路板制作方法也可以利用其他方法来制作如图5所示线路21以及导电柱22、连接柱42以及连接件41。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (11)
1.一种电路板,其特征在于,包括:
基材,其为板状且由绝缘材料制成;
线路区域,其位于所述基材上,其中至少一层线路以及与所述线路相连的导电柱设置于所述线路区域上;
板边区域,其位于所述基材上并位于所述线路区域周围,其中包括防翘曲结构,所述防翘曲结构用于增加所述板边区域各层之间的结合力。
2.根据权利要求1所述的电路板,其特征在于:所述防翘曲结构包括呈柱状的连接柱以及与所述连接柱相连接、且呈片形、条形或线形的连接件,其中:
所述连接柱的轴向方向与所述基材的最大延展平面相垂直;
所述连接件的最大延展方向与所述连接柱的轴向方向相交错;
优选地,所述连接件的最大延展方向与所述连接柱的轴向方向相垂直。
3.根据权利要求2所述的电路板,其特征在于:所述连接柱贯穿或不贯穿设置于所述基材上,且至少一个所述连接件附着于所述板边区域与所述基材的最大延展平面相平行和/或相重叠的其中一个侧面上,至少一个所述连接件附着于所述板边区域与所述基材的最大延展平面相平行和/或相重叠的其中另一个侧面上。
4.根据权利要求2或3所述的电路板,其特征在于:所述防翘曲结构包括至少两个所述连接柱,且所述连接柱沿与所述基材的最大延展平面相平行或相重叠或相垂直的方向上均匀或不均匀分布于所述板边区域。
5.根据权利要求1至4任一所述的电路板,其特征在于:所述导电柱的轴向方向与所述基材的最大延展平面相垂直;所述线路的最大延展方向与所述基材的最大延展平面相平行。
6.根据权利要求2至5任一所述的电路板,其特征在于:所述连接柱在所述板边区域内的分布密度不小于所述导电柱在所述线路区域的分布密度;
优选地,所述连接柱在所述板边区域内的分布密度与所述导电柱在所述线路区域的分布密度相同。
7.根据权利要求2至6任一所述的电路板,其特征在于:
所述连接柱以及所述连接件的制作材料相同;和/或,
所述线路以及所述导电柱的制作材料相同;和/或,
所述连接柱、所述连接件、所述线路以及所述导电柱的制作材料相同;
优选地,所述连接柱、所述连接件、所述线路、所述导电柱为铜或铜合金或者铝或铝合金制成。
8.根据权利要求1至7任一所述的电路板,其特征在于:所述导电柱以及所述线路采用无核增层方法制成,和/或,所述连接柱以及所述连接件采用无核增层方法制成。
9.一种如权利要求1至8任一所述电路板的制作方法,其特征在于:包括以下步骤:
在基材上的预先设定的所述线路区域制造出包含有所述线路以及所述导电柱的所述线路区域;
在基材上的预先设定的所述板边区域制造出包含有所述防翘曲结构的所述板边区域。
10.根据权利要求9所述的电路板的制作方法,其特征在于:该电路板的制作方法,具体包括以下步骤:
S1、同时在牺牲载体层上形成第一层所述线路以及第一层所述连接件,第一层所述线路与第一层所述连接件为同一层;
S2、同时在第一层所述线路上远离所述牺牲载体层的一侧形成第一层所述导电柱、并在第一层连接件远离所述牺牲载体层的一侧上形成第一层所述连接柱,第一层所述导电柱与第一层所述连接柱为同一层;
S3、同时在所述牺牲载体层上以及第一层所述线路、第一层所述连接件、第一层所述导电柱、第一层所述连接柱之间堆叠绝缘材料,形成第一绝缘材料层;
S4、蚀刻掉所述牺牲载体层。
11.根据权利要求10所述的电路板的制作方法,其特征在于:
该电路板的制作方法,还包括以下步骤:
S51、同时在第一层所述导电柱上形成第二层所述线路、在第一层所述连接柱上形成第二层所述连接件,第二层所述线路与第二层所述连接件为同一层;
或者,
该电路板的制作方法,还包括以下步骤:
S52、同时在第一层所述线路的远离第一层所述导电柱柱的一侧上形成第二层所述导电柱、在第一层所述连接件的远离第一层所述连接柱的一侧上形成第二层所述连接柱,第二层所述导电柱以及第二层所述连接柱为同一层;
S6、同时在第一绝缘材料层上以及第一层所述线路、第一层所述连接件、第二层所述导电柱、第二层所述连接柱之间堆叠绝缘材料,形成第二绝缘材料层,所述第一绝缘材料层以及所述第二绝缘材料层构成所述基材;
S7、同时在第二层所述导电柱上形成第三层所述线路、在第二层所述连接柱上形成第三层所述连接件,第三层所述线路与第三层所述连接件为同一层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106202884A CN102573274A (zh) | 2010-12-23 | 2010-12-23 | 电路板以及该电路板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106202884A CN102573274A (zh) | 2010-12-23 | 2010-12-23 | 电路板以及该电路板的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102573274A true CN102573274A (zh) | 2012-07-11 |
Family
ID=46417387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010106202884A Pending CN102573274A (zh) | 2010-12-23 | 2010-12-23 | 电路板以及该电路板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102573274A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104768326A (zh) * | 2015-03-31 | 2015-07-08 | 华为技术有限公司 | 印刷电路板及印刷电路板制造方法 |
CN110913583A (zh) * | 2019-10-23 | 2020-03-24 | 广州陶积电电子科技有限公司 | 一种改善非对称铜厚基板翘曲的方法及基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324952A (ja) * | 2001-04-24 | 2002-11-08 | Denso Corp | プリント基板 |
CN1503353A (zh) * | 2002-11-20 | 2004-06-09 | 矽品精密工业股份有限公司 | 可防止热变形的电路板及其制法 |
JP2007067010A (ja) * | 2005-08-29 | 2007-03-15 | Fujikura Ltd | 多層配線基板およびその製造方法 |
CN101241861A (zh) * | 2006-06-01 | 2008-08-13 | Amitec多层互连技术有限公司 | 新型多层无芯支撑结构及其制作方法 |
-
2010
- 2010-12-23 CN CN2010106202884A patent/CN102573274A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324952A (ja) * | 2001-04-24 | 2002-11-08 | Denso Corp | プリント基板 |
CN1503353A (zh) * | 2002-11-20 | 2004-06-09 | 矽品精密工业股份有限公司 | 可防止热变形的电路板及其制法 |
JP2007067010A (ja) * | 2005-08-29 | 2007-03-15 | Fujikura Ltd | 多層配線基板およびその製造方法 |
CN101241861A (zh) * | 2006-06-01 | 2008-08-13 | Amitec多层互连技术有限公司 | 新型多层无芯支撑结构及其制作方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104768326A (zh) * | 2015-03-31 | 2015-07-08 | 华为技术有限公司 | 印刷电路板及印刷电路板制造方法 |
CN104768326B (zh) * | 2015-03-31 | 2017-11-24 | 华为技术有限公司 | 印刷电路板及印刷电路板制造方法 |
CN110913583A (zh) * | 2019-10-23 | 2020-03-24 | 广州陶积电电子科技有限公司 | 一种改善非对称铜厚基板翘曲的方法及基板 |
CN110913583B (zh) * | 2019-10-23 | 2021-06-18 | 广州陶积电电子科技有限公司 | 一种改善非对称铜厚基板翘曲的方法及基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101751232B1 (ko) | 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법 | |
CN102867798B (zh) | 无核心层的封装基板及其制造方法 | |
CN102867807B (zh) | 无核心层的封装基板的制造方法 | |
CN101268723A (zh) | 印刷布线基板以及半导体封装 | |
CN102117752B (zh) | 引脚框架封装结构及其制作方法 | |
US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
CN101351088B (zh) | 内埋式线路结构及其工艺 | |
CN103871913B (zh) | 安装在有机衬底上的凹入的分立组件 | |
CN102523704A (zh) | 一种多阶hdi板的生产方法 | |
CN103117264A (zh) | 布线基板及其制造方法 | |
US11723153B2 (en) | Printed circuit board and method of fabricating the same | |
CN103687339A (zh) | 电路板及其制作方法 | |
CN103066029B (zh) | 封装基板条构造及其制造方法 | |
CN103404243A (zh) | 印刷电路板及其制造方法 | |
CN103796451A (zh) | 印刷布线板及印刷布线板的制造方法 | |
CN105555014A (zh) | 印刷电路板、制造印刷电路板的方法以及模块 | |
CN107734877B (zh) | 一种柔性线路板及其激光制备工艺 | |
CN101534607B (zh) | 打线基板及其制作方法 | |
CN104427789B (zh) | 多层电路板及其制作方法 | |
CN102573274A (zh) | 电路板以及该电路板的制作方法 | |
CN105792533A (zh) | 一种pcb的制作方法及pcb | |
CN206584961U (zh) | 一种led支架、led支架阵列、led器件及led显示屏 | |
CN103857204A (zh) | 承载板及其制作方法 | |
CN202940225U (zh) | 封装基板 | |
TW200623997A (en) | Method for fabricating a multi-layer packaging substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |