CN103857204A - 承载板及其制作方法 - Google Patents
承载板及其制作方法 Download PDFInfo
- Publication number
- CN103857204A CN103857204A CN201210493833.7A CN201210493833A CN103857204A CN 103857204 A CN103857204 A CN 103857204A CN 201210493833 A CN201210493833 A CN 201210493833A CN 103857204 A CN103857204 A CN 103857204A
- Authority
- CN
- China
- Prior art keywords
- layer
- conducting wire
- copper foil
- dielectric layer
- wire layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 281
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 99
- 239000011889 copper foil Substances 0.000 claims description 78
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 238000011068 loading method Methods 0.000 claims description 39
- 238000003466 welding Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 9
- 238000000608 laser ablation Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 28
- 239000010949 copper Substances 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 239000000126 substance Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一种承载板，其包括第一介电层、多个导电凸块及第一导电线路层，所述第一介电层具有相对的第一表面和第二表面，所述导电凸块的一端凸出于所述第一表面，所述第一导电线路层形成于所述第一介电层的第二表面一侧，所述第一导电线路层包括延伸至第一介电层内的延伸部，所述金属凸块通过所述延伸部与第一导电线路层相互电连接。本发明还提供一种所述承载板的制作方法。
Description
技术领域
本发明涉及电路板制作技术领域，尤其涉及一种承载板及其制作方法。
背景技术
采用倒装芯片球栅格阵列(FCBGA）进行封装芯片的电路板，通常需要制作阵列排布的多个导电凸块结构，以用于承载锡球。所述导电凸块需要贯穿防焊层并与对应的导电线路相互电连接。现有技术中，通常采用在所述导电线路上形成对应的防焊层开口，然后在防焊层上形成电镀阻挡层，并在电镀阻挡层中形成与防焊层开口对应的电镀阻挡层。由于防焊层开口和电镀阻挡层开口均需要显影形成，并且需要相互连通，在制作过程中需要对应的电镀阻挡层开口与防焊层开口进行对位。这样，需要将防焊层开口制作的相对较大，以便于显影形成电镀阻挡层开口时进行对位。这样的制作方法决定了制作的导电凸块结构的分布密度较小，不利于多个导电凸块结构密集分布。
发明内容
因此，有必要提供一种承载板的制作方法，可以得到具有密集分布的导电凸块结构的承载板。
一种承载板的制作方法，包括步骤：提供第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔，所述胶片具有中心区，所述第一离型膜与第二离型膜的形状及大小与所述中心区的形状及大小相互对应；依次压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔成为一个整体，所述胶片的中心区的两侧与第一离型膜和第二离型膜相互接触，得到多层基板，所述多层基板包括产品区及环绕产品区的废料区，所述产品区在第一铜箔表面的正投影位于所述中心区在第一铜箔表面的正投影之内；在第一铜箔表面形成第一光阻层及第一介电层，在第二铜箔表面形成第二光阻层及第三介电层；在第一介电层及第一光阻层内形成第一开孔，在所述第三介电层及第二光阻层内形成第二开孔；在所述第一开孔内形成第一导电凸块，在所述第二开孔内形成第二导电凸块；在第一开孔内形成第一延伸部并在第一介电层表面形成第一导电线路层，在第二开孔内形成第二延伸部并在第三介电层表面形成第三导电线路层，第一导电线路层通过第一延伸部与第一导电凸块相互电连通，第三导电线路层通过第二延伸部与第二导电凸块相互电连通；沿着产品区与废料区的交界线进行切割，并使得产品区中的第一铜箔与第一离型膜自然脱离，产品区中的第二铜箔与第二离型膜自然脱离，从而得到相互分离的第一承载基板和第二承载基板；以及从第一承载基板中去除第一铜箔及第一光阻层，得到第一承载板，从第二承载基板中去除第二铜箔及第二光阻层，得到第二承载板。
一种承载板，其包括第一介电层、多个导电凸块及第一导电线路层，所述第一介电层具有相对的第一表面和第二表面，所述导电凸块的一端凸出于所述第一表面，所述第一导电线路层形成于所述第一介电层的第二表面一侧，所述第一导电线路层包括延伸至第一介电层内的延伸部，所述金属凸块通过所述延伸部与第一导电线路层相互电连接。
与现有技术相比，本技术方案提供的承载板的制作方法，在制作用于形成金属凸块的盲孔时，采用一次激光烧蚀形成。这样，可以避免现有技术中采用两次显影分别在防焊层中形成开口而后在电镀阻挡层中形成开口，电镀阻挡层中形成开口需要与防焊层中的开口进行对位，而需要设定较大的防焊层中的开口，不利于形成密集排布的导电凸块。
附图说明
图1是本技术方案实施例提供的第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔的剖面示意图。
图2是本技术方案实施例提供的压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔后得到多层基板的剖面示意图。
图3是图2的第一铜箔表面上形成第一光阻层并在第二铜箔表面形成第二光阻层后的剖面示意图。
图4是图3的第一光阻层表面形成第一介电层并在第二光阻层表面形成第三介电层后的剖面示意图。
图5是图4的第一光阻层和第一介电层中形成第一开孔，第二光阻层和第三介电层中形成第二开孔后的剖面示意图。
图6是图5的第一开孔中形成第一导电凸块，第二开孔中形成第二导电凸块后的剖面示意图。
图7至图10是图6的第一介电层表面形成第一导电线路层，第三介电层的表面形成第三导电线路层后的剖面示意图。
图11是图10的第一导电线路层一侧形成第二介电层及第二导电线路层，第二导电线路层一侧形成第四介电层及第三导电线路层后的剖面示意图。
图12是图11的第二导电线路层一侧形成第一防焊层及第一防护层，第四导电线路层一侧形成第二防焊层及第二防护层后的剖面示意图。
图13和图14是切割得到的第一承载基板和第二承载基板的剖面示意图。
图15是图14中的第一承载基板去除第一铜箔、第一光阻层及第一防护层得到第一承载板，第二承载基板去除第二铜箔、第二光阻层及第二防护层得到第二承载板的剖面示意图。
图16是图15的第一承载板和第二承载板的导电凸块表面形成保护层后的剖面示意图。
主要元件符号说明
| 第一承载板 | 10a |
| 第二承载板 | 10b |
| 第一铜箔 | 11 |
| 第二铜箔 | 12 |
| 第一离型膜 | 13 |
| 第二离型膜 | 14 |
| 胶片 | 15 |
| 第一光阻层 | 31 |
| 第二光阻层 | 32 |
| 第一介电层 | 41 |
| 第三介电层 | 42 |
| 第一开孔 | 311 |
| 第二开孔 | 321 |
| 第一导电凸块 | 312 |
| 第二导电凸块 | 322 |
| 第一导电线路层 | 51 |
| 第一化学镀铜层 | 511 |
| 第一电镀阻挡图形 | 512 |
| 第一电镀铜层 | 513 |
| 第一延伸部 | 515 |
| 第三导电线路层 | 52 |
| 第二化学镀铜层 | 521 |
| 第二电镀阻挡图形 | 522 |
| 第二电镀铜层 | 523 |
| 第二延伸部 | 525 |
| 第二介电层 | 61 |
| 第一盲孔 | 611 |
| 第一导电盲孔 | 612 |
| 第四介电层 | 62 |
| 第二盲孔 | 621 |
| 第二导电盲孔 | 622 |
| 第二导电线路层 | 71 |
| 第四导电线路层 | 72 |
| 第一防焊层 | 81 |
| 第一开口 | 811 |
| 第二防焊层 | 82 |
| 第二开口 | 821 |
| 第一防护层 | 91 |
| 第二防护层 | 92 |
| 第一承载基板 | 100a |
| 第二承载基板 | 100b |
| 第一表面 | 411 |
| 第二表面 | 412 |
| 产品区域 | 103 |
| 废料区域 | 104 |
| 切口 | 105 |
| 多层基板 | 110 |
| 中心区 | 151 |
| 边缘区 | 152 |
| 表面处理层 | 90 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的承载板的制作方法包括如下步骤:
第一步，请参阅图1，提供第一铜箔11、第二铜箔12、第一离型膜13、第二离型膜14及胶片15。
第一铜箔11和第二铜箔12均为厚度为5微米至20微米的铜箔。优选地，第一铜箔11和第二铜箔12的厚度均为10微米至15微米。第一离型膜13和第二离型膜14可以为PE离型膜或PET离型膜等。胶片15为FR4环氧玻璃布半固化胶片。所述第一离型膜13和第二离型膜14也可以为金属片。
第一铜箔11、第二铜箔12及胶片15的形状及大小均相同。第一离型膜13和第二离型膜14的形状与第一铜箔11的形状相同，第一离型膜13和第二离型膜14的尺寸小于第一铜箔11的尺寸。具体的，第一离型膜13和第二离型膜14的横截面积小于第一铜箔11的横截面积。胶片15包括中心区151及环绕中心区151的边缘区152。中心区151的形状与第一离型膜13和第二离型膜14形状相同，尺寸大小相等。
胶片15为FR4环氧玻璃布半固化胶片。
第二步，请参阅图2，依次堆叠并一次压合第一铜箔11、第一离型膜13、胶片15、第二离型膜14及第二铜箔12成为一个整体，得到多层基板110。
堆叠所述第一铜箔11、第一离型膜13、胶片15、第二离型膜14及第二铜箔12时，使得第一铜箔11、第一离型膜13、胶片15、第二离型膜14及第二铜箔12中心相互对齐。由于第一离型膜13和第二离型膜14的尺寸小于第一铜箔11、第二铜箔12及胶片15尺寸，第一离型膜13和第二离型膜14分别与胶片15的中心区151相对应。在进行压合时，胶片15的边缘区152的两侧分别与第一铜箔11和第二铜箔12相互结合，胶片15的中心区151的两侧分别与第一离型膜13和第二离型膜14相接触，胶片15的中心区151并不与第一铜箔11和第二铜箔12相互接触。
多层基板110具有产品区域103及环绕产品区域103的废料区域104。产品区域103的横截面积小于第一离型膜13的横截面积。产品区域103在第一铜箔11表面的正投影位于第一离型膜13在第一铜箔11表面的正投影内。
可以理解的是，当用于同时制作多个封装基板时，产品区域103可以包括多个相互分离的产品单元，每个产品单元与对应的一个封装基板相对应。
第三步，请参阅图3，在第一铜箔11表面形成第一光阻层31，在第二铜箔12表面形成第二光阻层32。
第一光阻层31和第二光阻层32可以通过压合干膜，然后曝光并显影的方式形成。
本实施例中，第一光阻层31和第二光阻层32也可以采用其他可剥离层代替。
第四步，请参阅图4，在第一光阻层31表面压合第一介电层41，在第二光阻层32表面压合第三介电层42。
所述第一介电层41和第三介电层42可以同时经过压合半固化胶片的方式形成。
第五步，请参阅图5，在所述第一光阻层31和第一介电层41内形成多个第一开孔311，在第二光阻层32和第三介电层42内形成多个第二开孔321。
本步骤中，可以采用激光烧蚀的方式形成第一开孔311和第二开孔321。部分第一铜箔11从第一开孔311的底部露出，部分第二铜箔12从第二开孔321的底部露出。
第六步，请参阅图6，在第一开孔311内形成第一导电凸块312，在第二开孔321内形成第二导电凸块322。
本步骤中，可以通过电镀的方式形成第一导电凸块312和第二导电凸块322。第一导电凸块312和第二导电凸块322的材料可以为铜、铝或银等，优选为铜。第一导电凸块312的厚度小于第一光阻层31和第一介电层41厚度之和，且大于第一光阻层31的厚度。第二导电凸块322的高度小于第二光阻层32和第三介电层42的厚度之和，且大于第二光阻层32的厚度。
第七步，请参阅图7至图10，在第一介电层41表面及第一导电凸块312表面形成第一导电线路层51，在第三介电层42表面及第二导电凸块322表面形成第三导电线路层52。
本步骤具体可以采用如下方法：
首先，在第一介电层41表面及第一导电凸块312表面形成第一化学镀铜层511，在第三介电层42表面及第二导电凸块322表面形成第二化学镀铜层521。
然后，在第一化学镀铜层511的表面形成第一电镀阻挡图形512，在第二化学镀铜层521的表面形成第二电镀阻挡图形522。第一电镀阻挡图形512和第二电镀阻挡图形522可以通过压合干膜，然后曝光及显影，将预形成导电线路层对应的部分去除形成。
接着，采用电镀的方式，在从第一电镀阻挡图形512露出的第一化学镀铜层511表面形成第一电镀铜层513，在从第二电镀阻挡图形522露出的第二化学镀铜层521表面形成第二电镀铜层523。
最后，去除第一电镀阻挡图形512和第二电镀阻挡图形522，并蚀刻去除原被第一电镀阻挡图形512覆盖的第一化学镀铜层511，及原被第二电镀阻挡图形522覆盖的第二化学镀铜层521。
这样，第一导电线路层51由第一化学镀铜层511及第一电镀铜层513构成，第三导电线路层52由第二化学镀铜层521及第二电镀铜层523构成。第一导电线路层51与多个第一导电凸块312相互电连接。第三导电线路层52与多个第二导电凸块322相互电连接。本实施例中，第一导电线路层51包括延伸至第一开孔311内的第一延伸部515。第一导电凸块312与第一导电线路层51的第一延伸部515相互电连接。第三导电线路层52包括延伸至第二开孔321内的第二延伸部525。第二导电凸块322与第三导电线路层52的第二延伸部525相互电连接。
第八步，请参阅图11，在第一导电线路层51一侧压合第二介电层61，并形成第二导电线路层71。在第三导电线路层52一侧压合第四介电层62，并形成第四导电线路层72。
本步骤具体可以采用如下方法制作:
首先，在第一导电线路层51一侧压合第二介电层61，在第三导电线路层52一侧压合第四介电层62。
然后，通过激光烧蚀的方式，在第二介电层61内形成第一盲孔611，在第四介电层62内形成第二盲孔621。
最后，按照上述形成第一导电线路层51和第三导电线路层52相同的方法，形成第二导电线路层71和第四导电线路层72，并将第一盲孔611制作形成第一导电盲孔612，将第二盲孔621制作形成第二导电盲孔622。第一导电线路层51与第二导电线路层71通过第一导电盲孔612相互电导通，第三导电线路层52与第四导电线路层72通过第二导电盲孔622相互电导通。
第十步，请参阅图12，在第二导电线路层71一侧形成第一防焊层81，第一防焊层81内具有多个第一开口811，部分第二导电线路层71从第一开口811露出。在第四导电线路层72一侧形成第二防焊层82，第二防焊层82具有多个第二开口821，部分第四导电线路层72从所述第二开口821露出。
在此步骤之后，还包括在第一防焊层81的表面形成第一防护层91，在第二防焊层82的表面形成第二防护层92。
第十一步，请一并参阅图13及图14，沿着产品区域103与废料区域104的交界线进行切割形成环形的切口105，从而得到相互分离的第一承载基板100a和第二承载基板100b。
在产品区域103内，第一离型膜13和第二离型膜14与胶片15相互接触，第一铜箔11及第二铜箔12并不与胶片15相互结合，当沿着产品区域103与废料区域104的交界线进行切割时，第一铜箔11与第一离型膜13分离，第二离型膜14与第二铜箔12相互分离，从而得到两个相互分离的第一承载基板100a和第二承载基板100b。
第九步，请参阅图14及图15，去除第一承载基板100a的第一铜箔11，使得第一导电凸块312露出，并去除第一光阻层31及第一防护层91，得到第一承载板10a。去除第二承载基板100b的第二铜箔12，使得第二导电凸块322露出，并去除第二光阻层32及第二防护层92，得到第二承载板10b。
本步骤中，采用蚀刻的方式去除第一铜箔11和第二铜箔12。
请参阅图16，所述的承载板的制作方法还可以进一步包括在第一导电凸块312和第二导电凸块322外露的表面形成表面处理层90，并在从第一开口811露出的第二导电线路层71的表面及从第二开口821露出的第四导电线路层72的表面也形成表面处理层90的步骤，所述表面处理层90可以为有机保焊层（OSP）。
本技术方案还提供一种承载板10a，其包括第一导电凸块312、第一介电层41、第一导电线路层51、第二介电层61及第二导电线路层71。
第一介电层41具有相对的第一表面411和第二表面412。所述第一导电凸块312的一端凸出于所述第一表面411，所述第一导电线路层51形成于所述第一介电层41的第二表面412一侧，所述第一导电凸块312的另一端嵌于第一介电层41内且与第一导电线路层51相互电连接。所述第二介电层61压合于第一导电线路层51一侧，所述第二导电线路层71形成于第二介电层61远离第一导电线路层51的一侧，所述第二介电层61内形成有第一导电盲孔612，第一导电线路层51与第二导电线路层71通过所述第一导电盲孔612相互电连接。第一导电线路层51包括延伸至第一开孔311内的第一延伸部515。第一导电凸块312与第一导电线路层51的第一延伸部515相互电连接。
所述第二导电线路层71一侧还形成有第一防焊层81，所述防焊层内形成有开口，部分第二导电线路层71从所述开口露出。
所述第一导电凸块312凸出于第一表面411的表面、第二导电线路层71从防焊层的开口露出的表面形成有表面处理层90。
本技术方案提供的承载板进行制作过程中，通过在胶片15的两侧设置有横截面积小于第一铜箔11和第二铜箔12的离型膜13及14，这样，在制作形成导电线路之后，可以容易地将胶片与第一承载基板和第二承载基板分离。因此，本技术方案提供的承载板的制作方法，可以避免使用价格较为昂贵的特殊铜箔结构，从而降低了承载板的制作成本。
本技术方案提供的承载板的制作方法，在制作用于形成金属凸块的盲孔时，采用一次激光烧蚀形成。这样，可以避免现有技术中采用两次显影分别在防焊层中形成开口而后在电镀阻挡层中形成开口，电镀阻挡层中形成开口需要与防焊层中的开口进行对位，而需要设定较大的防焊层中的开口，不利于形成密集排布的导电凸块。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (13)
1.一种承载板的制作方法，包括步骤：
提供第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔，所述胶片具有中心区，所述第一离型膜与第二离型膜的形状及大小与所述中心区的形状及大小相互对应；
依次压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔成为一个整体，所述胶片的中心区的两侧与第一离型膜和第二离型膜相互接触，得到多层基板，所述多层基板包括产品区及环绕产品区的废料区，所述产品区在第一铜箔表面的正投影位于所述中心区在第一铜箔表面的正投影之内；
在第一铜箔表面形成第一光阻层及第一介电层，在第二铜箔表面形成第二光阻层及第三介电层；
在第一介电层及第一光阻层内形成第一开孔，在所述第三介电层及第二光阻层内形成第二开孔；
在所述第一开孔内形成第一导电凸块，在所述第二开孔内形成第二导电凸块；
在第一开孔内形成第一延伸部并在第一介电层表面形成第一导电线路层，在第二开孔内形成第二延伸部并在第三介电层表面形成第三导电线路层，第一导电线路层通过第一延伸部与第一导电凸块相互电连通，第三导电线路层通过第二延伸部与第二导电凸块相互电连通；
沿着产品区与废料区的交界线进行切割，并使得产品区中的第一铜箔与第一离型膜自然脱离，产品区中的第二铜箔与第二离型膜自然脱离，从而得到相互分离的第一承载基板和第二承载基板；以及
从第一承载基板中去除第一铜箔及第一光阻层，得到第一承载板，从第二承载基板中去除第二铜箔及第二光阻层，得到第二承载板。
2.如权利要求1所述的承载板的制作方法，其特征在于，在形成第一导电线路层和第三导电线路层之后，在进行切割之前，还包括在第一导电线路层一侧形成第二介电层，并在第二介电层表面形成第二导电线路层，在第三导电线路层一侧形成第四介电层，并在第四介电层表面形成第四导电线路层。
3.如权利要求2所述的承载板的制作方法，其特征在于，还包括在第二介电层内形成第一导电盲孔，第一导电线路层与第二导电线路层通过所述第一导电盲孔相互电导通，在第四介电层内形成第二导电盲孔，第三导电线路层与第四导电线路层通过所述第二导电盲孔相互电导通。
4.如权利要求2所述的承载板的制作方法，其特征在于，所述第一铜箔通过蚀刻的方式从第一承载基板去除，所述第二铜箔通过蚀刻的方式从第二承载基板去除。
5.如权利要求4所述的承载板的制作方法，其特征在于，在进行切割之前，还包括在第二导电线路层一侧形成第一保护层，在第四导电线路层一侧形成第二保护层，以在蚀刻第一铜箔和第二铜箔时保护第二导电线路层和第四导电线路层。
6.如权利要求2所述的承载板的制作方法，其特征在于，还包括在第二导电线路层表面形成第一防焊层，所述第一防焊层具有多个第一开口，部分第二导电线路层从所述第一开口露出，在第四导电线路层表面形成第二防焊层，所述第二防焊层具有多个第二开口，部分第四导电线路层从所述第二开口露出。
7.如权利要求1所述的承载板的制作方法，其特征在于，还包括在第一导电凸块的表面形成第一保护层，在所述第二导电凸块的表面形成第二保护层。
8.如权利要求1所述的承载板的制作方法，其特征在于，通过激光烧蚀的方式在第一介电层及第一光阻层内形成第一开孔，通过激光烧蚀的方式在所述第三介电层及第二光阻层内形成第二开孔，通过电镀的方式形成第一导电凸块及第二导电凸块。
9.如权利要求1所述的承载板的制作方法，其特征在于，所述第一导电凸块的厚度小于第一光阻层与第一介电层的厚度之和，且大于第一光阻层的厚度，所述第二导电凸块的厚度小于第二光阻层与第三介电层的厚度之和，且大于第二光阻层的厚度。
10.一种承载板，其包括第一介电层、多个导电凸块及第一导电线路层，所述第一介电层具有相对的第一表面和第二表面，所述导电凸块的一端凸出于所述第一表面，所述第一导电线路层形成于所述第一介电层的第二表面一侧，所述第一导电线路层包括延伸至第一介电层内的延伸部，所述金属凸块通过所述延伸部与第一导电线路层相互电连接。
11.如权利要求10所述的承载板，其特征在于，还包括第二介电层及第二导电线路层，所述第二介电层压合于第一导电线路层一侧，所述第二导电线路层形成于第二介电层远离第一导电线路层的一侧，所述第二介电层内形成有导电盲孔，第一导电线路层与第二导电线路层通过所述导电盲孔相互电连接。
12.如权利要求11所述的承载板，其特征在于，所述第二导电线路层一侧还形成有防焊层，所述防焊层内形成有开口，部分第二导电线路层从所述开口露出。
13.如权利要求10所述的承载板，其特征在于，所述导电凸块的表面形成有保护层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210493833.7A CN103857204B (zh) | 2012-11-28 | 2012-11-28 | 承载板及其制作方法 |
| TW101146768A TWI531291B (zh) | 2012-11-28 | 2012-12-12 | 承載板及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210493833.7A CN103857204B (zh) | 2012-11-28 | 2012-11-28 | 承载板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103857204A true CN103857204A (zh) | 2014-06-11 |
| CN103857204B CN103857204B (zh) | 2017-10-27 |
Family
ID=50864272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210493833.7A Active CN103857204B (zh) | 2012-11-28 | 2012-11-28 | 承载板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103857204B (zh) |
| TW (1) | TWI531291B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226031A (zh) * | 2014-07-02 | 2016-01-06 | 日月光半导体制造股份有限公司 | 衬底、其半导体封装及其制造工艺 |
| CN108901148A (zh) * | 2018-08-03 | 2018-11-27 | 江苏普诺威电子股份有限公司 | 背靠背压合制作含埋容芯板的线路板的生产工艺 |
| CN111148373A (zh) * | 2018-11-06 | 2020-05-12 | 欣兴电子股份有限公司 | 电路板制造方法 |
| US11419222B2 (en) | 2018-10-29 | 2022-08-16 | Unimicron Technology Corp. | Method of manufacturing circuit board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1980541A (zh) * | 2005-12-07 | 2007-06-13 | 新光电气工业株式会社 | 制造布线基板的方法和制造电子元件安装结构的方法 |
| US7358445B1 (en) * | 1997-03-14 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate and apparatus including the circuit substrate |
| CN101472406A (zh) * | 2007-12-25 | 2009-07-01 | 日本特殊陶业株式会社 | 布线基板的制造方法 |
| TW201029130A (en) * | 2009-01-16 | 2010-08-01 | Advanced Semiconductor Eng | Method for manufacturing coreless package substrate |
-
2012
- 2012-11-28 CN CN201210493833.7A patent/CN103857204B/zh active Active
- 2012-12-12 TW TW101146768A patent/TWI531291B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358445B1 (en) * | 1997-03-14 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate and apparatus including the circuit substrate |
| CN1980541A (zh) * | 2005-12-07 | 2007-06-13 | 新光电气工业株式会社 | 制造布线基板的方法和制造电子元件安装结构的方法 |
| CN101472406A (zh) * | 2007-12-25 | 2009-07-01 | 日本特殊陶业株式会社 | 布线基板的制造方法 |
| TW201029130A (en) * | 2009-01-16 | 2010-08-01 | Advanced Semiconductor Eng | Method for manufacturing coreless package substrate |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226031A (zh) * | 2014-07-02 | 2016-01-06 | 日月光半导体制造股份有限公司 | 衬底、其半导体封装及其制造工艺 |
| CN108901148A (zh) * | 2018-08-03 | 2018-11-27 | 江苏普诺威电子股份有限公司 | 背靠背压合制作含埋容芯板的线路板的生产工艺 |
| US11419222B2 (en) | 2018-10-29 | 2022-08-16 | Unimicron Technology Corp. | Method of manufacturing circuit board |
| CN111148373A (zh) * | 2018-11-06 | 2020-05-12 | 欣兴电子股份有限公司 | 电路板制造方法 |
| CN111148373B (zh) * | 2018-11-06 | 2021-06-29 | 欣兴电子股份有限公司 | 电路板制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103857204B (zh) | 2017-10-27 |
| TWI531291B (zh) | 2016-04-21 |
| TW201422088A (zh) | 2014-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| US8956918B2 (en) | Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier | |
| CN103687339A (zh) | 电路板及其制作方法 | |
| CN104602446A (zh) | 基板结构及其制作方法 | |
| US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
| CN103369820A (zh) | 具备高密度互连设计和散热结构的pcb板及其制作方法 | |
| CN103517582A (zh) | 多层电路板及其制作方法 | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| CN104241231A (zh) | 芯片封装基板及其制作方法 | |
| CN104219883A (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN105762131A (zh) | 封装结构及其制法 | |
| CN103871996A (zh) | 封装结构及其制作方法 | |
| CN103857197A (zh) | 电路板及其制作方法 | |
| CN103857204A (zh) | 承载板及其制作方法 | |
| CN103579173B (zh) | 半导体封装件的制法 | |
| CN103681559A (zh) | 芯片封装基板和结构及其制作方法 | |
| CN104681531A (zh) | 封装基板及其制法 | |
| CN105555014A (zh) | 印刷电路板、制造印刷电路板的方法以及模块 | |
| CN104219876A (zh) | 电路板及其制作方法 | |
| CN107210554A (zh) | 用于制造电互连结构的方法 | |
| CN105514053A (zh) | 半导体封装件及其制法 | |
| CN104299919A (zh) | 无芯层封装结构及其制造方法 | |
| CN103717014B (zh) | 基板结构的制作方法 | |
| CN105448883A (zh) | 芯片封装基板及、芯片封装结构及二者之制作方法 | |
| CN104105337A (zh) | 高密度线路的电路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161205 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231017 Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |