CN103404243A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN103404243A
CN103404243A CN2011800685003A CN201180068500A CN103404243A CN 103404243 A CN103404243 A CN 103404243A CN 2011800685003 A CN2011800685003 A CN 2011800685003A CN 201180068500 A CN201180068500 A CN 201180068500A CN 103404243 A CN103404243 A CN 103404243A
Authority
CN
China
Prior art keywords
layer
insulating barrier
path
barrier
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800685003A
Other languages
English (en)
Other versions
CN103404243B (zh
Inventor
李尚铭
尹星云
李赫洙
李诚远
全起道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100134489A external-priority patent/KR101231343B1/ko
Priority claimed from KR1020100134488A external-priority patent/KR101251749B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103404243A publication Critical patent/CN103404243A/zh
Application granted granted Critical
Publication of CN103404243B publication Critical patent/CN103404243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

公开了一种印刷电路板及其制造方法。所述印刷电路板包括：核心绝缘层；形成为穿过所述核心绝缘层的至少一个通路；埋置在所述核心绝缘层中的内部电路层；以及在所述核心绝缘层的顶表面或底表面上的外部电路层，其中，所述通路包括第一部分、在所述第一部分下的第二部分、在所述第一部分和所述第二部分之间的第三部分、以及包括与所述第一部分至所述第三部分的金属不同的金属的至少一个阻挡层。所述内部电路层和所述通路同时形成，从而减少了处理步骤。因为提供了奇数个电路层，所以印刷电路板具有轻薄结构。

Description

印刷电路板及其制造方法
技术领域
通过使用诸如铜的导电材料在绝缘基板上印刷电路线图案来形成印刷电路板。印刷电路板指的是在在其上安装电子零件之前的板。即，印刷电路板指的是这样一种电路板，其中，在平板上限定了安装位置以安装各种类型的电子装置，并且在平板上固定地印刷电路图案，以彼此连接电子装置。
背景技术
这样的印刷电路板（PCB）可以被分类为单层PCB和多层PCB，诸如积层板。
逐层制造积层板，即，多层PCB，并且，评估多层PCB的质量以改善多层PCB的成品率。另外，精确地连接互连线以制造高密度和小尺寸PCB。根据积层处理，在层之间形成互连线，以通过在层中形成的通孔而彼此连接层。取代机械钻孔作业，执行激光处理以形成具有微型尺寸的通孔。
图1是示出根据现有技术的多层PCB的截面图。
参见图1，根据现有技术的多层PCB10包括：核心绝缘层1；在核心绝缘层1之上和之下形成的内部电路图案层3和4；埋置内部电路图案层3和4的上和下绝缘层5和6；以及分别在上和下绝缘层5和6上形成的外部电路图案层7和8。
在核心绝缘层1与上和下绝缘层5和6中形成导电通路2和导电通孔，以将内部电路图案层3和4电连接到外部电路图案层7和8。
可以通过形成偶数个电路图案层（在图1中示出四层）来制造具有根据现有技术的上面的结构的多层PCB10。在沉积绝缘层后，作为外层的两层通过钻孔作业或激光处理而彼此电连接。然而，因为电路图案层的数量限于偶数，所以可能会增大基板的厚度，使得多层PCB10可能不适合于具有轻薄结构的便携电子产品或基板，诸如半导体芯片。
发明内容
【技术问题】
实施例提供了一种具有新颖结构的印刷电路板和及其制造方法。
实施例提供了一种包括奇数电路层的印刷电路板及其制造方法。
【技术方案】
根据实施例的一种印刷电路板包括：核心绝缘层；形成为穿过所述核心绝缘层的至少一个通路；埋置在所述核心绝缘层中的内部电路层；以及在所述核心绝缘层的顶表面或底表面上的外部电路层，其中，所述通路包括第一部分、在所述第一部分下的第二部分、在所述第一部分和第二部分之间的第三部分、以及包括与所述第一至第三部分的金属不同的金属的至少一个阻挡层。
根据实施例的一种印刷电路板的制造方法包括步骤：制备金属基板，所述金属基板具有堆叠结构，所述堆叠结构包括第一金属层、第二金属层、第三金属层和在所述第一至第三金属层之间的阻挡层；通过蚀刻所述金属基板的所述第一金属层来形成通路的第一部分；通过蚀刻所述金属基板的所述第二金属层来在所述通路的所述第一部分下形成连接部分和内部电路层；通过蚀刻所述金属基板的所述第三金属层来在所述连接部分下形成所述通路的第二部分；形成绝缘层以埋置所述通路；以及在所述绝缘层的顶表面或低表面上形成外部电路层。
【有益效果】
根据实施例，同时形成内部电路层和通路，从而可以减少处理步骤。另外，因为印刷电路板包括奇数个电路层，所以印刷电路板可以具有轻薄结构。
另外，在多层印刷电路板的绝缘层中埋置通路，因此可以改善散热功能。因为不采用电镀方法来形成通路，所以可以降低制造成本。
而且，通过使用包括多个堆叠金属的金属基板来形成通路和内部电路层，因此可以防止在制造过程期间基板弯曲。
附图说明
图1是示出根据现有技术的印刷电路板的截面图；
图2是示出根据第一实施例的印刷电路板的截面图；
图3至图17是用于说明在图2中所示的印刷电路板的制造过程的截面图；
图18是示出根据第二实施例的印刷电路板的截面图；
图19是示出根据第三实施例的印刷电路板的截面图；
图20至图36是用于说明在图19中所示的印刷电路板的制造过程的截面图；并且
图37是示出根据第四实施例的印刷电路板的截面图。
具体实施方式
公开了一种印刷电路板及其制造方法。该印刷电路板包括：核心绝缘层；形成为穿过所述核心绝缘层的至少一个通路；埋置在所述核心绝缘层中的内部电路层；以及在所述核心绝缘层的顶表面或底表面上的外部电路层，其中，所述通路包括第一部分、在所述第一部分下的第二部分、在所述第一部分和第二部分之间的第三部分、以及包括与所述第一至第三部分的金属不同的金属的至少一个阻挡层。所述内部电路层和所述通路同时形成，从而减少了处理步骤。因为提供了奇数个电路层，所以印刷电路板具有轻薄结构。
【用于本发明的模式】
以下，将参考附图详细描述实施例，使得本发明所属的领域内的技术人员可以容易地实现实施例。然而，实施例可以具有各种修改，而没有限制。
在下面的说明中，当零件被称为它包括部件时，该零件可以不排除其他部件，而是进一步包括另一个部件，除非上下文另有指示。
为了方便或清楚，可以夸大、省略或示意地绘制在附图中所示的每层的厚度和大小。另外，元件的大小不完全反映实际大小。在下面的说明中，类似的部件被分配类似的附图标记。
在实施例的描述中，可以明白，当一层（或膜）、区域或板被称为在另一层（或膜）、另一个区域或另一个板“上”或“下”时，它可以直接地或间接地在另一层（或膜）、区域或板上，或者也可以存在一个或多个中间层。
根据实施例，通过蚀刻处理同时形成通路和内部电路层，使得可以不使用电镀方法而形成包括奇数电路层的多层印刷电路板（PCB）。
以下，将参考图2至图17来描述根据实施例的PCB。
图2是示出根据第一实施例的PCB的截面图。
参见图2，根据实施例的PCB100包括：核心绝缘层，用于形成第一绝缘层120和第二绝缘层125；通路115，其形成在核心绝缘层中；内部电路层111，其形成在核心绝缘层中；以及第一和第二外部电路层131、135和145，其分别形成在第一和第二绝缘层120和125上。
第一绝缘层120形成在第二绝缘层125上，并且，在第一和第二绝缘层120和125之间可以存在另一个绝缘层（未示出）。
第一和第二绝缘层120和125可以包括热固聚合物基板、热塑聚合物基板、陶瓷基板或有机/无机复合基板。第一和第二绝缘层120和125可以包括聚合物树脂，诸如环氧绝缘树脂或聚酰亚胺树脂。另外，可以通过使用包括诸如玻璃纤维的固体成分的树脂来形成第一和第二绝缘层120和125。
可以通过使用相同的材料来形成第一和第二绝缘层120和125。
第一和第二绝缘层120和125可以分别具有范围在30微米至80微米之间的厚度。
具有第一和第二绝缘层120和125的堆叠结构的核心绝缘层的厚度的范围在60微米至160微米之间，优选地范围在60微米至140微米之间。通路115和内部电路层111形成在核心绝缘层中。
通路115是形成为穿过第一和第二绝缘层120和125的导电通路。通路115在第一和第二绝缘层120和125之间的边界处具有最大宽度d1。每一个通路115的宽度随着它到达第一和第二绝缘层120和125的顶表面而逐渐变窄。因此，每一个通路115的遇到第一和第二绝缘层120和125的顶表面的部分具有最小宽度d2，使得通路115具有六边形截面形状。
通路115的宽度d1和d2在大约20微米至大约100微米的范围之间。
通路115是导电通路，并且可以通过使用包括Cu的合金而形成。
通路115包括：埋置在第一绝缘层120中并且通过包括Cu的合金形成的第一部分115a；埋置在第一部分115a下的第二绝缘层125中并且通过与第一部分115a的合金相同的合金形成的第二部分115b；以及插入在第一和第二部分115a和115b之间并且通过与第一和第二部分115a和115b的合金相同的合金形成的第三部分115c。
同时，在第一至第三部分115a、115b和115c之间的边界处形成第一和第二阻挡层115d和115e。
详细而言，在第一部分115a和第三部分115c之间形成第一阻挡层115d，并且在第三部分115c和第二部分115b之间形成第二阻挡层115e。
通过使用与第一至第三部分115a、115b和115c的金属不同的金属来形成第一和第二阻挡层115d和115e。第一和第二阻挡层115d和115e的金属相对于第一至第三部分115a、115b和115c的金属具有蚀刻选择性。
第三部分115c形成在通路115的中心处，并且，第三部分115c的底表面或第二阻挡层115e的底表面可以具有通路115的最大宽度d1。
可以通过使用包括Cu的合金来形成第一至第三部分115a、115b和115c，并且可以通过使用包括Ni、Fe、Co、Mo、Cr或Pd的合金来形成第一和第二阻挡层115d和115e。
第一和第二部分115a和115b具有范围在20微米至70微米之间的厚度，并且第三部分115c具有范围在5微米至70微米之间的厚度。
第一和第二阻挡层115d和115e具有比第三部分115c的厚度小的厚度。优选的是，第一和第二阻挡层115d和115e具有大约10微米或更小的厚度。
在第二绝缘层125上形成内部电路层111。内部电路层111的电路图案具有范围在5微米至30微米之间的厚度和大约50微米或更小的宽度，优选地为30微米的宽度，使得可以形成微型图案。
内部电路层111具有矩形截面形状。
通过使用与通路115的第三部分115c相同的材料来形成内部电路层111，并且在内部电路层111下部分地形成第二阻挡层115e。
可以省略第二阻挡层115e。
分别在第一和第二绝缘层120和125的顶和底表面上形成包括连接到通路115的通路焊盘135和145与电路图案131的外部电路层131、135和145。
外部电路层131、135和145被分类为在核心绝缘层上形成的第一外部电路层131和135与在核心绝缘层下形成的第二外部电路层145。
外部电路层131、135和145可以形成具有30/30的线/间隔的微型图案。为此，沉积具有范围在6微米至30微米之间的厚度的铜层，然后，蚀刻铜层以形成外部电路层131、135和145。
虽然已经描述了以单层的形式在核心绝缘层上和下形成外部电路层131、135和145，但是实施例不限于此。例如，在第一和第二绝缘层120和125上形成用于埋置外部电路层131、135和145的上绝缘层后，可以在上绝缘层上形成电路层，以形成多层PCB。
如上所述，因为在根据实施例的PCB100的核心绝缘层中埋置内部电路层111，所以可以形成数量为2n+1个（n是正整数）的电路层。另外，绝缘层具有与基于核心绝缘层的电路层相同的数量，使得可以防止PCB在一个方向上弯曲。
因此，可以形成奇数个电路层，而不增加绝缘层的数量。另外，因为在核心绝缘层中形成包括导电材料的通路115，所以可以提高散热效率。
以下，将参考图3至图17来描述图2的PCB的制造方法。
首先，如图3中所示制备导电金属基板110。
可以通过使用轧制的箔或电解的箔的形式的、包括Cu的合金来形成导电金属基板110。导电金属基板110可以根据产品的规格而具有各种厚度。导电金属基板110具有第一金属层110a、第二金属层110b和第三金属层110c的堆叠结构。
可以通过使用包括Cu的合金来形成第一至第三金属层110a、110b和110c。在第一至第三金属层110a、110b和110c之间形成第一和第二阻挡金属层110d和110e。第一和第二阻挡金属层110d和110e包括相对于第一至第三金属层110a、110b和110c的金属具有蚀刻选择性的金属。
可以通过使用包括Ni、Fe、Co、Mo、Cr或Pd的合金来形成第一和第二阻挡金属层110d和110e。另外，第一和第二阻挡金属层110d和110e可以具有比第二金属层110b的厚度薄的厚度。
根据实施例，金属基板110优选地具有范围在80微米至170微米之间的厚度。可以通过诸如酸洗或冲洗的表面处理过程来处理金属基板110的表面。
然后，如图4中所示，向金属基板110的顶表面上附接光致抗蚀剂膜116。
光致抗蚀剂膜116形成用于蚀刻金属基板110的蚀刻图案。光致抗蚀剂膜116可以具有范围在15微米至30微米之间的各种厚度，并且，可以使用UV曝光类型光致抗蚀剂膜和LDI曝光类型光致抗蚀剂膜两者。
其后，如图5中所示，对光致抗蚀剂膜116进行曝光和显影处理以形成光致抗蚀剂图案（未示出），并且通过使用光致抗蚀剂图案作为掩模来蚀刻金属基板110，由此形成通路115的第一部分115a。
然后，通过使用诸如氯化铜和氯化铁的湿蚀刻溶液来湿蚀刻金属基板110的一部分，以形成通路115的第一部分115a。因为在第一金属层110a和第一阻挡金属层110d之间的蚀刻选择性，所以当形成第一部分115a时仅蚀刻第一金属层110a。
如图5中所示，在已经蚀刻了通路115的第一部分115a后，通过使用NaOH稀释溶液来将光致抗蚀剂图案脱层。
接下来，如图6中所示，在第一部分115a和第一阻挡金属层110d的暴露的前表面上形成光致抗蚀剂膜117。
为了通过使用第二金属层110b来形成内部电路层111，对在第一阻挡金属层110d上形成的光致抗蚀剂膜117的一部分进行曝光和显影处理，以形成在图7中所示的光致抗蚀剂图案118，并且通过使用光致抗蚀剂图案118作为掩模来蚀刻第一阻挡金属层110d，由此形成掩模图案119。
然后，通过使用与用于蚀刻掩模图案119的蚀刻溶液不同的蚀刻溶液来选择性地蚀刻在掩模图案119下形成的第二金属层110b，由此形成内部电路层111的第一区域111a和通路115的第三部分115c，如图8中所示。
当暴露在第二金属层110b下形成的第二阻挡层110e时，停止蚀刻处理，并且形成内部电路层111的第一区域111a。内部电路层111的第一区域111a具有矩形截面形状，并且在其上形成掩模图案119。
然后，如图9中所示，当去除掩模图案119和暴露的第二阻挡金属层110e时，将内部电路层111划分为由第二金属层110b形成的第一区域111a和由第二阻挡金属层110e形成的第二区域111b。
其后，如图10中所示，以下述方式来形成第一绝缘层120：可以在第一绝缘层120中埋置通路115的第一和第三部分115a和115c与内部电路层111。
可以通过使用具有诸如玻璃纤维的固态成分或没有固态成分的热固树脂或热塑树脂来形成第一绝缘层120。第一绝缘层120可以具有范围在大约30微米至大约80微米之间的厚度。
然后，在第一绝缘层120上形成铜箔层130。
铜箔层130是作为第一外部电路层131和135的基础的金属层，并且具有范围在6微米至30微米之间的厚度，使得可以将线/间隔形成为30/30微米。优选的是，铜箔层130具有范围在6微米至20微米之间的厚度，使得可以将线/间隔形成为15/15微米或更小。
可以通过使用CCL（敷铜箔叠层板）来形成第一绝缘层120和铜箔层130。
然后，如图11中所示，分别在铜箔层130上和在金属基板110下形成光致抗蚀剂膜136。
在金属基板110下形成的光致抗蚀剂膜136作为基础，以形成用于形成通路115的第二部分115b和内部电路层111的光致抗蚀剂图案。另外，在铜箔层130上形成的光致抗蚀剂膜136作为基础，以在金属基板110下形成光致抗蚀剂图案，并且作为保护膜以在金属基板110的蚀刻处理期间保护铜箔层130。
因此，可以将在铜箔层130上形成的光致抗蚀剂膜136替换为保护膜或保护有机层，并且可以将其省略。
其后，如图12中所示，在金属基板110下形成的光致抗蚀剂膜136被显影以形成光致抗蚀剂图案，并且通过使用光致抗蚀剂图案作为掩模来蚀刻金属基板110，由此在通路115的第一部分115a下形成第二部分115b。
可以执行蚀刻处理，直到暴露了第二阻挡金属层110e为止，因此在内部电路层111的底表面处暴露第二阻挡金属层110e。
以这种方式，将通路115的上和下部通过蚀刻处理划分为第一至第三部分115a、115b和115c，使得通路115具有六边形截面形状，其中，通路115的中心具有最大宽度d1，并且该宽度从通路115的中心向外部变窄。
当已经形成通路115的第二部分115b时，将光致抗蚀剂图案脱层。然后，如图13中所示，沉积第二绝缘层125，使得可以在第二绝缘层125中埋置通路115的第一部分115a，并且在第二绝缘层125上沉积铜箔层140。
第二绝缘层125和铜箔层140的材料和厚度可以与第一绝缘层120和在第一绝缘层120上形成的铜箔层130的材料和厚度相同。
然后，如图14中所示，光致抗蚀剂膜146分别附接在铜箔层130和140上。
光致抗蚀剂膜146可以具有范围在15微米至30微米之间的各种厚度，并且可以使用UV曝光类型的光致抗蚀剂膜和LDI曝光类型的光致抗蚀剂膜两者。
然后，对光致抗蚀剂膜146进行曝光和显影处理，使得分别在铜箔层130和140上形成光致抗蚀剂图案148，如图15中所示。其后，通过使用光致抗蚀剂图案148作为掩模来蚀刻铜箔层130和140，由此形成焊盘135和145与电路图案131，如图16中所示。
焊盘135和145与电路图案131可以构成在第一绝缘层120和第二外部电路层145上形成的第一外部电路层131和135。第一外部电路层131和135包括连接到通路115的第一部分115a的上焊盘135和包括与上焊盘135的铜箔层130相同的铜箔层130的上电路图案131。第二外部电路层145包括连接到通路115的第二部分115b的下焊盘145和包括与下焊盘145的铜箔层140相同的铜箔层140的下电路图案（未示出）。
最后，如图17中所示，埋置外部电路层131、135和145的电路图案131，并且形成覆盖膜150以暴露焊盘135和145。
以这种方式，与通过将绝缘层钻孔来形成通孔并且通过埋置通孔来形成通路的现有技术不同，该实施例在通过蚀刻金属基板110而形成通路115后形成埋置通路115的绝缘层120和125，由此降低制造成本。另外，因为通过使用与通路115相同的金属基板来形成内部电路层111，所以可以减少制造步骤。
以下，将参考图18来描述根据第二实施例的PCB。
参见图18，根据第二实施例的PCB200包括：用于形成第一绝缘层120和第二绝缘层125的核心绝缘层；在核心绝缘层中形成的通路115；在核心绝缘层中形成的内部电路层112；以及分别在第一和第二绝缘层120和125上形成的第一和第二外部电路层131、135和145。
第一绝缘层120形成在第二绝缘层125上，并且，在第一和第二绝缘层120和125之间可以存在另一个绝缘层。
可以通过使用包括诸如玻璃纤维的固体成分的树脂来形成第一和第二绝缘层120和125。可以通过使用相同的材料来形成第一和第二绝缘层120和125。
第一和第二绝缘层120和125具有堆叠结构以形成核心绝缘层。该核心绝缘层可以具有范围在大约60微米至大约140微米之间的厚度。在核心绝缘层中形成通路115和内部电路层112。
通路115是形成为穿过第一和第二绝缘层120和125的导电通路。通路115在第一和第二绝缘层120和125之间的边界处具有最大宽度d1。每一个通路115的宽度随着它到达第一和第二绝缘层120和125的顶表面而逐渐变窄。因此通路115具有六边形截面形状。
通路115的宽度d1和d2在大约20微米至大约100微米的范围之间。
通路115是导电通路，并且可以通过使用包括Cu的合金而形成。
通路115包括：埋置在第一绝缘层120中并且通过包括Cu的合金形成的第一部分115a；埋置在第一部分115a下的第二绝缘层125中并且通过与第一部分115a的合金相同的合金形成的第二部分115b；以及插入在第一和第二部分115a和115b之间并且通过与第一和第二部分115a和115b的合金相同的合金形成的第三部分115c。
同时，在第一至第三部分115a、115b和115c之间的边界处形成第一和第二阻挡层115d和115e。
详细而言，在第一部分115a和第三部分115c之间形成第一阻挡层115d，并且在第三部分115c和第二部分115b之间形成第二阻挡层115e。
通过使用与第一至第三部分115a、115b和115c的金属不同的金属来形成第一和第二阻挡层115d和115e。第一和第二阻挡层115d和115e的金属相对于第一至第三部分115a、115b和115c的金属具有蚀刻选择性。
第三部分115c形成在通路115的中心处，并且，第三部分115c的底表面可以具有通路115的最大宽度d1。
可以通过使用包括Cu的合金来形成第一至第三部分115a、115b和115c，并且可以通过使用包括Ni、Fe、Co、Mo、Cr或Pd的合金来形成第一和第二阻挡层115d和115e。
第一和第二部分115a和115b具有范围在20微米至70微米之间的厚度，并且第三部分115c具有范围在5微米至70微米之间的厚度。
第一和第二阻挡层115d和115e具有比第三部分115c的厚度小的厚度。优选的是，第一和第二阻挡层115d和115e具有大约10微米或更小的厚度。
内部电路层112具有矩形截面形状，并且具有大约60微米或更小的宽度，优选地具有50微米的宽度，使得可以形成微型图案。
通过使用与通路115的第三部分115c相同的材料来形成内部电路层112。
分别在第一和第二绝缘层120和125的顶和底表面上形成包括连接到通路115的通路焊盘135和145与电路图案131的外部电路层131、135和145。
在第一和第二绝缘层120和125的表面上形成外部电路层131、135和145，并且在第二绝缘层125上形成内部电路层112。
可以通过沉积铜箔层并且然后蚀刻铜箔层来形成外部电路层131、135和145。
在图18中所示的PCB200中，内部电路层112的电路图案具有矩形截面形状，与通路115类似，该矩形截面形状围绕在第一和第二绝缘层120和125之间的边界而对称地形成。埋置在第一绝缘层120中的区域包括与通路115的第三部分115c的材料相同的材料，并且，埋置在第二绝缘层125中的区域包括与通路115的第三部分115c的材料相同的材料。
可以通过使用在图3至图17中所示的制造方法来形成在图18中所示的内部电路层112。在图11和图12中所示的处理中，当形成通路115的第二部分115b时，可以同时形成被埋置在内部电路层112的第二绝缘层125中的区域。
如上所述，因为内部电路层112埋置在根据该实施例的PCB200的核心绝缘层中，所以可以形成数量为2n+1个（n是正整数）的电路层。另外，绝缘层具有与基于核心绝缘层的电路层相同的数量，使得可以防止PCB在一个方向上弯曲。
因此，可以形成奇数个电路层，而不增加绝缘层的数量。另外，因为在核心绝缘层中形成包括导电材料的通路115，所以可以提高散热效率。
此外，通过使用异质金属（hetero metal）来形成金属基板的中间层，从而可以防止金属基板在制造过程期间弯曲。
以下，将参考图19至图36来描述根据第三实施例的PCB。
图19是示出根据第三实施例的PCB的截面图。
参见图19，根据该实施例的PCB300包括：用于形成第一绝缘层320和第二绝缘层325的核心绝缘层；在核心绝缘层中形成的通路315；在核心绝缘层中形成的内部电路层311；以及分别在第一和第二绝缘层320和325上形成的第一和第二外部电路层331、335和345。
在第二绝缘层325上形成第一绝缘层320，并且，在第一和第二绝缘层320和325之间可以存在另一个绝缘层（未示出）。
第一和第二绝缘层320和325可以包括热固聚合物基板、热塑聚合物基板、陶瓷基板或有机/无机复合基板。第一和第二绝缘层320和325可以包括聚合物树脂，诸如环氧绝缘树脂或聚酰亚胺树脂。另外，可以通过使用包括诸如玻璃纤维的固体成分的树脂来形成第一和第二绝缘层320和325。
可以通过使用相同的材料来形成第一和第二绝缘层320和325。
第一和第二绝缘层320和325可以分别具有范围在约30微米至80微米之间的厚度。
具有第一和第二绝缘层320和325的堆叠结构的核心绝缘层的厚度的范围在约60微米至160微米之间，优选地范围在约60微米至140微米之间。
在核心绝缘层的表面上形成粘结层360和365。详细而言，分别在第一绝缘层320的顶表面和第二绝缘层325的底表面上形成粘结层360和365。
粘结层360和365被提供来加强在第一和第二绝缘层320和325与电路层331、335和345之间的粘结强度。粘结层360和365可以是包括硅烷的底漆树脂层，并且可以具有大约10微米或更小的厚度。
在核心绝缘层中形成通路315和内部电路层311。
通路315是形成为穿过第一和第二绝缘层320和325的导电通路。通路315在第一和第二绝缘层320和325之间的边界处具有最大宽度d1。每一个通路315的宽度随着它到达第一和第二绝缘层320和325的顶表面而逐渐变窄。因此，每一个通路315的遇到第一和第二绝缘层320和325的顶表面的部分具有最小宽度d2，使得通路315具有六边形截面形状。
通路315的宽度d1和d2在大约20微米至大约300微米的范围之间。
通路315是导电通路，并且可以通过使用包括Cu的合金而形成。
通路315包括：埋置在第一绝缘层320中并且通过包括Cu的合金形成的第一部分315a；埋置在第一部分315a下的第二绝缘层325中并且通过与第一部分315a的合金相同的合金形成的第二部分315b；以及插入在第一和第二部分315a和315b之间并且通过与第一和第二部分315a和315b的合金相同的合金形成的第三部分315c。
同时，在第一至第三部分315a、315b和315c之间的边界处形成第一和第二阻挡层315d和315e。
详细而言，在第一部分315a和第三部分315c之间形成第一阻挡层315d，并且在第三部分315c和第二部分315b之间形成第二阻挡层315e。
通过使用与第一至第三部分315a、315b和315c的金属不同的金属来形成第一和第二阻挡层315d和315e。第一和第二阻挡层315d和315e的金属相对于第一至第三部分315a、315b和315c的金属具有蚀刻选择性。
第三部分315c形成在通路315的中心处，并且，第三部分315c的底表面或第二阻挡层315e的底表面可以具有通路315的最大宽度d1。
可以通过使用包括Cu的合金来形成第一至第三部分315a、315b和315c，并且可以通过使用包括Ni、Fe、Co、Mo、Cr或Pd的合金来形成第一和第二阻挡层315d和315e。
第一和第二部分315a和315b具有范围在20微米至70微米之间的厚度，并且第三部分315c具有范围在5微米至70微米之间的厚度。
第一和第二阻挡层315d和315e具有比第三部分315c的厚度小的厚度。优选的是，第一和第二阻挡层315d和315e具有大约10微米或更小的厚度。
在第二绝缘层325上形成内部电路层311。内部电路层311的电路图案具有范围在5微米至30微米之间的厚度和大约50微米或更小的宽度，优选地为30微米的宽度，使得可以形成微型图案。
内部电路层311具有矩形截面形状。
通过使用与通路315的第三部分315c相同的材料来形成内部电路层311，并且在内部电路层311下部分地形成第二阻挡层315e。
可以省略第二阻挡层315e。
分别在第一和第二绝缘层320和325的顶和底表面上形成包括连接到通路315的通路焊盘335和345与电路图案331的外部电路层331、335和345。
外部电路层331、335和345被分类为在核心绝缘层上形成的第一外部电路层331和335与在核心绝缘层下形成的第二外部电路层345。
可以通过经由SAP（半加成法）电镀材料来形成外部电路层331、335和345。
虽然已经描述了以单层的形式在核心绝缘层上和下形成外部电路层331、335和345，但是实施例不限于此。例如，在第一和第二绝缘层320和325上形成用于埋置外部电路层331、335和345的上绝缘层后，可以在上绝缘层上形成电路层，以形成多层PCB。
如上所述，因为在根据实施例的PCB300的核心绝缘层中埋置内部电路层311，所以可以形成数量为2n+1个（n是正整数）的电路层。另外，绝缘层具有与基于核心绝缘层的电路层相同的数量，使得可以防止PCB在一个方向上弯曲。
因此，可以形成奇数个电路层，而不增加绝缘层的数量。另外，因为在核心绝缘层中形成包括导电材料的通路315，所以可以提高散热效率。
另外，因为在绝缘层320和325与外部电路层331、335和345之间形成包括底漆树脂的粘结层360和365，所以可以促进用于外部电路层331、335和345的电镀作业，使得可以提高在绝缘层320和325与外部电路层331、335和345之间的粘结强度。
以下，将参考图20至图36来描述图19的PCB的制造方法。
首先，如图20中所示制备导电金属基板310。
可以通过使用以轧制的箔或电解的箔的形式的、包括Cu的合金来形成导电金属基板310。导电金属基板310可以根据产品的规格而具有各种厚度。导电金属基板310具有第一金属层310a、第二金属层310b和第三金属层310c的堆叠结构。
可以通过使用包括Cu的合金来形成第一至第三金属层310a、310b和310c。在第一至第三金属层310a、310b和310c之间形成第一和第二阻挡金属层310d和310e。第一和第二阻挡属层310d和310e包括相对于第一至第三金属层310a、310b和310c的金属具有蚀刻选择性的金属。
可以通过使用包括Ni、Fe、Co、Mo、Cr或Pd的合金来形成第一和第二阻挡金属层310d和310e。另外，第一和第二阻挡金属层310d和310e可以具有比第二金属层310b的厚度薄的厚度。
根据该实施例，金属基板310优选地具有范围在80微米至170微米之间的厚度。可以通过诸如酸洗或冲洗的表面处理过程来处理金属基板310的表面。
然后，如图21中所示，向金属基板310的顶表面上附接光致抗蚀剂膜316。
光致抗蚀剂膜316形成用于蚀刻金属基板310的蚀刻图案。光致抗蚀剂膜316可以具有范围在15微米至30微米之间的各种厚度，并且可以使用UV曝光类型光致抗蚀剂膜和LDI曝光类型光致抗蚀剂膜两者。
其后，如图22中所示，对光致抗蚀剂膜316进行曝光和显影处理以形成光致抗蚀剂图案（未示出），并且通过使用光致抗蚀剂图案作为掩模来蚀刻金属基板310，由此形成通路315的第一部分315a。
然后，通过使用诸如氯化铜和氯化铁的湿蚀刻溶液来湿蚀刻金属基板310的一部分，以形成通路315的第一部分315a。因为在第一金属层310a和第一阻挡金属层310d之间的蚀刻选择性，所以当形成第一部分315a时仅蚀刻第一金属层310a。
如图22中所示，在已经蚀刻了通路315的第一部分315a后，通过使用NaOH稀释溶液来将光致抗蚀剂图案脱层。
接下来，如图23中所示，在第一部分315a和第一阻挡金金属层310d的暴露的前表面上形成光致抗蚀剂膜317。
为了通过使用第二金属层310b来形成内部电路层311，对在第一阻挡金金属层310d上形成的光致抗蚀剂膜317的一部分进行曝光和显影处理，以形成在图24中所示的光致抗蚀剂图案318，并且通过使用光致抗蚀剂图案318作为掩模来蚀刻第一阻挡金属层310d，由此形成掩模图案319。
然后，通过使用与用于蚀刻掩模图案319的蚀刻溶液不同的蚀刻溶液来选择性地蚀刻在掩模图案319下形成的第二金属层310b，由此形成内部电路层311的第一区域311a和通路315的第三部分315c，如图25中所示。
当暴露在第二金属层310b下形成的第二阻挡层310e时，停止蚀刻处理，并且形成内部电路层311的第一区域311a。内部电路层311的第一区域311a具有矩形截面形状，并且在其上形成掩模图案319。
然后，如图26中所示，当去除掩模图案319和暴露的第二阻挡金金属层310e时，将内部电路层311划分为由第二金属层310b形成的第一区域311a和由第二阻挡金属层310e形成的第二区域311b。
其后，如图27中所示，以下述方式来形成第一绝缘层320：可以在第一绝缘层320中埋置通路315的第一和第三部分315a和315c与内部电路层311。
可以通过使用具有诸如玻璃纤维的固态成分或没有固态成分的热固树脂或热塑树脂来形成第一绝缘层320。第一绝缘层320可以具有范围在大约30微米至大约80微米之间的厚度。
然后，在第一绝缘层320上形成粘结层360和铜箔层361。
铜箔层361作为用于SAP的基础，并且向第一绝缘层320上附接粘结层360。粘结层360包括底漆树脂。
详细而言，粘结层360包括底漆树脂，该底漆树脂包括硅烷。包括底漆树脂的粘结层360以PCF（涂敷底漆的铜箔）的形式被涂敷在铜箔层361上。
通路315的顶表面被加压以通过粘结层360接触铜箔层361。
然后，如图28中所示，分别在铜箔层361上和在金属基板310下形成光致抗蚀剂膜336。
在金属基板310下形成的光致抗蚀剂膜336作为基础，以形成用于形成通路315的第二部分315b和内部电路层311的光致抗蚀剂图案。另外，在铜箔层361上形成的光致抗蚀剂膜336作为基础，以在金属基板310下形成光致抗蚀剂图案，并且作为保护膜以在金属基板310的蚀刻处理期间保护铜箔层361。
因此，可以将在铜箔层361上形成的光致抗蚀剂膜336替换为保护膜或保护有机层，并且可以将其省略。
其后，如图29中所示，在金属基板310下形成的光致抗蚀剂膜336被显影以形成光致抗蚀剂图案，并且通过使用光致抗蚀剂图案作为掩模来蚀刻金属基板310，由此在通路315的第一部分315a下形成第二部分315b。
可以执行蚀刻处理，直到暴露了第二阻挡金属层310e为止，因此在内部电路层311的底表面处暴露第二阻挡金属层310e。
以这种方式，将通路315的上和下部通过蚀刻处理划分为第一至第三部分315a、315b和315c，使得通路315具有六边形截面形状，其中，通路315的中心具有最大宽度d1，并且该宽度从通路315的中心向外部变窄。
当已经形成通路315的第二部分315b时内，将光致抗蚀剂图案脱层。然后，如图30中所示，沉积第二绝缘层325使得可以在第二绝缘层325中埋置通路315的第一部分315a，并且在第二绝缘层325上沉积铜箔层366。
第二绝缘层325和铜箔层366的材料和厚度可以与第一绝缘层320和在第一绝缘层320上形成的铜箔层361的材料和厚度相同。
然后，如图31中所示，去除铜箔层361和366，使得可以暴露在铜箔层361和366下的粘结层360和365。
铜箔层361和366被完全蚀刻以便执行SAP，并且可以执行除胶渣处理以从粘结层360和365去除杂质，并且提供照明强度。
然后，如图32中所示，通过无电镀处理来在粘结层360和365上形成种子层332。
即，可以通过使用Cu来执行无电镀处理而形成种子层332。在粘结层360和365上和在具有3微米或更小的均匀厚度的通路315的暴露的顶和底表面上形成种子层332。
其后，如图33中所示，在种子层332上形成光致抗蚀剂图案348，以形成外部电路层331、335和345。
可以通过根据电路设计对于光致抗蚀剂膜执行曝光和显影处理来形成光致抗蚀剂图案348。
然后，如图34中所示，通过在经由光致抗蚀剂图案348暴露的种子层332上执行电镀处理来形成电镀层330和340。
根据电镀处理，计算电镀面积，并且向DC整流器或脉冲/反向型整流器施加电流，以提取诸如铜的导电金属。
然后，如图35中所示，将光致抗蚀剂图案348脱层，并且对于光致抗蚀剂图案348下的电镀层330和340与种子层332执行闪蚀（flash etching）处理，使得粘结层360和365被暴露，并且形成外部电路层331、335和345。
焊盘335和345与电路图案331可以构成在第一绝缘层320和第二外部电路层345上形成的第一外部电路层331和335。第一外部电路层331和335包括连接到通路335的第一部分335a的上焊盘335和上电路图案331。第二外部电路层345包括连接到通路315的第二部分315b的下焊盘345和下电路图案（未示出）。
最后，如图36中所示，埋置外部电路层331、335和345的电路图案331，并且形成覆盖膜350以暴露焊盘335和345。
以这种方式，与通过将绝缘层钻孔来形成通孔并且通过埋置通孔来形成通路的现有技术不同，该实施例在通过蚀刻金属基板310而形成通路315后形成埋置通路315的绝缘层320和325，由此降低制造成本。另外，因为通过使用与通路315相同的金属基板来形成内部电路层311，所以可以减少制造步骤。
另外，通过SAP来形成外部电路层331、335和345，使得可以形成微型图案。
以下，将参考图37来描述根据第四实施例的PCB。
参见图37，根据第四实施例的PCB400包括：用于形成第一绝缘层420和第二绝缘层425的核心绝缘层；在核心绝缘层中形成的通路415；在核心绝缘层中形成的内部电路层412；以及分别在第一和第二绝缘层420和425上形成的第一和第二外部电路层431、435和445。
第一绝缘层420形成在第二绝缘层425上，并且，在第一和第二绝缘层420和425之间可以存在另一个绝缘层。
可以通过使用包括诸如玻璃纤维的固体成分的树脂来形成第一和第二绝缘层420和425。可以通过使用相同的材料来形成第一和第二绝缘层420和425。
第一和第二绝缘层420和425具有堆叠结构以形成核心绝缘层。该核心绝缘层可以具有在大约60微米至大约140微米的范围之间的厚度。
在核心绝缘层的表面上形成粘结层460和465。详细而言，分别在第一绝缘层420的顶表面和第二绝缘层425的底表面上形成粘结层460和465。
粘结层460和465被提供来加强在第一和第二绝缘层420和425与电路层431、435和445之间的粘结强度。粘结层460和465可以是包括硅烷的底漆树脂层，并且可以具有大约10微米或更小的厚度。在核心绝缘层中形成通路415和内部电路层412。
通路415是形成为穿过第一和第二绝缘层420和425的导电通路。通路415在第一和第二绝缘层420和425之间的边界处具有最大宽度。每一个通路415的宽度随着它到达第一和第二绝缘层420和425的顶表面而逐渐变窄。因此，通路415具有六边形截面形状。
通路415的宽度d1和d2在大约20微米至大约100微米的范围之间。
通路415是导电通路，并且可以通过使用包括Cu的合金而形成。
通路415包括：埋置在第一绝缘层420中并且通过包括Cu的合金形成的第一部分415a；埋置在第一部分415a下的第二绝缘层425中并且通过与第一部分415a的合金相同的合金形成的第二部分415b；以及插入在第一和第二部分415a和415b之间并且通过与第一和第二部分415a和415b的合金相同的合金形成的第三部分415c。
同时，在第一至第三部分415a、415b和415c之间的边界处形成第一和第二阻挡层415d和415e。
详细而言，在第一部分415a和第三部分415c之间形成第一阻挡层415d，并且在第三部分415c和第二部分415b之间形成第二阻挡层415e。
通过使用与第一至第三部分415a、415b和415c的金属不同的金属来形成第一和第二阻挡层415d和415e。第一和第二阻挡层415d和415e的金属相对于第一至第三部分415a、415b和415c的金属具有蚀刻选择性。
第三部分415c形成在通路415的中心处，并且，第三部分415c的底表面或第二阻挡层415e的底表面可以具有通路415的最大宽度d1。
可以通过使用包括Cu的合金来形成第一至第三部分415a、415b和415c，并且可以通过使用包括Ni、Fe、Co、Mo、Cr或Pd的合金来形成第一和第二阻挡层415d和415e。
第一和第二部分415a和415b具有范围在20微米至70微米之间的厚度，并且第三部分415c具有范围在5微米至70微米之间的厚度。
第一和第二阻挡层415d和415e具有比第三部分415c的厚度小的厚度。优选的是，第一和第二阻挡层115d和115e具有大约10微米或更小的厚度。
分别在第一和第二绝缘层420和425的顶和底表面上形成包括连接到通路415的通路焊盘435和445的外部电路层431、435和445和电路图案431。
在第一和第二绝缘层420和425的表面上形成外部电路层431、435和445，并且在第一和第二绝缘层420和425之间形成内部电路层412。
可以通过SAP来形成外部电路层431、435和445。
在图37中所示的PCB400中，内部电路层412的电路图案具有矩形截面形状，与通路415类似，该矩形截面形状围绕在第一和第二绝缘层420和425之间的边界而对称地形成。埋置在第一绝缘层420中的区域包括与通路415的第三部分415c的材料相同的材料，并且，埋置在第二绝缘层425中的区域包括与通路415的第三部分415c的材料相同的材料。
可以通过使用在图20至36中所示的制造方法来形成在图37中所示的内部电路层412。
虽然已经参考实施例的多个说明性实施例而描述了该实施例，但是应当明白，本领域内的技术人员可以设计落在本公开的原理的精神和范围内的多种其他修改和实施例。更具体地，在本公开、附图和所附的权利要求的范围内的主组合布置的部件部分和/或布置中，各种改变和修改是可能的。除了在部件部分和/或布置中的改变和修改之外，替代使用也对于本领域内的技术人员是显然的。

Claims (23)

1.一种印刷电路板，包括：
核心绝缘层；
形成为穿过所述核心绝缘层的至少一个通路；
埋置在所述核心绝缘层中的内部电路层；以及
在所述核心绝缘层的顶表面或底表面上的外部电路层，
其中，所述通路包括第一部分、在所述第一部分下的第二部分、在所述第一部分和第二部分之间的第三部分、以及包括与所述第一部分至所述第三部分的金属不同的金属的至少一个阻挡层。
2.根据权利要求1所述的印刷电路板，其中，所述核心绝缘层包括：
第一绝缘层，用于埋置所述通路的所述第一部分和所述第三部分；以及
位于所述第一绝缘层下的第二绝缘层，用于埋置所述通路的所述第二部分。
3.根据权利要求2所述的印刷电路板，其中，所述内部电路层是通过使用与所述通路的所述第三部分的材料相同的材料来形成的。
4.根据权利要求1所述的印刷电路板，其中，所述通路的所述第一部分至所述第三部分是通过使用相同材料来形成的。
5.根据权利要求1所述的印刷电路板，其中，所述内部电路层具有矩形截面形状。
6.根据权利要求1所述的印刷电路板，其中，所述阻挡层包括：
在所述第一部分和所述第三部分之间的第一阻挡层；以及
在所述第三部分和所述第二部分之间的第二阻挡层，并且
其中，所述第一阻挡层和所述第二阻挡层是通过使用相同材料来形成的。
7.根据权利要求1所述的印刷电路板，其中，所述印刷电路板包括电路层，所述电路层包括所述内部电路层和所述外部电路层，并且数量为2n+1个（n是正整数）。
8.根据权利要求1所述的印刷电路板，其中，所述阻挡层形成在所述内部电路层下。
9.根据权利要求1所述的印刷电路板，进一步包括在所述核心绝缘层的所述顶表面或所述底表面上形成以暴露所述通路的粘结层。
10.根据权利要求9所述的印刷电路板，其中，所述粘结层包括底漆树脂。
11.一种印刷电路板的制造方法，所述方法包括：
制备金属基板，所述金属基板具有堆叠结构，所述堆叠结构包括第一金属层、第二金属层、第三金属层和在所述第一金属层至所述第三金属层之间的阻挡层；
通过蚀刻所述金属基板的所述第一金属层来形成通路的第一部分；
通过蚀刻所述金属基板的所述第二金属层来在所述通路的所述第一部分下形成连接部分和内部电路层；
通过蚀刻所述金属基板的所述第三金属层来在所述连接部分下形成所述通路的第二部分；
形成绝缘层以埋置所述通路；以及
在所述绝缘层的顶表面或低表面上形成外部电路层。
12.根据权利要求11所述的方法，其中，形成所述绝缘层包括：
形成第一绝缘层以埋置所述通路的所述第一部分、所述连接部分和所述内部电路层；以及
形成第二绝缘层以埋置所述通路的所述第二部分。
13.根据权利要求11所述的方法，其中，制备所述金属基板包括：使用相对于所述第一金属层至所述第三金属层具有蚀刻选择性的材料来形成所述阻挡层。
14.根据权利要求11所述的方法，其中，形成所述外部电路层包括：
在所述绝缘层之上和之下形成铜箔层；
在所述铜箔层上形成光致抗蚀剂图案；以及
通过使用所述光致抗蚀剂图案作为掩模来蚀刻所述铜箔层，形成所述外部电路层。
15.根据权利要求11所述的方法，其中，在所述通路的所述第二部分和所述第三部分之间的边界的宽度大于在所述通路和所述绝缘层之间的边界的宽度。
16.根据权利要求11所述的方法，其中，制备所述金属基板包括：使用相同材料来形成所述第一金属层至所述第三金属层。
17.根据权利要求11所述的方法，其中，形成所述通路的所述第二部分包括：湿蚀刻所述金属基板的所述第三金属层，以形成所述通路的所述第二部分，并且同时形成所述内部电路层的下部。
18.根据权利要求11所述的方法，其中，所述内部电路层具有大约50微米或更小的宽度。
19.根据权利要求11所述的方法，其中，所述第一金属层至所述第三金属层是通过使用包括铜的合金来形成的，并且所述阻挡层通过使用包括镍的合金来形成的。
20.根据权利要求11所述的方法，进一步包括：在所述绝缘层的所述顶表面或所述底表面上形成粘结层。
21.根据权利要求20所述的方法，其中，形成所述粘结层包括：将结合到铜箔层的所述粘结层附接到所述绝缘层之上或之下。
22.根据权利要求21所述的方法，其中，形成所述外部电路层包括：
去除所述铜箔层；
在所述粘结层上形成无电镀层；
在所述无电镀层上形成光致抗蚀剂图案；以及
通过使用所述光致抗蚀剂图案作为掩模执行电镀处理来形成所述外部电路层。
23.根据权利要求22所述的方法，其中，形成所述外部电路层包括：在所述电镀处理后，执行闪蚀处理，直到已经去除了所述无电镀层为止。
CN201180068500.3A 2010-12-24 2011-12-23 印刷电路板及其制造方法 Active CN103404243B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020100134489A KR101231343B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR10-2010-0134489 2010-12-24
KR10-2010-0134488 2010-12-24
KR1020100134488A KR101251749B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
PCT/KR2011/010024 WO2012087058A2 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN103404243A true CN103404243A (zh) 2013-11-20
CN103404243B CN103404243B (zh) 2017-04-26

Family

ID=46314659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180068500.3A Active CN103404243B (zh) 2010-12-24 2011-12-23 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US9572250B2 (zh)
EP (1) EP2656703B1 (zh)
JP (1) JP5992923B2 (zh)
CN (1) CN103404243B (zh)
TW (1) TWI617225B (zh)
WO (1) WO2012087058A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104768325A (zh) * 2014-01-08 2015-07-08 南亚电路板股份有限公司 印刷电路板及其制作方法
CN105448491A (zh) * 2014-09-24 2016-03-30 三星电机株式会社 线圈单元及其制造方法、薄膜电感器及其制造方法
CN105744740A (zh) * 2014-12-29 2016-07-06 三星电机株式会社 印刷电路板及其制造方法
CN110062522A (zh) * 2018-01-18 2019-07-26 施赖纳集团两合公司 具有能导电的结构元件之间的连接的柔性电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102187695B1 (ko) * 2014-01-28 2020-12-07 엘지이노텍 주식회사 인쇄회로기판
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10798821B2 (en) 2016-04-02 2020-10-06 Intel Corporation Circuit board having a passive device inside a via
KR102680006B1 (ko) * 2018-12-12 2024-07-02 삼성전기주식회사 인쇄회로기판
KR20220098997A (ko) * 2021-01-05 2022-07-12 삼성전기주식회사 인쇄회로기판
TWI824303B (zh) * 2021-09-23 2023-12-01 欣興電子股份有限公司 電路板線路結構改良方法及電路板線路改良結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
WO2004073369A1 (ja) * 2003-02-13 2004-08-26 Daiwa Co., Ltd. 多層配線基板及びその製造方法
JP2005064203A (ja) * 2003-08-11 2005-03-10 North:Kk 多層配線基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
JPH09181422A (ja) * 1995-12-25 1997-07-11 Hitachi Aic Inc プリント配線板の製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
DE69821399T2 (de) 1997-03-25 2004-12-09 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Elektronische Verdrahtungsstruktur und ihre Herstellung
JP4195162B2 (ja) * 1999-12-21 2008-12-10 東洋鋼鈑株式会社 多層プリント配線板及びその製造方法
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP2002179772A (ja) * 2000-12-08 2002-06-26 Mitsui Mining & Smelting Co Ltd プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
CN100383278C (zh) * 2002-02-28 2008-04-23 日本瑞翁株式会社 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP2004165544A (ja) 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd プリント配線板
JPWO2005007756A1 (ja) * 2003-05-21 2006-08-31 日立化成工業株式会社 プライマ、樹脂付き導体箔、積層板並びに積層板の製造方法
JP3949676B2 (ja) * 2003-07-22 2007-07-25 三井金属鉱業株式会社 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
TWI295911B (en) * 2006-06-08 2008-04-11 Advanced Semiconductor Eng Manufacturing method of circuit board
US20100233476A1 (en) 2006-06-20 2010-09-16 Makoto Uchida Copper foil with primer resin layer and laminated sheet using the same
TWM307931U (en) * 2006-07-07 2007-03-11 Wintek Corp Single-layer flexible printed circuit board
JP2008124370A (ja) * 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
WO2008105867A1 (en) * 2007-01-02 2008-09-04 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP2009076699A (ja) 2007-09-20 2009-04-09 Fujikura Ltd 多層プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
WO2004073369A1 (ja) * 2003-02-13 2004-08-26 Daiwa Co., Ltd. 多層配線基板及びその製造方法
JP2005064203A (ja) * 2003-08-11 2005-03-10 North:Kk 多層配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104768325A (zh) * 2014-01-08 2015-07-08 南亚电路板股份有限公司 印刷电路板及其制作方法
CN105448491A (zh) * 2014-09-24 2016-03-30 三星电机株式会社 线圈单元及其制造方法、薄膜电感器及其制造方法
CN105744740A (zh) * 2014-12-29 2016-07-06 三星电机株式会社 印刷电路板及其制造方法
CN110062522A (zh) * 2018-01-18 2019-07-26 施赖纳集团两合公司 具有能导电的结构元件之间的连接的柔性电路

Also Published As

Publication number Publication date
TW201247057A (en) 2012-11-16
TWI617225B (zh) 2018-03-01
WO2012087058A3 (en) 2012-10-04
CN103404243B (zh) 2017-04-26
EP2656703B1 (en) 2021-08-25
EP2656703A2 (en) 2013-10-30
US20140069705A1 (en) 2014-03-13
JP2014501448A (ja) 2014-01-20
US9572250B2 (en) 2017-02-14
WO2012087058A2 (en) 2012-06-28
EP2656703A4 (en) 2017-09-13
JP5992923B2 (ja) 2016-09-14

Similar Documents

Publication Publication Date Title
CN103404243A (zh) 印刷电路板及其制造方法
US7348677B2 (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
US9497853B2 (en) Printed circuit board and method for manufacturing the same
TW201247072A (en) Method of manufacturing multilayer wiring substrate
CN101743786B (zh) 穿过高密度互连hdi衬底材料上的电介质涂层形成固体盲孔的方法
TWM605446U (zh) 一種部件承載件
CN101588680A (zh) 印刷线路板制造方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP4203425B2 (ja) 両面型回路配線基板の製造方法
JP2019160929A (ja) 配線基板およびその製造方法
CN210405831U (zh) 一种多层pcb板
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005136282A (ja) 多層配線基板及びその製造方法
CN111447753A (zh) 一种线路板及其制造方法
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101262513B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2007250747A (ja) プリント配線板製造方法及びプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant