CN101496227B - 新型集成电路支撑结构及其制作方法 - Google Patents

新型集成电路支撑结构及其制作方法 Download PDF

Info

Publication number
CN101496227B
CN101496227B CN2006800465017A CN200680046501A CN101496227B CN 101496227 B CN101496227 B CN 101496227B CN 2006800465017 A CN2006800465017 A CN 2006800465017A CN 200680046501 A CN200680046501 A CN 200680046501A CN 101496227 B CN101496227 B CN 101496227B
Authority
CN
China
Prior art keywords
layer
copper
substrate
photoresist
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800465017A
Other languages
English (en)
Other versions
CN101496227A (zh
Inventor
D·胡尔维茨
M·法卡施
E·埃格纳
A·蔡德勒
B·麦考利
B·斯坦特尼科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co., Ltd.
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN101496227A publication Critical patent/CN101496227A/zh
Application granted granted Critical
Publication of CN101496227B publication Critical patent/CN101496227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

制作电子基板的方法包括步骤：(A)选择第一基片层；(B)在第一基片层上沉积第一防刻蚀阻挡层；(C)构建交叠传导层和绝缘层的第一半叠层，传导层通过贯穿绝缘层的通孔互连；(D)在第一半叠层之上形成第二基片层；(E)在第二基片层上形成光刻胶保护膜；(F)刻蚀掉第一基片层；(G)去除光刻胶保护膜；(H)去除第一防刻蚀阻挡层；(I)构建交叠传导层和绝缘层的第二半叠层，传导层通过贯穿绝缘层的通孔互连，其中第二半叠层与第一半叠层实质上对称接合；(J)在第二半叠层之上形成绝缘层；(K)去除第二基片层；以及(L)在叠层外表面暴露出通孔末端并在所述通孔末端形成端接。

Description

新型集成电路支撑结构及其制作方法
技术领域
本发明在于提供一种用于集成电路的支撑结构及其制作方法。 
背景技术
电子工业日趋复杂化和小型化，尤其是在移动设备如移动电话和便携式计算机中，空间非常珍贵。 
集成电路(IC，Integrated Circuit)是这些电子系统的核心。同样地，IC变得越来越复杂，并包括了更大数量的晶体管，需要越来越多的输入/输出触点。它们要工作于更快的转换速度和频率，需要更多的能耗且会产生大量需要散去的热量。 
IC通过印刷电路板(PCB，Printed Circuit Board)连接到电源、用户界面和其他元器件。为了便于IC连接到该PCB，需要提供大量的电连接。为了使IC及其相关的PCB相互连接，所采用的一般方法包括电子基板的使用。该电子基板是IC封装的一部分，并取代传统的引线框架来作为IC和PCB之间的内插板。这样的基板可以包括一个、两个或更多个导体层，导体层之间通过多种介电材料层，如陶瓷或有机材料隔离开来。上述基板通常在其底部含有触点传导阵列。传导触点可以是球形触点，提供一种所谓的球栅阵列(BGA，Ball GridArray)；或管脚，为与PCB的电互连提供一种所谓的针栅阵列(PGA，Pin GridArray)。作为另外一种选择，所述基板可以不使用焊球或管脚而被直接安装到PCB上，从而提供一种所谓的矩栅阵列(LGA，Land Grid Array)。在基板顶部，基板通常通过所谓的引线键合组装技术或倒装芯片组装技术承载一个或多个电连接的IC。 
参照图1，显示了现有技术的引线键合BGA封装的一个实例，包括基板 100；连接基板100底侧的焊盘104到底部PCB(图中未示出)的电传导球102的球栅阵列(BGA)，以及电导线阵列，即引线键合106，该电导线阵列连接基板100的顶部焊盘108到IC 110。这样封装的IC 110通常被也称为“模塑”材料的树脂材料112所保护。 
参照图2，显示了现有技术的倒装芯片BGA封装的一个实例，含有倒装芯片BGA基板200。再一次，提供电传导球的球栅阵列(BGA)202以连接基板200底侧的焊盘204到底部PCB(图中未示出)。然而，提供位于基板200的顶部焊盘208上面的电传导凸起206取代引线键合，采用该技术领域通称的倒装芯片工艺连接到IC 210。该工艺也包含在IC 210与基板200的表面之间树脂材料212的应用。该技术中，树脂212通常也被叫做“未注满”材料。未注满树脂212作为应力缓冲，并降低了在封装250寿命期内的热循环过程中IC 210和凸起206所产生的疲劳。有时，倒装芯片封装250也包括通过粘合层216附着到基板200的金属增强板214、以及通过热粘合层222附着到IC 210背面的盖220。增强板214被用于进一步加强基板200，并有助于在随后的IC组装工艺中保持平整性，而盖220有助于驱散IC 210在工作中产生的热量。 
如图1、图2分别所示的上述用于引线键合和倒装芯片工艺的新型BGA、PGA、LGA基板，一般包括两个主要部分：一个所谓的“核心部分”及在其上一层层构建的“组合部分”。 
参照图3，显示了一般的有机倒装芯片BGA(FCBGA)基板300的详细实例。基板300的核心部分330由多层铜导体层332组成，所述多层铜导体层之间通常通过玻璃纤维加强的有机介电材料层334隔开。核心330中的铜导体层332通过金属化孔(以后称为PTH)336被电连接。一般来说，在形成基板300的过程中，首先形成核心部分330。随后通过机械钻孔、镀铜和塞孔形成PTH336。然后，构建核心部分330的外部铜导体层338。两个组合部分340’、340”随后被分别添加到核心300的每一侧。这些组合部分340’、340”由多个铜导体层342组成，铜导体层的层与层之间通过可以被玻璃纤维加强的介电材料层344间隔开。介电层344包含镀铜微通孔346，该镀铜微通孔连接相邻的铜导体层。 
微通孔346通常为激光钻孔，并因此，其直径比PTH 336小。这样可以节省基板的组合部分的可贵空间用于在其上应用IC。改善的机械和电气特性，加上通过使用微通孔346而实现的更高的导体密度，最终使用于组合部分的电介质达到IC触点的密度并作为连接PCB的中间触点。 
值得注意的是，这种FCBGA基板300的核心部分330主要作为组合部分340’、340”的贯穿互连“载体”，同时也适用于操作IC所需的低密度电源和接地铜导体层。 
由于其更细的I/O脚距，现代IC需要非常平坦、无翘曲的基板来保证封装的可靠性。如果基板的组合部分仅仅形成于核心部分的一侧上将很难实现这一点。为了在IC封装工艺中以及封装工艺后制作一种平坦、无翘曲的基板，组合部分优选构建在核心的两个侧面上，以制作出一种对称的结构，获得应力均衡的、平坦的基板。 
然而，在核心部分的两侧构建层是有代价的。会增加很多制作工艺步骤，所述制作工艺步骤增加制作费用。由于所得到的基板结构更加复杂，所以制作成品率下降。而且，基板厚度被增加，导致紧凑性下降，对于需要小型化的移动通信和其他应用很少需要较厚的封装。另外，很显然，基板越厚，封装的总电感和热阻抗越大。这些会破坏IC的整体性能。基于这些缺陷，人们为了改善上述的夹层结构而做了很多尝试。 
一种减小厚度的改进是制作没有中心核心的基板，提供一种该领域中称为“无芯基板”的基板。在这种技术中，基板的BGA(或PGA、或LGA)侧的中心核心和组合部分均被去掉，从而整个基板只包含一个组合部分，用于将IC连接到PCB。由此，整个基板的厚度大大减少，改善了其热阻抗和电性能。另外，基板核心部分的去除缩短了制作工艺的周期时间，并不再需要制作成本相当昂贵的由机械钻孔得到的PTH。 
Kikuchi等人提出的公开专利申请号USSN 2002/0001937的美国专利，涉及到上述主题，其中描述了一种多层互连结构的制作工艺，该互连结构包含聚合物绝缘层和金属基片上的金属互连，该金属基片后来被部分去除以制作设有用 于连接IC的孔的金属支撑增强板。虽然上述公开内容显然介绍了一种获得无芯基板的可行方法，但是其具有很多缺陷。第一，基板所有的导体层均需要昂贵的薄膜互连。虽然这种薄膜互连导体层由于改善的密度和更细的脚距而具备良好性能，但是其不适合于制作一般具有低密度和小脚距的基板电源面和接地金属面，并且，使用昂贵的薄膜技术制作导体层在经济上不可行。第二，这些层一般需要一定的金属厚度来减小电阻和防止过热。当使用薄膜工艺技术时，难以达到这种效果。第三，倒装芯片接合工艺施加薄膜互连结构所难以承受的压力。这种压力会使得薄膜厚度一般不超过100微米的互连结构变形和/或拉伸，而且，该压力有时会导致薄膜介电层的破坏，并由此导致IC操作故障。第四，应当理解的是，IC附近的金属增强板的存在会占用基板外表面的宝贵空间，并会限制其在需要无源元件，例如去耦电容器接近IC的应用场合中的使用。第五，大口径金属增强板的使用会导致这种技术不适合于需要例如多芯片基板、低尺寸基板，进行基板供应以用于二维矩阵阵列或带状结构的IC封装的应用场合。 
Strandberg提出的美国专利号US 6,872,589的美国专利描述了一种用于安装IC的基板，再一次，基板结构形成于被部分蚀刻而剩下带有用于安装IC的孔的金属增强板的金属载体基片上。虽然Strandberg在专利US 6,872,589中描述的基板比专利USSN 2002/0001937中描述的基板通过提出一种较少的互连层数而具有优越性，但是，其仍然具有上述USSN 2002/0001937专利中所有的结构上的缺陷。 
根据以上内容可知，很多领域都需要一种能够在更多应用场合使用的低成本、高性能的无芯基板。为了满足这种需求，一种尝试的、有前景的方式是消除上述昂贵的薄膜组合结构，取而代之的是其它例如印刷电路板(PCB)制作工业中所建立并常用的较便宜的材料和工艺。与薄膜介电材料不同，PCB工业中使用的新型介电材料通常以层压技术的方式被应用，并以被玻璃纤维或其它加强材料强化的预浸料形式出现。这些电介质的合理选择，为制成消除或至少减小对金属增强板需求的“自支持”无芯基板结构提供了可能。再者，使用相对低成本的、已确定的、已有的PCB工艺有望提供经济的多层无芯基板，该基 板具有多个、低密度、小脚距的电源层，以及结合有高密度、细脚距的金属信号层的接地金属层。 
这种层状结构容易翘曲，特别是在热压或固化工艺中。以这种方式形成的无芯基板一般缺乏安全、可靠地在其上安装IC所需要的平整性。 
当该基板只在金属载体基片的单侧组装时，在制作过程中，其内部必然产生不平衡应力，所述金属载体基片在IC封装以前被去除或减薄以作为增强板支撑基板。这些应力可能通过金属载体的去除释放出来，导致基板的弯曲和翘起。基板的上述变化会导致组装IC时的低成品率，甚至导致封装不平而无法安装在相应的PCB板上。 
为了解决该问题，Ho等人提出的美国专利号为US 6,913,814的美国专利公开了一种层压工艺及其相应结构，所述工艺及其结构中提供了一种高密度多层基板，该基板具有多个层压层，其中各层单独制作，而后堆叠、层压在一起。这种方式显然提供了一种不同于在现有技术所常见的普通金属载体基片上制作的非对称、依次建立的多层基板的选择。这种技术看起来能够使用由PCB制作工业确定的经实验和测试的材料与工艺，提供一种经济的、其中的PTH由实心铜微通道代替的有机无芯基板。 
然而，Ho等人提出的US 6,913,814中所描述的技术具有两个主要的缺陷：首先，为了制作包含附着到PCB的具有低脚距BGA的底层和高脚距上层IC侧的结构，基板必须由单独的层组成，各层具有不同的密度及不同的介电层厚度，这种状况再一次导致易翘曲的不平衡、不对称结构。其次，如本领域中技术人员公知的，对于高性能IC的应用，使用基于由穿透介电材料层得到的金属触点的通孔-焊盘触点连接基板各层是不可靠的，因为其会导致通孔触点的损耗和由此带来的封装故障。这种情况在IC安装到基板的过程中所采用的高温工艺中尤其值得注意。 
因此，虽然有如上所述的改进，仍然需要提出一种克服现有技术中缺点的制作工艺和芯片支撑结构，这种制作工艺和支撑结构由于高度的平面性和平整度而具有高成品率、以及高可靠性，从而具有经济效益、特别适合于大规模制 造。本发明考虑了这种需求。 
发明内容
本发明的目的是提供一种新型多层互连支撑结构制作技术，这种技术非常经济，并特别适合于大规模制造。 
本发明的另一个目的是提供一种具有高成品率的制作技术。 
本发明的特定目的是提供一种具有好的平面性和平整度的多层互连支撑结构的制作技术。 
本发明的另一特定目的是提供一种具有高可靠性的多层互连支撑结构的制作技术。 
本发明较佳实施例的特定目的是提供相对于现有技术的基板更薄的用于IC的高性能无芯层状基板，该基板具有多个传导电源层和接地金属层以及高密度、细脚距传导信号层，这些层之间通过实心铜通孔电互连并被绝缘材料包围；该基板能够最低损耗传输电子信号，且具有最小的热阻抗。 
本发明较佳实施例的另一特定目的是提供一种自支持、平整、无芯层状基板，这种基板能够适应使用倒装芯片组装工艺和/或引线键合组装工艺的IC。 
优选地，这种基板也能够在IC组装之前通过单一单元或多单元方式提供，所述多单元可以通过矩阵阵列或带状阵列的方式布置。 
本发明其他较佳实施例的进一步特定目的也是为了提供一种平整、无芯层状基板，该基板通过在中心具有相对大开口的孔的金属增强板支撑，无论是否包含附加无源元件，例如去耦电容器，可适用于一个或几个IC。 
第一方面，本发明在于提供一种通过构建叠层制作电子基板的方法，该方法包括步骤： 
(A)选择第一基片层； 
(B)在所述第一基片层上沉积第一防刻蚀阻挡层； 
(C)构建交叠传导层和绝缘层的第一半叠层，传导层通过贯穿绝缘层的通孔互连； 
(D)在所述第一半叠层之上形成第二金属基片层； 
(E)在所述第二基片层上形成光刻胶保护膜； 
(F)刻蚀掉所述第一基片层； 
(G)去除光刻胶保护膜； 
(H)去除所述第一防刻蚀阻挡层； 
(I)构建交叠传导层和绝缘层的第二半叠层，传导层通过贯穿绝缘层的通孔互连，其中第二半叠层与第一半叠层实质上对称接合； 
(J)在所述交叠传导层和绝缘层的第二半叠层之上形成绝缘层；以及 
(K)去除所述第二基片层。 
一般地，该方法还包括通过在叠层外表面上暴露出通孔末端，并在所述通孔末端形成端接的完成基板的步骤(L)。 
可选地，第二基片层包括金属，且形成第二基片层的步骤(D)包括：在第二基片层的一侧上形成绝缘聚合物层，以第二基片层形成有绝缘聚合物层的一侧接触第一半叠层，并进行热压使基片层层压到第一半叠层。 
第一基片层一般由铜、或铜合金制造而成，这时，刻蚀掉第一基片层的步骤(F)使用铜蚀刻剂完成。 
可选地，步骤(B)中的阻挡层所沉积的厚度可以在0.1微米到1微米之间，且或者：包括选自列表：钽、钨、钛、钛-钽合金、镍、锡、铅、以及锡-铅合金中的金属，这时，‘沉积’步骤包括溅射法，或可替换地，如果所述阻挡层包括选自列表：镍、锡、铅、以及锡-铅合金中的金属，该‘沉积’可以为选自列表：电镀或化学镀中的工艺。 
传导层和互连通孔一般包括使用选自列表：电镀和化学镀中的技术沉积的铜。 
一般地，刻蚀掉第一基片层的步骤(F)使用湿法刻蚀工艺，且步骤(B)中制作的阻挡层作为刻蚀停止层。 
可选地，步骤(B)中制作的阻挡层包括钽，且用于步骤(F)中刻蚀掉第一基片层的刻蚀工艺包括在高温下使第一基片层暴露于氢氧化铵溶液。 
可选地，步骤(B)中制作的阻挡层包括钽、钛或钨，去除第一阻挡层的步骤(H)包括使用CF4与氩气的混合物等离子刻蚀，其中混合物中CF4与氩气的比例通常为1∶1到3∶1。 
在一个实施例中，步骤(C)包括沉积第一通孔层的子工艺(α)，随后为沉积特征层的子工艺(β)，以及在特征层之上沉积通孔层。 
可选地，子工艺α包括如下子步骤： 
(i)沉积铜种子层； 
(ii)在所述种子层之上形成第一光刻胶层； 
(iii)曝光并显影所述第一光刻胶层，形成图形； 
(iv)在图形中图形电镀铜，形成第一实心铜通孔层； 
(v)剥离第一光刻胶层；以及 
(vi)形成第一聚合物绝缘材料层。 
可选地，子工艺β包括子步骤： 
(vii)减薄聚合物绝缘材料层，以暴露出第一铜通孔层； 
(viii)沉积第一粘合金属层； 
(ix)沉积第二铜种子层； 
(x)在所述第二种子层之上形成第二光刻胶层； 
(xi)曝光并显影所述第二光刻胶层，形成特征图形；以及 
(xii)在第二光刻胶层中的特征图形内图形电镀铜，形成第一实心铜特征层； 
(xiii)剥离第二光刻胶层； 
(xiv)形成第三光刻胶层； 
(xv)曝光并显影所述第三光刻胶层，形成第二通孔图形； 
(xvi)在第二通孔图形中沉积铜，形成第二铜通孔层； 
(xvii)剥离第三光刻胶层，并暴露出所述铜特征层、第二铜通孔层、以及第二铜种子层； 
(xviii)去除暴露出的所述第二铜种子层； 
(xix)去除所述第一粘合金属层；以及 
(xx)在暴露出的铜特征层和通孔上形成第二聚合物绝缘材料层。 
可选地，第二半叠层包括第一通孔层、以及随后的第一特征层和第二通孔层，并且，步骤(I)包括沉积第一通孔层的子工艺(α)，随后为沉积第一特征层的子工艺(β)，随后该第一特征层之上沉积第二通孔层。 
这样，步骤(I)包括： 
(Iii)在步骤(C)的子步骤(i)中沉积的种子层之上形成第一光刻胶层； 
(Iiii)曝光并显影第一光刻胶层，形成图形； 
(Iiv)在图形内图形电镀铜，形成第一实心铜通孔层； 
(Iv)剥离第一光刻胶层；以及 
(Ivi)形成第一聚合物绝缘材料层。 
子工艺β包括子步骤： 
(Ivii)减薄聚合物绝缘材料层，暴露出第一铜通孔层； 
(Iviii)沉积第一粘合金属层； 
(Iix)沉积第二铜种子层； 
(Ix)在所述第二铜种子层之上形成第二光刻胶层； 
(Ixi)曝光并显影所述第二光刻胶层，形成特征图形； 
(Ixii)在第二光刻胶层的特征图形内图形电镀铜，形成第一实心铜特征层； 
(Ixiii)剥离第二光刻胶层； 
(Ixiv)形成第三光刻胶层； 
(Ixv)曝光并显影所述第三光刻胶层，形成第二通孔图形； 
(Ixvi)沉积铜到第二通孔图形中，形成第二铜通孔层； 
(Ixvii)剥离第三光刻胶层，并暴露出所述铜特征层、第二铜通孔层、以及第二铜种子层； 
(Ixviii)去除暴露出的所述第二铜种子层； 
(Ixix)去除所述第一粘合金属层；以及 
(Ixx)在暴露出的铜特征层和通孔上形成第二聚合物绝缘材料层。 
在第二个实施例中，第一半叠层从第一特征层构建，且步骤(C)由在步骤(C)的子步骤(i)中沉积的种子层上形成第一光刻胶层的子步骤(x)开始。 
在第三个实施例中，第一半叠层和第二半叠层包括更多的层，所述层可以通过包括重复步骤(vii)到步骤(xx)的子步骤(xxi)的步骤(C)、以及包括重复步骤(Ivii)到步骤(Ixx)的子步骤(Ixxi)的步骤(I)构建。 
在其他的实施例中，通过重复步骤(xxi)和步骤(Ixxi)以构建所需的结构。 
一般地，步骤(vi)、(xx)、(Ivi)以及(Ixx)中的聚合物绝缘层包括由聚合物树脂构成的基体材料，所述聚合物树脂选自列表：热塑性塑料、热固性塑料及上述两种塑料的混合物，例如聚四氟乙烯、聚四氟乙烯衍生物、双马来酰亚胺三嗪树脂、环氧树脂、聚酰亚胺树脂、以及上述材料的混合物。 
在较佳实施例中，步骤(vi)、(xx)、(Ivi)以及(Ixx)中的聚合物绝缘层还包括至少一种下述材料：(a)平均粒径在0.5微米到5微米之间、颗粒重量比在15％到30％之间的无机颗粒填充物；(b)选自列表：有机纤维、玻璃纤维、以及随机定向短纤维的纤维，所述玻璃纤维以选自列表：交叉排列或编织物状排列的排列方式排列。 
在大部分的较佳实施例中，绝缘层以浸渍料的方式提供，应用为实心铜，并通过热压层压工艺固化。 
优选地，减薄绝缘材料以暴露出其下的实心铜的子步骤(vii)和(Ivii)包括：通过选自列表：干法刻蚀、机械磨削、化学机械抛光(CMP)、上述两种工艺的组合、以及上述两种工艺的两阶段工艺进行减薄。 
优选地，子步骤(vii)和(Ivii)还包括后减薄清洗以从铜表面去除聚合物残留。 
优选地，步骤(viii)和(Iviii)中的粘合金属层选自列表：钛、铬、以及镍/铬合金。 
可选地，在叠层结构外表面形成端接层的步骤(L)可包括子步骤： 
(m)减薄基板，以暴露出最外层的铜通孔； 
(n)在暴露出的铜通孔上沉积外粘合金属层； 
(o)在外粘合金属层上沉积外铜种子层； 
(p)在外铜种子层上形成外光刻胶层； 
(q)曝光并显影外光刻胶层，以提供图形结构； 
(r)在图形结构中沉积铜，形成铜导线和焊盘； 
(s)剥离外光刻胶层； 
(t)去除外粘合层以及铜种子层； 
(u)在叠层两侧形成阻焊层； 
(v)选择性地去除阻焊层，以暴露出铜焊盘；以及 
(w)形成最后涂层，涂层材料选自列表：镍、金、锡、铅、银、钯、以及上述材料的合金或混合物，以及耐变色有机材料。 
可替换地，在叠层结构的外表面形成端接层的步骤包括子步骤： 
(m)减薄基板，以暴露出最外层的铜通孔； 
第一：沉积粘合金属层； 
第二：沉积铜种子层； 
第三：构建要求厚度的铜层； 
第四：形成并显影另一光刻胶层； 
第五：刻蚀掉暴露出的铜； 
第六：去除外粘合层和铜种子层； 
第七：剥离该另一光刻胶层； 
第八：在叠层两侧形成阻焊层； 
第九：选择性地去除阻焊层以暴露出铜焊盘；以及 
第十：形成最后涂层，涂层材料选自列表：镍、金、锡、铅、银、钯、以及上述材料的合金或混合物，或者耐变色有机材料。 
第二方面，本发明在于提供一种实质上通过由下述步骤组成的方法形成的电子基板，所述步骤为： 
(A)在所述第一基片层上沉积第一防刻蚀阻挡层； 
(B)构建交叠传导层和绝缘层的第一半叠层，传导层通过贯穿绝缘层的通孔互连； 
(C)在所述第一半叠层上形成第二金属基片层； 
(D)在所述第二金属基片层上形成光刻胶保护膜； 
(E)刻蚀掉所述第一基片层； 
(F)去除光刻胶； 
(G)去除所述第一防刻蚀阻挡层； 
(H)构建交叠传导层和绝缘层的第二半叠层，传导层通过贯穿绝缘层的通孔互连，其中第二半叠层与第一半叠层实质上对称接合； 
(I)在所述交叠传导层和绝缘层的第二半叠层之上形成绝缘层； 
(J)去除所述第二基片层；以及 
(K)形成端接。 
第三方面，本发明在于提供一种包含通过多层、交叠的传导层和绝缘层以对称接合方式形成的无芯层压板的电子基板；传导层包括金属性材料；绝缘层包括聚合物基体材料；其中实心金属通孔贯穿绝缘层，连接传导层；所述结构实质上平整、并独立存在。 
一般地，所述电子基板包括至少一个下述限制：(I)传导层由铜制作而成，且，绝缘层由聚合物基体材料制作而成；(II)至少一个绝缘层进一步包括重量比在15％到30％之间的颗粒填充物；以及(III)至少一个绝缘层进一步包括纤维。 
所述电子基板可被配置作为互连集成电路和印刷电路板的互连结构。 
为了描述一致性，这里所提供的厚度实例，均以微米(μm)为单位。 
附图说明
为了更好地理解本发明，说明如何将其实现，下面将采用实施例的方式对附图进行说明。 
在对附图进行详细说明的过程中，可以理解该附图仅仅通过举例的方式达到本发明较佳实施例的说明性讨论，并且，通过一种被认为是最实用而易于理解的方法提供了本发明的原理和概念性问题。在这一点上，没有提供对本发明的基本理解所必需之外的更为具体的结构描述。结合附图及附图说明，本领域技术人员能够理解和实现本发明的几种形式的实施例。 
特别地，需要注意的是，各层和叠层的横截面只是示意图并没有按照实际比例绘制，其厚度被放大。另外，这里所描述的基板和制作技术适用于多种终端产品，且没有对每层的传导特性进行具体描述。 
在附图中： 
图1为现有技术中引线键合IC BGA封装结构的横截面示意图； 
图2为现有技术中倒装芯片BGA封装结构的横截面示意图； 
图3为现有技术中一般有机倒装芯片BGA(FCBGA)基板类支撑结构的横截面示意图； 
图4为本发明制作技术的工艺步骤流程图； 
图4(A)到图4(L)为图4所示步骤4(A)到步骤4(L)所产生的结构示意图； 
图5为构建图4中步骤(C)中聚合物基体的绝缘层和交叠的铜传导层的工艺流程图； 
图5(i)到图5(xx)为图5所示步骤所产生的结构示意图； 
图6为可使用图4所示方法制作的一种新型支撑结构的横截面示意图； 
图7为可使用适应性修改后的图4所示方法制作的第二种新型支撑结构的横截面示意图； 
图8为图4所示步骤(L)中用于在铜通孔上形成端接的端接路线流程图； 
图9为根据图8进行端接的图7所示结构的示意图；以及 
图10为图4所示步骤(L)中用于在铜通孔上形成端接的第二种端接路线示意图。 
具体实施方式
本发明涉及一种制作电子基板的新型工艺方法以及通过上述方法获得的新型电子基板。其中一些制作步骤，例如光刻胶的沉积、曝光以及后续的去除步骤在此处没有详细讨论，因为这些步骤中的材料以及工艺流程均非常公知，如果在此详细论述会使得本说明非常繁琐。可以很确切地说，当为某一特定产品设计相应的步骤时，本领域技术人员能够对基于例如生产批量、基板复杂程度和元器件分辨率等参数的清楚认识从各种可替换的材料和制作流程中作出合适的选择。另外，由于提供了一种可以用于制造各种终端产品的一般方法，基板材料的实际构造没有描述。以下论述的内容涉及到一种制作多层基板的方法，该多层基板中，各种交替的传导层之间通过贯穿绝缘层的通孔互连，形成一种三维叠层结构。图4为制作这种类型基板的工艺方法的基本步骤流程图，且图4(A)到图4(L)所示为根据图4所示各步骤所形成的基板构建示意图。 
因此，参照图4、图4(A)到图4(L)，示出了第一种制作电子基板的工艺方法、以及所形成的中间结构示意图。该方法包括步骤：步骤(A)-选择第一金属基片层10。第一基片层10的厚度一般在75μm到600μm之间，且可由铜或铜合金制成，例如黄铜或青铜。 
步骤(B)-在第一金属基片层10上沉积第一防刻蚀阻挡金属层12。阻挡金属12可以为例如钽、钨、钛、钛钨合金、镍、锡、铅或锡铅合金，且在任何情况下可通过例如溅射等物理气相沉积工艺进行沉积。当步骤(B)的阻挡金属12为镍、锡、铅、或锡铅合金时，可以使用例如电镀、或化学镀等其他技术进行沉积。所述阻挡金属12厚度一般在0.1μm到1μm之间。 
接下来的步骤(C)中形成交叠绝缘层14和传导层16的第一半叠层15，各传导层16通过贯穿绝缘层14的通孔18、18’互连。电子基板的传导层16以及通孔18、18’一般为铜，可以通过电镀、或化学镀沉积而成。各层均通过形成光刻胶层、显影出图形以及在图形中电镀铜层而构建。当铜电镀在下层非铜材料之上时，在铜种子层11之后先沉积粘合金属层12。所述粘合金属层12厚度 一般在0.1μm到1μm之间，而所述铜种子层11的厚度一般在0.2μm到5μm之间。光刻胶被去除后，铜图形的周围沉积绝缘材料。本步骤结合下文中图5作出详细描述。 
接着，步骤(D)-在半叠层15的上表面形成第二基片层20。一种实现方法为：在第二基片层20上形成绝缘层19，之后，将第二基片层20的绝缘层19一侧置于半叠层15之上，通过热压结合在一起。步骤(E)-在第二基片层上形成光刻胶保护膜21。 
现在，步骤(F)-刻蚀掉第一基片层10。当第一基片层10材料为铜或铜合金时，刻蚀掉第一基片层10的步骤(F)可以通过使用铜蚀刻剂，例如氢氧化铵或氯化铜完成。 
步骤(G)-去除光刻胶保护膜。 
步骤(H)-去除第一阻挡层12，且，步骤(I)-在第一叠层15的底部构建与第一叠层15基本对称的、交叠绝缘层24和传导层26的第二叠层25，从而形成全叠层35。步骤(J)-在全叠层35之上形成防刻蚀绝缘层21；以及步骤(K)-去除该第二基片层20，只剩所述全叠层35，且，一般，最外层为通孔层，通过例如磨削、CMP或刻蚀等减薄过程暴露出各个通孔末端后，通过添加端接30，在步骤(L)中通孔18被端接。图4(L)所示为根据上述过程所形成的基本结构。 
由于全叠层35几乎对称接合，所以，该结构不容易发生翘曲。 
根据图5所示的流程图，并对应图5(i)到图5(xx)所示的横截面示意图，在(i)中，通过在阻挡层12上沉积铜种子层11形成交叠绝缘层14和传导层16的第一半叠层15(图4中步骤(C))。铜种子层11的厚度一般在0.2μm到5μm之间。 
步骤5(ii)-当需要其上贯穿有通孔的第一绝缘层时，在铜种子层11上沉积厚度在25μm到120μm之间的光刻胶层13。步骤5(iii)-曝光并显影光刻胶层13，形成特征图形，所述特征图形的平面尺寸为大约25μm到几毫米，即，几千微米。接下来，步骤5(iv)-铜18被图形电镀在特征层上，，形成实心铜 通孔18。步骤5(v)-剥离光刻胶层13，只剩下铜通孔18，该铜通孔18随后在步骤(vi)中被覆盖上第一聚合物绝缘材料层14，所述第一聚合物绝缘材料层14在步骤(vii)中被减薄，以暴露出铜通孔的末端。 
绝缘层14可以由热塑性基体材料，例如聚四氟乙烯及其衍生物，或热固聚合物树脂，例如双马来酰亚胺三嗪、环氧树脂、聚酰亚胺树脂、以及上述材料的混合物，或融合热塑性和热固性的树脂构成。绝缘层14的聚合物树脂优选包括无机颗粒填充物，常见为陶瓷或玻璃颗粒，粒径为微米量级，具体地，粒径为0.5微米到5微米；这种聚合物基体中，颗粒填充物重量百分比为15％到30％。 
在优选实施例中，绝缘层14为包含有机纤维的纤维基复合材料，例如玻璃纤维或聚酰胺纤维(纤维B)。这些纤维可以为交叉排列或编织物状排列的短纤维或连续纤维。通过预注入部分固化的聚合物树脂作为预浸料，上述情况是可行的。 
在大多数优选实施例中，两种纤维的编织状纤维预浸料-在聚合物基体中包含有陶瓷填充物的基复合材料被使用。合适的候选环氧材料和聚酰亚胺基体编织状预浸料由美国加利福尼亚州伦秋-库卡蒙加(Rancho Cucamonga)的Arlon公司提供。这些预浸料用于通孔的铜结构上，并且之后，该结构通过热压层压固化。贯穿绝缘层的纤维能够提供附加的强度和硬度，由此能够使得整个结构更薄，也更加容易获得平面性。 
步骤(vii)中的减薄工艺可包括干法刻蚀、机械磨削、化学机械抛光(CMP)或上述工艺的组合。一般在干法刻蚀之后进行化学机械抛光。 
从通过减薄工艺暴露出来的铜通孔表面去除聚合物残留，在绝缘层上进行适用于聚合物材料的后减薄清洗工艺。例如，当所述聚合物材料为环氧树脂或聚酰亚胺时，所述后减薄清洗工艺可以包括使用高锰酸钾溶液，所述高锰酸钾溶液的浓度一般为在70℃～95℃温度下55到75g/L KMnO3。等离子干法刻蚀工艺附加或可选。使用CF4和氧气混合物的等离子干法刻蚀较为适用；所述混合物中CF4与氧气的比例一般在1∶1到3∶1之间。 
接下来，在步骤5(viii)中在所述减薄的聚合物材料上沉积粘合金属层12’。 
所述粘合金属层12’可以由例如钛、铬或镍铬合金制成，且厚度一般在0.04微米到0.1微米之间。使用上述减薄和清洗工艺暴露在表面后，绝缘层14的聚合物基体中的颗粒状填充物提供一定的微粗糙度以提高粘合金属层12’与绝缘层14的粘合度。 
步骤(ix)-沉积第二铜种子层11’。粘合金属层12’用于将铜种子层11’粘结到绝缘层14，以防止脱层。 
步骤(x)-在第二铜种子层11’上形成第二光刻胶层13’。步骤(xi)-曝光并显影所述第二光刻胶层13’，形成特征图形；在步骤(xii)中，在特征图形中图形电镀铜，以形成第一铜特征层16。 
步骤(x)到步骤(xii)与步骤(ii)到步骤(iv)基本相似，但是这里，传导层16的厚度可以仅为10微米，尤其取决于传导层16中特征层的尺寸，所述特征层可能仅为10微米左右，通过这种工艺技术，可以达到高平面性。 
第二光刻胶层13’被去除(步骤xiii)，且在步骤(xiv)中第三个、更厚的光刻胶层13”沉积在该位置上，其厚度一般在25微米到120微米之间。然后，步骤(xv)-曝光并显影所述第三光刻胶层13”，形成第二通孔图形。步骤(xvi)-将铜沉积到所述第二通孔图形中，形成第二铜通孔层。 
在步骤(xvii)中剥离第三光刻胶层，暴露出铜特征层、第二铜通孔以及第二铜种子层。步骤(xviii)-去除暴露出的所述第二铜种子层。该步骤可以通过例如使用50℃到55℃下重量比为5％的硫酸铵(NH4)2S2O8稀溶液进行湿法刻蚀完成。 
在步骤(xix)中，通过适用于粘合层的特殊金属功能的刻蚀技术，去除暴露出的粘合层。例如，当使用钛粘合层时，可以通过使用室温下CF4与氩气比例一般在1∶1到3∶1之间的CF4与氩气的混合物，随后使用室温下浓度为5％的氢氟酸(HF)水溶液进行等离子刻蚀去除。 
步骤(xx)-在暴露出的特征层和通孔18之上形成绝缘层14’。绝缘层14’可由热塑性基体材料例如聚四氟乙烯及其衍生物，或热固性聚合物树脂例如双马来酰亚胺三嗪、环氧树脂、聚酰亚胺树脂、以及上述材料的混合物，或融合 热塑性和热固性的树脂构成。绝缘层28的聚合物树脂优选包括无机颗粒填充物，常见为陶瓷或玻璃颗粒，粒径为微米量级，具体地，粒径为0.5微米到5微米之间；这种聚合物基体中，颗粒填充物重量百分比为15％到30％。 
在优选实施例中，绝缘层14’为包含有机纤维的纤维基复合材料，例如聚酰胺纤维(纤维B)或玻璃纤维。这些纤维可以为交叉排列或编织物状排列的短纤维或连续纤维。通过预注入部分固化的聚合物树脂作为预浸料，上述情况是可行的。 
在大多数优选实施例中，两种纤维的编织状纤维预浸料-在聚合物基体中包含有陶瓷填充物的基复合材料被使用。合适的候选环氧材料和聚酰亚胺基体编织状预浸料由美国加利福尼亚州伦秋-库卡蒙加(Rancho Cucamonga)的Arlon公司提供。这些预浸料用于通孔18’的铜结构上，然后通过热压层叠过程固化。贯穿绝缘层的纤维能够提供附加的强度和硬度，由此能够使得整个结构更薄，也更加容易获得平面性。 
当需要沉积更多的特征层和通孔层时，通过减薄工艺减薄绝缘层14’以暴露出铜子结构18’的实心铜特征层，之后，交叠传导层与绝缘层，并在其上贯穿传导通孔，从而通过重复步骤5(vii)到5(xx)形成第一叠层15附加的传导层和绝缘层而构建。在每次执行时，去除镀铜特征层周边的光刻胶后，铜种子层和粘合金属层也被去除以防止短路。 
回到图4所示的步骤(I)，第二半叠层25使用同样的方法形成，且一般与第一半叠层15镜象结合，但是仍存在细微差别，例如区别有：第一半叠层15初始形成传导层16，而第二半叠层25初始形成绝缘层24的通孔28。一旦阻挡层12被去除，将暴露出铜种子层11，而第二半叠层25的第一层将直接沉积在铜种子层11上。 
如果第二半叠层25通过延续第一半叠层的通孔18，初始形成绝缘层24的通孔28，则步骤(I)包括如下子步骤： 
(Iii)在步骤(C)的子步骤(i)中沉积的铜种子层11之上形成光刻胶层；(Iiii)对光刻胶层进行曝光并显影，形成对准第一半叠层15的通孔18的通孔图形； 
(Iiv)图形电镀铜到通孔图形中，形成通孔28，所述通孔28延续第一半叠层25的第一铜通孔层18；(Iv)剥离第一光刻胶层；(Ivi)形成第一聚合物绝缘材料层24；以及(Ivii)减薄聚合绝缘材料层24，以暴露出第一铜通孔层28。 
本领域技术人员可知，最好在减薄最外绝缘层并暴露出实心铜通孔18的特征层后，得到实质上的平面的并有层次的表面。这增加了用于定义铜导体层上的特征层尺寸的各种光刻(photolithograhy)工艺的制造产量。当实际制成的平板表面的表面粗糙度好于1微米时，即使细至20微米的后续铜特征层中的导线和导线空隙仍然能够分辨。 
另外，应当理解的是，本发明中的薄片叠层添加到铜的厚度至少为75微米的相对较厚的基片层上的基本原理为：相对于通过在传统基板核心部分上沉积多层结构所得到的结构，其提供了更好的匹配精度，而且由此使后续在铜导体和通孔层中得到极高密度的图形成为可能。一个过厚铜基片层需要耗费不必要的时间刻蚀以去除，且，对于这里所描述的实施例，厚度在75微米到600微米之间适合于第一和第二基片10、20。 
再回到图4并深入描述图4(D)，一旦第一半叠层形成，则形成厚度在75微米到600微米之间的第二基片层20(步骤D)。涉及到一种应用技术，在第二金属基片层20上形成聚合层19，接着，热压层压所形成的聚合层19，以使其附着于第一半叠层15。将聚合层19应用于第二金属基片层20可以通过沉积聚合物预浸料完成。光刻胶层21在其上形成以保护第二基片层20-步骤(E)。 
步骤(F)中，使用湿法刻蚀工艺刻蚀掉第一基片层10，以在步骤(B)中制成的阻挡层12作为刻蚀停止层。显然，所使用的蚀刻剂取决于所选择的阻挡层。例如，当阻挡层12为钽时，步骤(F)中刻蚀掉基片层10的湿法刻蚀工艺，需在较高温度下暴露于氢氧化铵溶液。所述钽阻挡层12接着被使用CF4和氩气的混合物进行等离子刻蚀去除，所述混合物中CF4和氩气的比率一般在1∶1到3∶1之间；其他的阻挡金属可以使用其它公知技术进行去除。 
现在，根据所要求的结构，不同的第二半叠层的第一层可被沉积。 
如图6中所示，例如，第二半叠层25的第一层24可以为第一半叠层15 的底层14的镜像，因此通孔28的第二部分被沉积在第一部分18上，以形成整个通孔。尽管这样需要准确定位，但是所述定位属于现有技术的范围。 
构建第二半叠层25的工艺(图4中步骤(I))实际上与用于构建第一半叠层15(图4中步骤(C))的工艺相似，只在细节上稍作修正。因此，当第二半叠层25初始为通过延续第一半叠层15的通孔18形成通孔层28时，步骤(I)包括如下子步骤： 
(Iii)在步骤(C)的子步骤(i)中沉积的铜种子层之上形成光刻胶层； 
(Iiii)曝光并显影光刻胶层，形成通孔图形； 
(Iiv)在通孔图形中图形电镀铜，形成第一铜通孔层； 
(Iv)剥离第一光刻胶层； 
(Ivi)形成第一聚合物绝缘材料层； 
(Ivii)减薄聚合物绝缘材料层，暴露出第一铜通孔层； 
(Iviii)沉积第一粘合金属层； 
(Iix)沉积第二铜种子层； 
(Ix)在第二铜种子层之上形成第二光刻胶层； 
(Ixi)曝光并显影第二光刻胶层，形成特征图形； 
(Ixii)在第二光刻胶层的特征图形内图形电镀铜，形成第一铜特征层； 
(Ixiii)剥离第二光刻胶层； 
(Ixiv)形成第三光刻胶层； 
(Ixv)曝光并显影第三光刻胶层，形成第二通孔图形； 
(Ixvi)将铜沉积到第二通孔图形内，形成第二铜通孔层； 
(Ixvii)剥离第二和第三光刻胶层，暴露出铜特征层、第二铜通孔层、以及第二铜种子层； 
(Ixvii)去除暴露出来的第二铜种子层； 
(Ixix)去除第一粘合金属层；以及 
(Ixx)在暴露出来的铜特征层和铜通孔上形成第二聚合物绝缘材料层。 
所产生的全叠层35包括奇数个绝缘通孔层和偶数个传导层。如图6所示， 有通孔18’、18/28、28’贯穿的三个绝缘层14’、14/24、24’，以及两个内传导层16、26被形成，并在其上形成外端接层30。 
如图7所示，作为替换实施例，第一半叠层15的第一层可以为特征层16。在这种情况下，奇数个传导层(16、16’、16”、26、26’)，以及偶数个绝缘通孔层(18、18’、28、28’)被形成。 
这样的结构可以通过下述步骤构建：(x)在步骤(C)的子步骤(i)中沉积的种子层上形成光刻胶层；(xi)曝光并显影光刻胶层，形成特征图形；(xii)在光刻胶层的特征图形内图形电镀铜，形成第一实心铜特征层；(xiii)剥离第一光刻胶层；(xiv)形成第二光刻胶层；(xv)曝光并显影第二光刻胶层，形成通孔图形；(xvi)在通孔图形内沉积铜，形成铜通孔层；(xvii)剥离第二光刻胶层，暴露出铜特征层、铜通孔、以及铜种子层；(xviii)去除暴露出来的铜种子层；(xix)去除暴露出来的粘合金属层；(xx)在暴露出来的铜特征层和通孔之上形成聚合物绝缘材料层。 
第二半叠层也可以使用与第一半叠层相同的做法，通过沉积附加特征层和通孔层被构建，细节上稍作修改，通过： 
(Iviii)沉积粘合金属层；(Iix)在所述粘合金属层之上沉积第二铜种子层；(Ix)在第二铜种子层之上形成第二光刻胶层；(Ixi)曝光并显影第二光刻胶层，形成特征图形；(Ixii)在第二光刻胶层中的特征图形内图形电镀铜，形成第一铜特征层；(Ixiii)去除第二光刻胶层；(Ixiv)形成第三光刻胶层；(Ixv)曝光并显影第三光刻胶层，形成第二通孔图形；(Ixvi)在第二通孔图形中沉积铜，形成第二铜通孔图形层； 
(Ixvii)剥离第三光刻胶层，暴露出铜特征层、第二铜通孔层、以及第二铜种子层；(Ixviii)去除暴露出的第二铜种子层；(Ixix)去除第一粘合金属层；以及(Ixx)在暴露出来的铜特征层和铜通孔上形成第二聚合物绝缘材料层。 
在上述两个实施例中，步骤(C)和步骤(I)还可以包括通过分别重复步骤(vii)到(xx)和(Ivii)到(Ixx)沉积其他特征层和通孔层，一次或多次创建更多复杂的多层叠层。 
这样，尽管在图6和图7中分别示出了3层和4层绝缘层叠层，应该理解的是该制作多层结构的方法可以进行灵活变形，其中，第一半叠层形成于一个随后被去除的基板之上，第二半叠层形成于第一半叠层底层被暴露出来的底表面上。由于在两个半叠层上具有相同数量的绝缘聚合物层，在固化不同层时所产生的收缩压力被互相抵偿，得到高的平面性，且以上描述的方法以及图5所示的方法，可以根据需要的接合稍作修改。 
还应该理解的是，这样制作出的新型基板结构不需要完全对称，只要基本对称即可。在没有翘曲的风险下，第一半叠层和第二半叠层可以稍微不同。 
一旦形成整个叠层，有许多材料和工艺过程可以用于端接阶段。参照图8和图9，一个包含在叠层结构外表面(顶部和底部)形成导电层16’和26”的端接路线包括：(m)通过机械磨削、化学机械抛光(CMP)、或干法刻蚀，减薄基板的两侧；(n)在叠层结构的外层上沉积外粘合金属表面层19’、29”；(o)在外粘合金属表面层上沉积外铜种子层11’、21”；(p)在最外铜种子层11’、21”上形成光刻胶层；(q)曝光并显影光刻胶层，以提供图形化结构；(r)在图形化结构16’、26”中沉积铜导线和铜焊盘；(s)去除外光刻胶层，只留下铜结构；(t)去除外粘合层19’、29”，以及铜种子层11’、21”；(u)形成阻焊层40；(v)选择性地去除阻焊层40，以暴露出铜焊盘16’和26”；以及(w)在暴露出的铜焊盘16’和26”的端接形成保护膜50，保护膜材料可以选自列表：镍、金、锡、铅、银、钯、以及上述材料的合金和混合物，或者耐变色有机材料。所形成的最终结构如图9所示。 
图9所示为图7所示结构稍作修改后的结构，其中包含覆盖有添加了颗粒填充物14’、24’的聚合物基体外绝缘层的阻焊层40，并具有端接可线连接和/或焊接的端接50的铜触点16’、26”，用于IC和/或无源元器件组装。 
其他端接方法也可以。这样，参照图10，一个所谓“印后即蚀”方法可以使用，以形成叠层结构外表面的端接层。在减薄基板，暴露出图7所示结构的最外层中的铜通孔后，所述“印后即蚀”方法包括：首先在暴露出的通孔上沉积粘合金属层，接着在每侧面板电镀、或沉积期望厚度的铜层，接下来还形成 并显影光刻胶层，然后有选择性地将暴露出来的铜刻蚀掉，只在随之也被剥离的光刻胶层下留下铜导线和焊盘。所述外粘合层和铜种子层现在被去除，且，使用图8所示的方法，在叠层的两侧形成阻焊层，接着，有选择性地去除该阻焊层以暴露出铜焊盘，并且最后，一个最终涂层被形成，所述涂层可以使用镍、金、锡、铅、银、钯、以及上述材料的合金或混合物，或者耐变色有机材料。 
值得注意的是，由于这样的问题即为了在导线层被刻蚀时覆盖和保护较高的铜通孔(支柱)，所述“印后即蚀”方法不适用于制造基板的内部结构，而只能用于形成端接层。 
应当理解的是，这里描述的端接工艺流程是能够实现的方法之一。现有技术中其他的端接工艺和结构可以在不超过本发明范围内进行替换。 
通过制造包含聚合物绝缘层对称接合的独立多层基板，来自于聚合物压缩的残留压力被缓解，并形成高度平整的结构，使得本发明中的多层基板能够作为IC与印刷电路板之间的媒介，为两者提供好的连接。 
如以上所描述的，多层基板由交叠的具有高传导性、并提供传导路径的传导层和作为绝缘体的绝缘层构成。然而，应该理解的是，所述传导层可以包括电阻器、积层电容、感应器等。一般来说，聚合物绝缘层被选择来提供高阻抗以来截断电压。在一些实施例中，绝缘层的介电常数以及它的物理尺寸被选择以提供所需的电容效应。 
因此，本领域内的技术人员应该理解本发明并不是仅仅局限于这里所特定显示和描述的内容，本发明的范围由所附的权利要求确定并包括上述各种特征的组合及次组合以及本领域技术人员通过阅读前述说明书作出的改变和变形。 
在权利要求中，词汇“包括”及其变形如“包含”“包含有”和相似的描述表示含有所列的元件，但是通常说来，并不排除还有其他元件。 

Claims (27)

1.一种制作电子基板的方法，包括制作全叠层的如下步骤： 
(A)选择第一基片层； 
(B)在所述第一基片层上沉积第一防刻蚀阻挡层； 
(C)构建交叠传导层和绝缘层的第一半叠层，传导层通过贯穿绝缘层的通孔互连； 
(D)在所述第一半叠层之上形成第二基片层； 
(E)在所述第二基片层上形成光刻胶保护膜； 
(F)刻蚀掉所述第一基片层； 
(G)去除光刻胶保护膜； 
(H)去除所述第一防刻蚀阻挡层； 
(I)构建交叠传导层和绝缘层的第二半叠层，传导层通过贯穿绝缘层的通孔互连，其中第二半叠层与第一半叠层实质上对称接合； 
(J)在所述交叠传导层和绝缘层的第二半叠层之上形成绝缘层；以及 
(K)去除所述第二基片层。 
2.根据权利要求1所述的方法，还包括通过在外表面暴露出通孔末端并在所述通孔末端形成端接的端接全叠层的步骤(L)。 
3.根据权利要求1所述的方法，其中，第二基片层包括金属，且步骤(D)中形成第二基片层包括：在第二基片层的一侧上形成绝缘聚合物层，将所述第二基片层上形成有绝缘聚合物层的一侧接触第一叠层并热压层压该基片层至第一叠层。 
4.根据权利要求1所述的方法，其中，第一基片层由铜、或铜合金制成，且步骤(F)中刻蚀掉第一基片层使用铜蚀刻剂完成。 
5.根据权利要求1所述的方法，其中，步骤(B)中的阻挡层所沉积的厚度至少为0.1微米。 
6.根据权利要求1所述的方法，其中，步骤(B)中的阻挡层所沉积的厚 度不大于1微米。 
7.根据权利要求1所述的方法，其中，步骤(B)中的阻挡层或者： 
包括金属，该金属选自列表：钽、钨、钛、钛-钽合金、镍、锡、铅、以及锡-铅合金，且所述沉积包括溅射法；或者， 
所述阻挡层包括金属，该金属选自列表：镍、锡、铅、和锡/铅合金，且所述沉积采用的工艺选自列表：电镀和化学镀。 
8.根据权利要求1所述的方法，其中，在步骤(C)和步骤(I)中构建的传导层和互连通孔包括使用选自电镀和化学镀列表的技术沉积的铜。 
9.根据权利要求1所述的方法，其中，步骤(F)中刻蚀掉第一基片层使用湿法刻蚀工艺，且步骤(B)中制成的阻挡层作为刻蚀停止层。 
10.根据权利要求1所述的方法，其中，步骤(B)中制作的阻挡层包括钽，且用于步骤(F)中刻蚀掉第一基片层的刻蚀工艺包括在高温下使第一基片层暴露于氢氧化铵溶液。 
11.根据权利要求1所述的方法，其中，步骤(B)中制作的阻挡层包括钽、钛或钨，且去除第一阻挡层的步骤(H)包括：使用CF4与氩气的比例为1∶1到3∶1之间的CF4与氩气的混合物进行等离子刻蚀。 
12.根据权利要求1所述的方法，其中，步骤(C)包括如下子步骤： 
(i)沉积铜种子层； 
(ii)在所述种子层之上形成第一光刻胶层； 
(iii)曝光并显影所述第一光刻胶层，形成图形； 
(iv)在图形中图形电镀铜，形成第一铜通孔层； 
(v)剥离第一光刻胶层； 
(vi)形成第一聚合物绝缘材料层； 
(vii)减薄聚合物绝缘材料层，以暴露出第一铜通孔层； 
(viii)沉积第一粘合金属层； 
(ix)沉积第二铜种子层； 
(x)在所述第二铜种子层之上形成第二光刻胶层； 
(xi)曝光并显影所述第二光刻胶层，形成特征图形； 
(xii)在第二光刻胶层中的特征图形内图形电镀铜，形成第一铜特征层； 
(xiii)剥离所述第二光刻胶层； 
(xiv)形成第三光刻胶层； 
(xv)曝光并显影所述第三光刻胶层，形成第二通孔图形； 
(xvi)在第二通孔图形中沉积铜，形成第二铜通孔层； 
(xvii)剥离第三光刻胶层，暴露出所述铜特征层、第二铜通孔以及第二铜种子层； 
(xviii)去除暴露出的所述第二铜种子层； 
(xix)去除所述第一粘合金属层；以及 
(xx)在暴露出的铜特征层和通孔上形成第二聚合物绝缘材料层。 
13.根据权利要求12所述的方法，其中，步骤(I)包括如下子步骤： 
(Iii)在步骤(C)的子步骤(i)中沉积的铜种子层之上形成第一光刻胶层； 
(Iiii)曝光并显影所述光刻胶层，形成通孔图形； 
(Iiv)在通孔图形内图形电镀铜，形成第一铜通孔层； 
(Iv)剥离第一光刻胶层； 
(Ivi)形成第一聚合物绝缘材料层； 
(Ivii)减薄聚合物绝缘材料层，暴露出第一铜通孔层； 
(Iviii)沉积第一粘合金属层； 
(Iix)沉积第二铜种子层； 
(Ix)在所述第二铜种子层之上形成第二光刻胶层； 
(Ixi)曝光并显影所述第二光刻胶层，形成特征图形； 
(Ixii)在第二光刻胶层的特征图形内图形电镀铜，形成第一铜特征层； 
(Ixiii)剥离第二光刻胶层； 
(Ixiv)形成第三光刻胶层； 
(Ixv)曝光并显影所述第三光刻胶层，形成第二通孔图形； 
(Ixvi)电镀铜到第二通孔图形中，形成第二铜通孔层；
(Ixvii)剥离第三光刻胶层并暴露出所述铜特征层、第二铜通孔层以及第二铜种子层；
(Ixviii)去除暴露出的所述第二铜种子层；
(Ixix)去除所述第一粘合金属层；以及
(Ixx)在暴露出的铜特征层和铜通孔上形成第二聚合物绝缘材料层。 
14.根据权利要求1所述的方法，其中，步骤C从传导层构建，并包括如下子步骤：
(i)沉积铜种子层；
(ii)在所述铜种子层之上形成第一光刻胶层；
(iii)曝光并显影所述第一光刻胶层，形成图形；
(xii)在第一光刻胶层中的特征图形中图形电镀铜，形成第一铜特征层；
(xiii)剥离第一光刻胶层；
(xiv)沉积第二光刻胶层；
(xv)曝光并显影所述第二光刻胶层，形成通孔图形；
(xvi)在通孔图形中沉积铜，形成铜通孔层；
(xvii)剥离第二光刻胶层，并暴露出铜特征层、第二铜通孔以及第二铜种子层；
(xviii)去除暴露出的所述第二铜种子层；
(xix)去除所述第一粘合金属层；以及
(xx)在暴露出的铜特征层和通孔上形成聚合物绝缘材料层。
15.根据权利要求12所述的方法，其中，第一半叠层和所述第二半叠层还包括更多的层，所述层通过在步骤(C)中进一步包括一次或多次重复子步骤(vii)到子步骤(xx)的子步骤(xxi)、以及在步骤(I)中进一步包括一次或多次重复子步骤(Ivii)到子步骤(Ixx)的子步骤(Ixxi)构建。
16.根据权利要求14所述的方法，其中，第一半叠层通过在步骤(C)中进一步包括一次或多次重复子步骤(vii)到子步骤(xix)的子步骤(xx)包括 4更多的层；且所述第二半叠层通过在步骤(I)中进一步包括一次或多次重复子步骤(Ivii)到子步骤(Ixix)的子步骤(Ixx)包括更多的层。
17.根据权利要求12所述的方法，其中，所述粘合金属选自列表：钛、铬和镍/铬合金。
18.根据权利要求12所述的方法，其中，子步骤中减薄绝缘材料以暴露出其下的铜为通过选自列表：干法刻蚀、机械磨削、化学机械抛光(CMP)、上述工艺的组合、以及上述工艺的两阶段工艺的工艺进行减薄。
19.根据权利要求17所述的方法，还包括后减薄清洗步骤以从铜表面去除聚合物残留。
20.根据权利要求1所述的方法，其中，至少一个所述绝缘层包括由聚合物树脂构成的基体材料，所述聚合物树脂选自列表：热塑性塑料、热固性塑料及上述两种塑料的混合物，即聚四氟乙烯、聚四氟乙烯衍生物、双马来酰亚胺三嗪树脂、环氧树脂、聚酰亚胺树脂、以及上述材料的混合物。
21.根据权利要求20所述的方法，其中，至少一个所述绝缘层还包括下述中的至少一个：
(a)平均粒径在0.5微米到5微米之间、颗粒重量比在15％到30％之间的无机颗粒填充物；
(b)选自列表：有机纤维、玻璃纤维以及随机定向短纤维的纤维，所述玻璃纤维以选自列表：交叉排列或编织物状排列的排列方式排列。
22.根据权利要求20所述的方法，其中，至少一个所述绝缘层以浸渍料的方式提供，通过热压层压工艺应用于铜层和/或通孔。
23.根据权利要求2所述的方法，其中，步骤(L)中在外表面形成端接层包括子步骤：
(m)减薄基板，以暴露出最外层的铜通孔；
(n)在暴露出的铜通孔上沉积外粘合金属层；
(o)在外粘合金属层上沉积外铜种子层；
(p)在外铜种子层上形成外光刻胶层； 
(q)曝光并显影外光刻胶层，以提供图形结构；
(r)在图形结构中沉积铜，形成铜导线和焊盘；
(s)去除外光刻胶层；
(t)去除外粘合层以及外铜种子层；
(u)在叠层两侧形成阻焊层；
(v)选择性地去除阻焊层，以暴露出铜焊盘；以及
(w)形成最后涂层，涂层材料选自列表：镍、金、锡、铅、银、钯、以及上述材料的合金或混合物，以及耐变色有机材料。
24.根据权利要求2所述的方法，其中，步骤(L)中在外表面形成端接层包括子步骤：
(m)减薄基板，以暴露出最外层的铜通孔；
第一：沉积外粘合金属层；
第二：沉积要求厚度的外铜种子层；
第三：形成并显影外光刻胶层；
第四：选择性地刻蚀掉外铜层，从而暴露出外粘合金属层，并形成铜导线和焊盘；
第五：刻蚀掉外光刻胶层；
第六：去除暴露出的外粘合层和铜种子层；
第七：在叠层两侧形成阻焊层；
第八：选择性地去除阻焊层，以暴露出铜焊盘；以及
第九：形成最后涂层，涂层材料选自列表：镍、金、锡、铅、银、钯、以及上述材料的合金或混合物，以及耐变色有机材料。
25.一种实质上通过权利要求1的方法形成的电子基板，其特征在于，所述电子基板实质上包括：通过多层、交叠的传导层和绝缘层以对称接合方式形成的无芯薄板；传导层包括金属性材料；绝缘层包括聚合物基体材料；所述传导层通过贯穿所述绝缘层的通孔互连，所述通孔为实心金属通孔；所述基板实质上平整、并独立存在。 
26.根据权利要求25所述的电子基板，包括至少一个下述限制：
(I)传导层由铜制作而成，且，绝缘层由聚合物基体材料制作而成；
(II)至少一个绝缘层进一步包括重量比在15％到30％之间的颗粒填充物；以及
(III)至少一个绝缘层进一步包括纤维。
27.根据权利要求25所述的电子基板，被配置作为互连集成电路和印刷电路板的互连结构。 
CN2006800465017A 2005-10-11 2006-10-15 新型集成电路支撑结构及其制作方法 Active CN101496227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IL171378 2005-10-11
IL171378A IL171378A (en) 2005-10-11 2005-10-11 Integrated circuit support structures and the fabrication thereof
PCT/IL2006/001186 WO2007043056A2 (en) 2005-10-11 2006-10-15 Novel integrated circuit support structures and the fabrication thereof

Publications (2)

Publication Number Publication Date
CN101496227A CN101496227A (zh) 2009-07-29
CN101496227B true CN101496227B (zh) 2012-01-25

Family

ID=37911507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800465017A Active CN101496227B (zh) 2005-10-11 2006-10-15 新型集成电路支撑结构及其制作方法

Country Status (6)

Country Link
US (1) US7635641B2 (zh)
JP (1) JP5290761B2 (zh)
KR (1) KR100983320B1 (zh)
CN (1) CN101496227B (zh)
IL (1) IL171378A (zh)
WO (1) WO2007043056A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735611A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 制作在可布线衬底上的显示面板

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2009140524A2 (en) * 2008-05-15 2009-11-19 Interplex Industries, Inc. Tin-silver compound coating on printed circuit boards
TWI393516B (zh) * 2009-06-01 2013-04-11 Unimicron Technology Crop 印刷電路板的製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
CN102097359B (zh) * 2009-12-10 2013-03-27 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8598698B1 (en) * 2010-07-21 2013-12-03 Altera Corporation Package substrate with an embedded stiffener
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
CN102548216B (zh) * 2010-12-09 2015-03-25 北大方正集团有限公司 制作起始层芯板的方法
TWI436464B (zh) * 2011-01-13 2014-05-01 Advanced Semiconductor Eng 半導體封裝、基板及基板製造方法
JP5861262B2 (ja) * 2011-03-26 2016-02-16 富士通株式会社 回路基板の製造方法及び電子装置の製造方法
CN109920774A (zh) * 2012-03-26 2019-06-21 先进封装技术私人有限公司 用于半导体封装的多层基底
US9144150B2 (en) 2012-04-20 2015-09-22 Xilinx, Inc. Conductor structure with integrated via element
TW201344852A (zh) * 2012-04-20 2013-11-01 Shamrock Optronics Co Ltd 軟性陶瓷基板
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
US9440135B2 (en) 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
US9269593B2 (en) 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US9312593B2 (en) 2012-05-30 2016-04-12 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with novel transmission lines
US9185793B2 (en) 2012-05-30 2015-11-10 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with through thickness coaxial structures
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
US9161461B2 (en) 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US9137905B2 (en) 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
US8866286B2 (en) 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
US20150195912A1 (en) 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US20170061992A1 (en) * 2015-08-31 2017-03-02 HGST Netherlands B.V. Multi-layer studs for advanced magnetic heads and high head density wafers
CN105934075A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板组件及具有其的移动终端
US11071214B2 (en) 2016-12-22 2021-07-20 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer wiring board
US11037802B2 (en) 2016-12-28 2021-06-15 Intel Corporation Package substrate having copper alloy sputter seed layer and high density interconnects
CN109830470B (zh) * 2017-11-23 2023-11-24 比亚迪半导体股份有限公司 智能功率模块
US10888001B2 (en) * 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
CN110010476A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种系统级封装结构中的新型电镀填孔工艺
US10985129B2 (en) 2019-04-15 2021-04-20 International Business Machines Corporation Mitigating cracking within integrated circuit (IC) device carrier
US11545455B2 (en) * 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
CN111918481B (zh) * 2020-06-05 2022-01-04 江西一诺新材料有限公司 一种实现lcp多层板任意层导通的工艺方法
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法
CN117613001A (zh) * 2023-11-30 2024-02-27 上海玻芯成微电子科技有限公司 一种芯片的制作方法及其芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
US6758696B2 (en) * 1998-05-04 2004-07-06 Micron Technology, Inc. Method and apparatus for forming modular sockets using flexible interconnects and resulting structures
CN1574310A (zh) * 2003-06-24 2005-02-02 日本特殊陶业株式会社 中间衬底及具有半导体元件、中间衬底和衬底的结构体
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH07147483A (ja) * 1993-09-30 1995-06-06 Ibiden Co Ltd プリント配線板及びその製造方法
JP3417544B2 (ja) * 1997-06-17 2003-06-16 矢崎総業株式会社 同軸ケーブル用コンタクト
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
DE69936892T2 (de) * 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002111205A (ja) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
US6758696B2 (en) * 1998-05-04 2004-07-06 Micron Technology, Inc. Method and apparatus for forming modular sockets using flexible interconnects and resulting structures
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
CN1574310A (zh) * 2003-06-24 2005-02-02 日本特殊陶业株式会社 中间衬底及具有半导体元件、中间衬底和衬底的结构体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735611A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 制作在可布线衬底上的显示面板

Also Published As

Publication number Publication date
KR100983320B1 (ko) 2010-09-20
US7635641B2 (en) 2009-12-22
WO2007043056A2 (en) 2007-04-19
US20070082501A1 (en) 2007-04-12
KR20080084800A (ko) 2008-09-19
JP5290761B2 (ja) 2013-09-18
JP2009512212A (ja) 2009-03-19
WO2007043056A3 (en) 2009-04-09
IL171378A (en) 2010-11-30
CN101496227A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101496227B (zh) 新型集成电路支撑结构及其制作方法
JP5309311B2 (ja) 高性能多層コアレス支持構造物とその加工
US6518514B2 (en) Circuit board and production of the same
US20220181064A1 (en) Inductor built-in substrate and method for manufacturing the same
EP1868422B1 (en) Electronic component built-in substrate and method of manufacturing the same
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP6459107B2 (ja) 多層電子支持構造体の製作方法
TWI299645B (en) Circuitized substrate and method of making same
JP2002043752A (ja) 配線基板，多層配線基板およびそれらの製造方法
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
US20140014398A1 (en) Coreless subtrate and method of manufacturing the same
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
TWI423752B (zh) 多層無芯支撐結構的製作方法
US8841209B2 (en) Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
CN1316861C (zh) 多层电路板及其制法
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
TWI241155B (en) Multi-layer circuit board and method for fabricating the same
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
TW202147931A (zh) 電路基板、電路基板的製造方法及電子機器
JP2000036664A (ja) 多層配線基板およびその製造方法
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
JP2001358243A (ja) プリント配線基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ZHUHAI YUEYA PACKAGING SUBSTRATE TECHNOLOGY CO., L

Free format text: FORMER OWNER: AMITEC ADVANCED MULTILAYER INT

Effective date: 20110810

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: 519173 ZHUHAI, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20110810

Address after: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Applicant after: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologie Co., Ltd.

Address before: Israel Haman Mead

Applicant before: Amitec Advanced Multilayer Int

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ZHUHAI ADVANCED CHIP CARRIERS + ELECTRONIC SUBSTRA

Free format text: FORMER NAME: ZHUHAI ADVANCED CHIP CARRIERS + ELECTRONIC SUBSTRATES SOLUTIONS TECHNOLOGIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee after: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

Address before: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologie Co., Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 519180 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.