JP5290761B2 - 新規の集積回路支持構造体およびその製造 - Google Patents
新規の集積回路支持構造体およびその製造 Download PDFInfo
- Publication number
- JP5290761B2 JP5290761B2 JP2008535188A JP2008535188A JP5290761B2 JP 5290761 B2 JP5290761 B2 JP 5290761B2 JP 2008535188 A JP2008535188 A JP 2008535188A JP 2008535188 A JP2008535188 A JP 2008535188A JP 5290761 B2 JP5290761 B2 JP 5290761B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- photoresist
- pattern
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000000151 deposition Methods 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000011253 protective coating Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 644
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 273
- 229910052802 copper Inorganic materials 0.000 claims description 270
- 239000010949 copper Substances 0.000 claims description 270
- 238000000034 method Methods 0.000 claims description 124
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 229920000642 polymer Polymers 0.000 claims description 49
- 239000000853 adhesive Substances 0.000 claims description 36
- 230000001070 adhesive effect Effects 0.000 claims description 36
- 239000011810 insulating material Substances 0.000 claims description 32
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 238000009713 electroplating Methods 0.000 claims description 26
- 239000000835 fiber Substances 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 239000007787 solid Substances 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 239000011135 tin Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 239000004809 Teflon Substances 0.000 claims description 8
- 229920006362 Teflon® Polymers 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000011133 lead Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000003365 glass fiber Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 239000002952 polymeric resin Substances 0.000 claims description 7
- 229920003002 synthetic resin Polymers 0.000 claims description 7
- 229920001169 thermoplastic Polymers 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 239000004416 thermosoftening plastic Substances 0.000 claims description 7
- 229910000497 Amalgam Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 5
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 229910000978 Pb alloy Inorganic materials 0.000 claims description 5
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 5
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 239000000908 ammonium hydroxide Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 239000000788 chromium alloy Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 2
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 2
- 239000010954 inorganic particle Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- VSSLEOGOUUKTNN-UHFFFAOYSA-N tantalum titanium Chemical compound [Ti].[Ta] VSSLEOGOUUKTNN-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 229910001069 Ti alloy Inorganic materials 0.000 claims 1
- 239000011859 microparticle Substances 0.000 claims 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 239000003351 stiffener Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 238000003672 processing method Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920000271 Kevlar® Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000002845 discoloration Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000004761 kevlar Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000004634 thermosetting polymer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 1
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 1
- 235000011130 ammonium sulphate Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- LWUVWAREOOAHDW-UHFFFAOYSA-N lead silver Chemical compound [Ag].[Pb] LWUVWAREOOAHDW-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000012260 resinous material Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
集積回路(IC)は、これら電子システムの心臓部である。したがってICは、ますます複雑化し、さらに多くの数のトランジスタを含み、さらに多くの数の入/出力接触子を要する。これらは、さらに高まりつつある切り替え速度および周波数で作動し、電力消費がさらに増加し、その結果、放散する必要のある絶えず増加する熱量を生成することが避けられない。
(A)第1ベース層を選択するステップと、
(B)第1ベース層の上に第1エッチング液レジストバリア層を堆積するステップと、
(C)絶縁層を貫通するビアによって接続された導電層と絶縁層を交互に並べた第1ハーフスタックを積み上げるステップと、
(D)第1のハーフスタックの上に第2金属ベース層を付加するステップと、
(E)第2ベース層にフォトレジストの保護コーティングを塗布するステップと、
(F)第1ベース層をエッチング除去するステップと、
(G)フォトレジストの保護コーティングを除去するステップと、
(H)第1エッチング液レジストバリア層を除去するステップと、
(I)第1ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と絶縁層を交互に並べた第2ハーフスタックを積み上げるステップと、
(J)導電層と絶縁層を交互に並べた第2ハーフスタックの上に絶縁層を塗布するステップと、
(K)第2ベース層を除去するステップと
を含む、スタックを積み上げることによって電子基板を形成する方法を提供することを対象とする。
(i)銅シード層を堆積するステップ、
(ii)銅シード層の上に第1フォトレジスト層を塗布するステップ、
(iii)パターン形成するために、第1フォトレジスト層を露光し、現像するステップ、
(iv)中実の銅ビアの第1の層を形成するために、パターン内に銅をパターン電気めっきするステップ、
(v)第1フォトレジスト層を剥離するステップおよび
(vi)ポリマー絶縁材料の第1層を塗布するステップのサブステップを含む。
(vii)銅ビアの第1の層を露出するために、ポリマー絶縁材料の層を薄くするステップ、
(viii)第1接着金属層を堆積するステップ、
(ix)第2銅シード層を堆積するステップ、
(x)第2シード層の上に第2フォトレジスト層を塗布するステップ、
(xi)フィーチャのパターンを形成するために第2フォトレジスト層を露光し現像するステップ、
(xii)中実の銅フィーチャの第1の層を形成するために、第2フォトレジスト層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
(xiii)第2フォトレジスト層を剥離するステップ、
(xiv)フォトレジストの第3の層を塗布するステップ、
(xv)ビアの第2パターンを形成するために、第3のフォトレジスト層を露光し現像するステップ、
(xvi)銅ビアの第2の層を形成するために、ビアの第2パターン内に銅を堆積させるステップと、
(xvii)フォトレジストの第3の層を剥離し、銅フィーチャ、銅ビアの第2の層および第2銅シード層を露出するステップ、
(xviii)露出した第2銅シード層を除去するステップ、
(xix) 第1接着金属層を除去するステップおよび
(xx) 露出した銅フィーチャおよびビアの上にポリマー絶縁材料の第2の層を塗布するステップのサブステップを含む。
(Iii)(C)のサブステップ(i)で堆積されたシード層の上に第1フォトレジスト層を塗布するステップ、
(Iiii)パターン形成するために、第1フォトレジスト層を露光し現像するステップ、
(Iiv)中実の銅ビアの第1の層を形成するために、パターン内に銅をパターン電気めっきするステップ、
(Iv)第1フォトレジスト層を剥離するステップおよび
(Ivi)ポリマー絶縁材料の第1の層を塗布するステップを含む。
(Ivii)銅ビアの第1の層を露出するために、ポリマー絶縁材料の層を薄くするステップ、
(Iviii)第1接着金属層を堆積するステップ、
(Iix)第2銅シード層を堆積するステップ、
(Ix)第2銅シード層の上に第2フォトレジスト層を塗布するステップ、
(Ixi)フィーチャのパターンを形成するために、第2フォトレジスト層を露光し現像するステップ、
(Ixii)中実の銅フィーチャの第1の層を形成するために、第2フォトレジスト層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
(Ixiii)第2フォトレジスト層を剥離するステップ、
(Ixiv)フォトレジストの第3の層を塗布するステップ、
(Ixv)ビアの第の2のパターンを形成するためにフォトレジストの第3の層を露光し現像するステップ、
(Ixvi)銅ビアの第2の層を形成するために、ビアの第2のパターン内に銅を堆積させるステップ、
(Ixvii)フォトレジストの第3の層を剥離し、銅フィーチャ、銅ビアの第2の層および第2銅シード層を露出するステップ、
(Ixviii)露出した第2銅シード層を除去するステップ、
(Ixix)第1接着金属層を除去するステップおよび
(Ixx)露出した銅フィーチャおよびビアの上にポリマー絶縁材料の第2の層を塗布するステップを含む。
(m)最上層内で銅ビアを露出させるために、基板を薄くするステップ、
(n)露出した銅ビアの上に外側接着金属層を堆積するステップ、
(o)外側接着金属層の上に外側銅シード層を堆積するステップ、
(p)外側銅シード層の上に外側フォトレジスト層を塗布するステップ、
(q)パターン形成された構造体を形成するために、外側フォトレジスト層を露光し現像するステップ、
(r)銅導体およびパッドを形成するために、パターン形成された構造体の中に銅を堆積するステップ、
(s)外側フォトレジスト層を剥離するステップ、
(t)外側接着層および銅シード層を除去するステップ、
(u)スタックの両側にソルダマスク層を塗布するステップ、
(v)銅パッドを露出するためにソルダマスクを選択的に除去するステップおよび
(w)ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、および耐変色性仕上げのリストから選択される最終保護コーティングを塗布するステップを含んでよい。
(m)最上層内で銅ビアを露出させるために基板を薄くするステップ、
第1に接着金属層を堆積するステップ、
第2に銅シード層を堆積するステップ、
第3に所望の厚みまで銅層を積み上げるステップ、
第4に別のフォトレジスト層を塗布し現像するステップ、
第5に露出した銅をエッチング除去するステップ、
第6に外側接着層および銅シード層を除去するステップ、
第7に別のフォトレジスト層を剥離するステップ、
第8にスタックの両側にソルダマスク層を塗布するステップ、
第9に銅パッドを露出するためにソルダマスクを選択的に除去するステップおよび
第10にニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、および耐変色性仕上げのリストから選択される最終保護コーティングを塗布するステップのサブステップを含む。
(A)第1ベース層を選択するステップ、
(B)第1ベース層の上に第1エッチング液レジストバリア層を堆積するステップ、
(C)絶縁層を貫通するビアによって接続された導電層と、絶縁層とを交互に並べた第1ハーフスタックを積み上げるステップ、
(D)第1のハーフスタックの上に第2金属ベース層を付加するステップ、
(E)第2ベース層にフォトレジストの保護コーティングを塗布するステップ、
(F)第1ベース層をエッチング除去するステップ、
(G)フォトレジストを除去するステップ、
(H)第1エッチング液レジストバリア層を除去するステップ、
(I)第1ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と、絶縁層とを交互に並べた第2ハーフスタックを積み上げるステップ、
(J)導電層と絶縁層を交互に並べた第2ハーフスタックの上に絶縁層を塗布するステップ、
(K)第2ベース層を除去するステップおよび
(L)終結部を付加するステップ。
好ましい実施形態において、絶縁層14は、ガラス繊維またはポリアミド系繊維(Kevlar)などの有機繊維を含むファイバマトリクス複合材料である。このような繊維は、クロスプライ構造、または織物マットとして構成される短繊維または連続繊維であってよい。これらは、部分的に硬化したポリマー樹脂を事前に含浸させたプリプレグとして利用することができる。
(Iii)(C)のサブステップ(i)で堆積された銅シード層11の上にフォトレジスト層を塗布するステップ、(Iiii)第1ハーフスタック15のビア18と整列するビアのパターンを形成するために、フォトレジスト層を露光し現像するステップ、(Iiv)第1ハーフスタック25の銅ビア18の第1の層に連続するビア28を形成するために、ビアのパターン内に銅をパターン電気めっきするステップ、(Iv)フォトレジストの第1の層を剥離するステップ、(Ivi)ポリマー絶縁材料24の第1の層を塗布するステップ、および(Ivii)銅ビア28の第1の層を露出するために、ポリマー絶縁材料層24を薄くするステップ。
(Iii)(C)のサブステップ(i)で堆積された銅シード層の上にフォトレジストの層を塗布するステップ、
(Iiii)ビアのパターンを形成するために、フォトレジストの層を露光し現像するステップ、
(Iiv)銅ビアの第1の層を形成するために、ビアのパターン内に銅をパターン電気めっきするステップ、
(Iv)フォトレジストの第1の層を剥離するステップ、
(Ivi)ポリマー絶縁材料の第1の層を塗布するステップ、
(Ivii)銅ビアの第1の層を露出するために、ポリマー絶縁材料層を薄くするステップ、
(Iviii)接着金属の第1の層を堆積するステップ、
(Iix)銅の第2シード層を堆積するステップ、
(Ix)銅の第2シード層の上にフォトレジストの第2の層を塗布するステップ、
(Ixi)フィーチャのパターンを形成するために、フォトレジストの第2の層を露光し現像するステップ、
(Ixii)銅フィーチャの第1の層を形成するために、フォトレジストの第2の層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
(Ixiii)フォトレジストの第2の層を剥離するステップ、
(Ixiv)フォトレジストの第3の層を塗布するステップ、
(Ixv)ビアの第2のパターンを形成するために、第3のフォトレジスト層を露光し現像するステップ、
(Ixvi)銅ビアの第2の層を形成するために、ビアの第2のパターン内に銅を堆積するステップ、
(Ixvii)フォトレジストの第2および第3の層を剥離し、銅フィーチャ、銅ビアの第2の層、および銅の第2シード層を露出するステップ、
(Ixviii)露出した銅の第2シード層を除去するステップ、
(Ixix)接着金属の第1の層を除去するステップおよび
(Ixx)露出した銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第2の層を塗布するステップ。
(Iviii)接着金属の層を堆積するステップ、
(Iix)その上に銅の第2シード層を堆積するステップ、
(Ix)銅の第2シード層の上にフォトレジストの第2の層を塗布するステップ、
(Ixi)フィーチャのパターンを形成するために、フォトレジストの第2の層を露光し現像するステップ、
(Ixii)銅フィーチャの第1の層を形成するために、フォトレジストの第2の層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
(Ixiii)フォトレジストの第2の層を除去するステップ、
(Ixiv)フォトレジストの第3の層を塗布するステップ、
(Ixv)ビアの第2のパターンを形成するために、第3のフォトレジスト層を露光し現像するステップ、
(Ixvi)銅ビアの第2の層を形成するために、ビアの第2のパターン内に銅を堆積するステップ、
(Ixvii)フォトレジストの第3の層を剥離し、銅フィーチャ、銅ビアの第2の層および第2の銅シード層を露出するステップ、
(Ixviii)露出した銅の第2シード層を除去するステップ、
(Ixix)接着金属の第1の層を除去するステップおよび
(Ixx)露出した銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第2の層を塗布するステップ。
Claims (28)
- (A)第1ベース層を選択するステップと、
(B)前記第1ベース層の上に第1エッチング液レジストバリア層を堆積するステップと、
(C)絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第1ハーフスタックを積み上げるステップと、
(D)前記第1のハーフスタックの上に第2ベース層を付加するステップと、
(E)前記第2ベース層にフォトレジストの保護コーティングを塗布するステップと、
(F)前記第1ベース層をエッチング除去するステップと、
(G)前記フォトレジストの保護コーティングを除去するステップと、
(H)前記第1エッチング液レジストバリア層を除去するステップと、
(I)第1ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第2ハーフスタックを積み上げるステップと、
(J)導電層と絶縁層とを交互に並べた前記第2ハーフスタックの上に絶縁層を塗布するステップと、
(K)前記第2ベース層を除去するステップと
によってフルスタックを形成するステップを含み、
前記絶縁層の少なくとも1つが、テフロン(登録商標)、テフロン(登録商標)誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、およびそれらの混合物などの熱可塑性、熱硬化性、およびそれらの混合物のリストから選択されるポリマー樹脂を備え、
前記絶縁層の少なくとも1つがさらに、
(a)0.5ミクロンから5ミクロンの平均粒子サイズ、および15から30重量パーセントの微粒子を有する無機粒子フィラーと、
(b)クロスプライ構造、織物マット、および不規則に配向された短繊維のリストから選択される構造で構成される有機繊維およびガラス繊維のリストから選択される繊維と
の少なくとも1つを備えることを特徴とする電子基板を形成する方法。 - (A)第1ベース層を選択するステップと、
(B)前記第1ベース層の上に第1エッチング液レジストバリア層を堆積するステップと、
(C)絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第1ハーフスタックを積み上げるステップと、
(D)前記第1のハーフスタックの上に第2ベース層を付加するステップと、
(E)前記第2ベース層にフォトレジストの保護コーティングを塗布するステップと、
(F)前記第1ベース層をエッチング除去するステップと、
(G)前記フォトレジストの保護コーティングを除去するステップと、
(H)前記第1エッチング液レジストバリア層を除去するステップと、
(I)第1ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第2ハーフスタックを積み上げるステップと、
(J)導電層と絶縁層とを交互に並べた前記第2ハーフスタックの上に絶縁層を塗布するステップと、
(K)前記第2ベース層を除去するステップと
によってフルスタックを形成するステップを含み、
ステップ(C)が、以下の
(i)銅シード層を堆積するステップと、
(ii)前記銅シード層の上に第1フォトレジスト層を塗布するステップと、
(iii)パターン形成するために、前記第1フォトレジスト層を露光し現像するステップと、
(iv) 第1銅ビア層を形成するために、前記パターン内に銅をパターン電気めっきするステップと、
(v) 前記フォトレジスト層を剥離するステップと、
(vi) 第1ポリマー絶縁材料層を塗布するステップと、
(vii)第1銅ビア層を露出するために、前記ポリマー絶縁材料層を薄くするステップと、
(viii) 第1接着金属層を堆積するステップと、
(ix) 第2銅シード層を堆積するステップと、
(x) 前記第2シード層の上に第2フォトレジスト層を塗布するステップと、
(xi) フィーチャのパターンを形成するために前記第2フォトレジスト層を露光し現像するステップと、
(xii) 第1銅フィーチャ層を形成するために、第2フォトレジスト層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
(xiii) 前記第2フォトレジスト層を剥離するステップと、
(xiv)第3フォトレジスト層を塗布するステップと、
(xv) 第2ビアパターンを形成するために、前記第3のフォトレジスト層を露光し現像するステップと、
(xvi) 第2銅ビア層を形成するために、第2ビアパターン内に銅を堆積させるステップと、
(xvii) 第3フォトレジストを剥離し、前記銅フィーチャ、第2銅ビアおよび第2銅シード層を露出するステップと、
(xviii)露出した前記第2銅シード層を除去するステップと、
(xix) 前記第1接着金属層を除去するステップと、
(xx) 露出した前記銅フィーチャおよびビアの上に第2ポリマー絶縁材料層を塗布するステップとのサブステップを含み、
ステップ(I)が以下の
(Iii)(C)のサブステップ(i)で堆積された銅シード層の上にフォトレジスト層を塗布するステップと、
(Iiii)ビアのパターンを形成するために、前記フォトレジストの層を露光し現像するステップと、
(Iiv)銅ビアの第1の層を形成するために、ビアの前記パターン内に銅をパターン電気めっきするステップと、
(Iv)前記フォトレジストの第1の層を剥離するステップと、
(Ivi)ポリマー絶縁材料の第1の層を塗布するステップと、
(Ivii)銅ビアの第1の層を露出するために、前記ポリマー絶縁材料の層を薄くするステップと、
(Iviii)接着金属の第1の層を堆積するステップと、
(Iix)銅の第2シード層を堆積するステップと、
(Ix)前記銅の第2シード層の上にフォトレジストの第2の層を塗布するステップ、
(Ixi)フィーチャのパターンを形成するために、前記フォトレジストの第2の層を露光し現像するステップと、
(Ixii)銅フィーチャの第1の層を形成するために、フォトレジストの第2の層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
(Ixiii)前記フォトレジストの第2の層を剥離するステップと、
(Ixiv)フォトレジストの第3の層を塗布するステップと、
(Ixv)ビアの第2のパターンを形成するために前記第3のフォトレジスト層を露光し現像するステップと、
(Ixvi)銅ビアの第2の層を形成するために、ビアの第2のパターン内に銅を堆積させるステップと、
(Ixvii)前記フォトレジストの第3の層を剥離し、前記銅フィーチャ、銅ビアの第2の層および銅の第2シード層を露出するステップと、
(Ixviii)露出した前記銅の第2シード層を除去するステップと、
(Ixix) 前記接着金属の第1の層を除去するステップと、
(Ixx) 露出した前記銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第2の層を塗布するステップと
のサブステップを含み、
第1ハーフスタックおよび前記第2ハーフスタックが、サブステップ(vii)から(xx)を1回以上繰り返すサブステップ(xxi)をさらに含むステップ(C)と、サブステップ(Ivii)から(Ixx)を1回以上繰り返すサブステップ(Ixxi)をさらに含むステップ(I)とによって積み上げられる別の層を備えることを特徴とする電子基板を形成する方法。 - 外部面上でビアの端部を露出するステップと、前記ビアの端部に終結部を付加するステップとによってフルスタックを終結するステップ(L)をさらに含む、請求項1または2に記載の方法。
- 前記第2ベース層が金属を備え、第2ベース層を付加するステップ(D)が、前記第2ベース層の片側に絶縁ポリマー層を塗布するステップと、前記第2ベース層の絶縁ポリマー層が上に塗布された側を前記第1スタックに接触させるステップと、前記ベース層を前記第1ハーフスタックに加熱プレスラミネートするステップとを含む、請求項1または2に記載の方法。
- 前記第1ベース層が銅または銅合金で形成され、第1ベース層をエッチング除去するステップ(F)が、銅エッチング液を使用して行われる、請求項1または2に記載の方法。
- ステップ(B)の前記バリア層が少なくとも0.1ミクロンの厚みまで堆積される、請求項1または2に記載の方法。
- ステップ(B)の前記バリア層が1ミクロンを超えない厚みまで堆積される、請求項1または2に記載の方法。
- ステップ(B)の前記バリア層が、タンタル、タングステン、チタニウム、チタニウム−タンタル合金、ニッケル、スズ、鉛およびスズ−鉛合金のリストから選択される金属を備え、前記堆積するステップがスパッタリングを含む、または前記バリア層がニッケル、スズ、鉛、およびスズ−鉛合金のリストから選択される金属を備え、前記堆積するステップが電気めっき法および無電解めっき法のリストから選択されたプロセスによるものである、請求項1または2に記載の方法。
- ステップ(C)および(I)で積み上げられた導電層および配線ビアが、電気めっき法および無電解めっき法のリストから選択される技術を利用して堆積された銅を備える、請求項1または2に記載の方法。
- 第1ベース層をエッチング除去するステップ(F)がウェットエッチプロセスを使用し、ステップ(B)で形成された前記バリア層がエッチストップとして作用する、請求項1または2に記載の方法。
- ステップ(B)で形成されたバリア層がタンタルを備え、第1ベース層をエッチング除去するステップ(F)のエッチプロセスが、高温の水酸化アンモニウムの溶液に前記第1ベース層を曝すステップを含む、請求項1または2に記載の方法。
- ステップ(B)で形成されたバリア層が、タンタル、チタニウムまたはタングステンを備え、第1バリア層を除去するステップ(H)が、1:1から3:1の比率でCF4とアルゴンを有するCF4とアルゴンとの混合物を使用してプラズマエッチングするステップを含む、請求項1に記載の方法。
- ステップ(C)が、以下の
(i)銅シード層を堆積するステップと、
(ii)前記銅シード層の上に第1フォトレジスト層を塗布するステップと、
(iii)パターン形成するために、前記第1フォトレジスト層を露光し現像するステップと、
(iv) 第1銅ビア層を形成するために、前記パターン内に銅をパターン電気めっきするステップと、
(v) 前記フォトレジスト層を剥離するステップと、
(vi) 第1ポリマー絶縁材料層を塗布するステップと、
(vii)第1銅ビア層を露出するために、前記ポリマー絶縁材料層を薄くするステップと、
(viii) 第1接着金属層を堆積するステップと、
(ix) 第2銅シード層を堆積するステップと、
(x) 前記第2シード層の上に第2フォトレジスト層を塗布するステップと、
(xi) フィーチャのパターンを形成するために前記第2フォトレジスト層を露光し現像するステップと、
(xii) 第1銅フィーチャ層を形成するために、第2フォトレジスト層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
(xiii) 前記第2フォトレジスト層を剥離するステップと、
(xiv)第3フォトレジスト層を塗布するステップと、
(xv) 第2ビアパターンを形成するために、前記第3のフォトレジスト層を露光し現像するステップと、
(xvi) 第2銅ビア層を形成するために、第2ビアパターン内に銅を堆積させるステップと、
(xvii) 第3フォトレジストを剥離し、前記銅フィーチャ、第2銅ビアおよび第2銅シード層を露出するステップと、
(xviii)露出した前記第2銅シード層を除去するステップと、
(xix) 前記第1接着金属層を除去するステップと、
(xx) 露出した前記銅フィーチャおよびビアの上に第2ポリマー絶縁材料層を塗布するステップと
のサブステップを含む、請求項1に記載の方法。 - ステップ(I)が以下の
(Iii)(C)のサブステップ(i)で堆積された銅シード層の上にフォトレジスト層を塗布するステップと、
(Iiii)ビアのパターンを形成するために、前記フォトレジストの層を露光し現像するステップと、
(Iiv)銅ビアの第1の層を形成するために、ビアの前記パターン内に銅をパターン電気めっきするステップと、
(Iv)前記フォトレジストの第1の層を剥離するステップと、
(Ivi)ポリマー絶縁材料の第1の層を塗布するステップと、
(Ivii)銅ビアの第1の層を露出するために、前記ポリマー絶縁材料の層を薄くするステップと、
(Iviii)接着金属の第1の層を堆積するステップと、
(Iix)銅の第2シード層を堆積するステップと、
(Ix)前記銅の第2シード層の上にフォトレジストの第2の層を塗布するステップ、
(Ixi)フィーチャのパターンを形成するために、前記フォトレジストの第2の層を露光し現像するステップと、
(Ixii)銅フィーチャの第1の層を形成するために、フォトレジストの第2の層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
(Ixiii)前記フォトレジストの第2の層を剥離するステップと、
(Ixiv)フォトレジストの第3の層を塗布するステップと、
(Ixv)ビアの第2のパターンを形成するために前記第3のフォトレジスト層を露光し現像するステップと、
(Ixvi)銅ビアの第2の層を形成するために、ビアの第2のパターン内に銅を堆積させるステップと、
(Ixvii)前記フォトレジストの第3の層を剥離し、前記銅フィーチャ、銅ビアの第2の層および銅の第2シード層を露出するステップと、
(Ixviii)露出した前記銅の第2シード層を除去するステップと、
(Ixix) 前記接着金属の第1の層を除去するステップと、
(Ixx) 露出した前記銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第2の層を塗布するステップと
のサブステップを含む、請求項13に記載の方法。 - ステップ(C)が、導電層から積み上げられ、以下の
(i)銅シード層を堆積するステップと、
(ii)前記銅シード層の上に第1フォトレジスト層を塗布するステップと、
(iii)パターンを形成するために、前記第1フォトレジスト層を露光し現像するステップと、
(xii) 第1銅フィーチャ層を形成するために、第1フォトレジスト層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
(xiii) 第1フォトレジスト層を剥離するステップと、
(xiv)第2フォトレジスト層を堆積するステップと、
(xv) ビアパターンを形成するために、前記第2のフォトレジスト層を露光し現像するステップと、
(xvi) 銅ビア層を形成するために、ビアパターン内に銅を堆積するステップと、
(xvii) 第2フォトレジスト層を剥離し、銅フィーチャ、第2銅ビアおよび第2銅シード層を露出するステップと、
(xviii)露出した前記第2銅シード層を除去するステップと、
(xx) 露出した前記銅フィーチャおよびビアの上にポリマー絶縁材料層を塗布するステップと
のサブステップを含む、請求項1に記載の方法。 - 第1ハーフスタックおよび前記第2ハーフスタックが、サブステップ(vii)から(xx)を1回以上繰り返すサブステップ(xxi)をさらに含むステップ(C)と、サブステップ(Ivii)から(Ixx)を1回以上繰り返すサブステップ(Ixxi)をさらに含むステップ(I)とによって積み上げられる別の層を備える、請求項14に記載の方法。
- ステップ(I)が以下の
(Iii)(C)のサブステップ(i)で堆積された銅シード層の上にフォトレジスト層を塗布するステップと、
(Iiii)ビアのパターンを形成するために、前記フォトレジストの層を露光し現像するステップと、
(Iiv)銅ビアの第1の層を形成するために、ビアの前記パターン内に銅をパターン電気めっきするステップと、
(Iv)前記フォトレジストの第1の層を剥離するステップと、
(Ivi)ポリマー絶縁材料の第1の層を塗布するステップと、
(Ivii)銅ビアの第1の層を露出するために、前記ポリマー絶縁材料の層を薄くするステップと、
(Iviii)接着金属の第1の層を堆積するステップと、
(Iix)銅の第2シード層を堆積するステップと、
(Ix)前記銅の第2シード層の上にフォトレジストの第2の層を塗布するステップ、
(Ixi)フィーチャのパターンを形成するために、前記フォトレジストの第2の層を露光し現像するステップと、
(Ixii)銅フィーチャの第1の層を形成するために、フォトレジストの第2の層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
(Ixiii)前記フォトレジストの第2の層を剥離するステップと、
(Ixiv)フォトレジストの第3の層を塗布するステップと、
(Ixv)ビアの第2のパターンを形成するために前記第3のフォトレジスト層を露光し現像するステップと、
(Ixvi)銅ビアの第2の層を形成するために、ビアの第2のパターン内に銅を堆積させるステップと、
(Ixvii)前記フォトレジストの第3の層を剥離し、前記銅フィーチャ、銅ビアの第2の層および銅の第2シード層を露出するステップと、
(Ixviii)露出した前記銅の第2シード層を除去するステップと、
(Ixix) 前記接着金属の第1の層を除去するステップと、
(Ixx) 露出した前記銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第2の層を塗布するステップと
のサブステップを含み、
第1ハーフスタックが、サブステップ(vii)から(xix)を1回以上繰り返すサブステップ(xx)をさらに含むステップ(C)による別の層を備え、前記第2ハーフスタックが、サブステップ(Ivii)から(Ixix)を1回以上繰り返すサブステップ(Ixx)をさらに含むステップ(I)による別の層を備える、請求項15に記載の方法。 - 前記接着金属がチタニウム、クロムおよびニッケル−クロム合金のリストから選択される、請求項13または2に記載の方法。
- その下の銅を露出するために絶縁材料を薄くするサブステップが、ドライエッチング、機械研削、化学機械研磨(CMP)、それらの組み合わせおよび2段階のプロセスのリストから選択されるプロセスによって薄くするステップを含む、請求項13または2に記載の方法。
- 銅表面からポリマースミアを除去するために、薄くするステップの後の洗浄ステップをさらに含む、請求項18に記載の方法。
- 前記絶縁層の少なくとも1つが、テフロン(登録商標)、テフロン(登録商標)誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、およびそれらの混合物などの熱可塑性、熱硬化性、およびそれらの混合物のリストから選択されるポリマー樹脂を備える、請求項2に記載の方法。
- 前記絶縁層の少なくとも1つが、加熱プレスラミネーションプロセスによって銅層とビアの上、銅層の上、またはビアの上に塗布されるプリプレグとして設けられる、請求項21に記載の方法。
- 外部面の上に終結層を付加するステップ(L)が、
(m)最上層内で銅ビアを露出させるために、基板を薄くするステップと、
(n)露出した銅ビアの上に外側接着金属層を堆積するステップと、
(o)前記外側接着金属層の上に外側銅シード層を堆積するステップと、
(p)前記外側銅シード層の上に外側フォトレジスト層を塗布するステップと、
(q)パターン形成された構造体を形成するために、外側フォトレジスト層を露光し現像するステップと、
(r)銅導体およびパッドを形成するために、前記パターン形成された構造体の中に銅を堆積するステップと、
(s)前記外側フォトレジスト層を除去するステップと、
(t)前記外側接着層および外側銅シード層を除去するステップと、
(u)前記スタックの両側にソルダマスク層を塗布するステップと、
(v)銅パッドを露出するためにソルダマスクを選択的に除去するステップと、
(w)ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、および耐変色性仕上げのリストから選択される最終コーティングを塗布するステップとのサブステップを含む、請求項3に記載の方法。 - 外部面に終結層を付加するステップ(L)が、
(m)最上層で銅ビアを露出させるために基板を薄くするステップと、
第1:外側接着金属層を堆積するステップと、
第2:所望の厚みまで外側銅層を堆積するステップと、
第3:外側フォトレジスト層を塗布し現像するステップと、
第4:外側銅層を選択的にエッチング除去し、これにより外側接着金属層を露出し、銅導体およびパッドを形成するステップと、
第5:前記外側フォトレジスト層を剥離するステップと、
第6:露出した外側接着層および銅シード層を除去するステップと、
第7:前記スタックの両側にソルダマスク層を塗布するステップと、
第8:前記銅パッドを露出するためにソルダマスクを選択的に除去するステップと、
第9:ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金またはアマルガム、および耐変色性仕上げのリストから選択される最終コーティングを塗布するステップとのサブステップを含む、請求項3に記載の方法。 - 請求項1から24のいずれか1項に記載の方法によって形成される電子基板。
- 金属材料を備える導電層と、ポリマーマトリクス材料を備える絶縁層を交互に並べたほぼ対称的なレイアップを有し、前記導電層を接続するために前記絶縁層を貫通して中実の金属ビアが設けられ、構造体がほぼ平坦で自立している、多層のコアレス積層を備える請求項25に記載の電子基板。
- 以下の
(I)前記導電層が銅から形成され、前記絶縁層がポリマーマトリクス材料から形成される、
(II)少なくとも1つの絶縁層が、15%から30%重量パーセントの粒子フィラーをさらに備える、および
(III)少なくとも1つの絶縁層が繊維をさらに有する
限定の少なくとも1つの限定を有する、請求項25に記載の電子基板。 - 集積回路をプリント配線板に配線するための配線構造体として構築される、請求項25に記載の電子基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IL171378A IL171378A (en) | 2005-10-11 | 2005-10-11 | Integrated circuit support structures and the fabrication thereof |
IL171378 | 2005-10-11 | ||
PCT/IL2006/001186 WO2007043056A2 (en) | 2005-10-11 | 2006-10-15 | Novel integrated circuit support structures and the fabrication thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009512212A JP2009512212A (ja) | 2009-03-19 |
JP5290761B2 true JP5290761B2 (ja) | 2013-09-18 |
Family
ID=37911507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008535188A Active JP5290761B2 (ja) | 2005-10-11 | 2006-10-15 | 新規の集積回路支持構造体およびその製造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7635641B2 (ja) |
JP (1) | JP5290761B2 (ja) |
KR (1) | KR100983320B1 (ja) |
CN (1) | CN101496227B (ja) |
IL (1) | IL171378A (ja) |
WO (1) | WO2007043056A2 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602062B1 (en) * | 2005-08-10 | 2009-10-13 | Altera Corporation | Package substrate with dual material build-up layers |
US7682972B2 (en) * | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
TWI370515B (en) * | 2006-09-29 | 2012-08-11 | Megica Corp | Circuit component |
US7960210B2 (en) | 2007-04-23 | 2011-06-14 | Cufer Asset Ltd. L.L.C. | Ultra-thin chip packaging |
JP2009135184A (ja) * | 2007-11-29 | 2009-06-18 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US20090283305A1 (en) * | 2008-05-15 | 2009-11-19 | Interplex Industries, Inc. | Tin-silver compound coating on printed circuit boards |
TWI393516B (zh) * | 2009-06-01 | 2013-04-11 | Unimicron Technology Crop | 印刷電路板的製造方法 |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
CN102097359B (zh) * | 2009-12-10 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
US8278214B2 (en) * | 2009-12-23 | 2012-10-02 | Intel Corporation | Through mold via polymer block package |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8598698B1 (en) * | 2010-07-21 | 2013-12-03 | Altera Corporation | Package substrate with an embedded stiffener |
US8127979B1 (en) * | 2010-09-25 | 2012-03-06 | Intel Corporation | Electrolytic depositon and via filling in coreless substrate processing |
KR101167429B1 (ko) * | 2010-10-11 | 2012-07-19 | 삼성전기주식회사 | 반도체 패키지의 제조방법 |
CN102548216B (zh) * | 2010-12-09 | 2015-03-25 | 北大方正集团有限公司 | 制作起始层芯板的方法 |
TWI436464B (zh) * | 2011-01-13 | 2014-05-01 | Advanced Semiconductor Eng | 半導體封裝、基板及基板製造方法 |
JP5861262B2 (ja) * | 2011-03-26 | 2016-02-16 | 富士通株式会社 | 回路基板の製造方法及び電子装置の製造方法 |
US10049950B2 (en) * | 2012-03-26 | 2018-08-14 | Advanpack Solutions Pte Ltd | Multi-layer substrate for semiconductor packaging |
TW201344852A (zh) * | 2012-04-20 | 2013-11-01 | Shamrock Optronics Co Ltd | 軟性陶瓷基板 |
US9144150B2 (en) | 2012-04-20 | 2015-09-22 | Xilinx, Inc. | Conductor structure with integrated via element |
US9282646B2 (en) * | 2012-05-24 | 2016-03-08 | Unimicron Technology Corp. | Interposed substrate and manufacturing method thereof |
US9440135B2 (en) | 2012-05-29 | 2016-09-13 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with integral vias extending in in-plane direction |
US8816218B2 (en) * | 2012-05-29 | 2014-08-26 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with vias having different dimensions |
US9269593B2 (en) | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
US9312593B2 (en) | 2012-05-30 | 2016-04-12 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with novel transmission lines |
US9185793B2 (en) * | 2012-05-30 | 2015-11-10 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with through thickness coaxial structures |
US9161461B2 (en) | 2012-06-14 | 2015-10-13 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with stepped holes |
US8987602B2 (en) * | 2012-06-14 | 2015-03-24 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic support structure with cofabricated metal core |
US9137905B2 (en) * | 2012-06-25 | 2015-09-15 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Alignment between layers of multilayer electronic support structures |
US9615447B2 (en) * | 2012-07-23 | 2017-04-04 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic support structure with integral constructional elements |
US8997342B2 (en) * | 2012-10-15 | 2015-04-07 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Method of fabrication, a multilayer electronic structure and structures in accordance with the method |
US9552977B2 (en) * | 2012-12-10 | 2017-01-24 | Intel Corporation | Landside stiffening capacitors to enable ultrathin and other low-Z products |
US8866286B2 (en) * | 2012-12-13 | 2014-10-21 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Single layer coreless substrate |
US9049791B2 (en) * | 2013-06-07 | 2015-06-02 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. | Terminations and couplings between chips and substrates |
US20150195912A1 (en) | 2014-01-08 | 2015-07-09 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Substrates With Ultra Fine Pitch Flip Chip Bumps |
US9502270B2 (en) | 2014-07-08 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packages, packaging methods, and packaged semiconductor devices |
US20170061992A1 (en) * | 2015-08-31 | 2017-03-02 | HGST Netherlands B.V. | Multi-layer studs for advanced magnetic heads and high head density wafers |
CN105934075A (zh) * | 2016-06-28 | 2016-09-07 | 广东欧珀移动通信有限公司 | Pcb板组件及具有其的移动终端 |
US11071214B2 (en) | 2016-12-22 | 2021-07-20 | Mitsui Mining & Smelting Co., Ltd. | Method for manufacturing multilayer wiring board |
US11037802B2 (en) | 2016-12-28 | 2021-06-15 | Intel Corporation | Package substrate having copper alloy sputter seed layer and high density interconnects |
TWI660225B (zh) * | 2017-04-21 | 2019-05-21 | 新加坡商先進科技新加坡有限公司 | 製作在可佈線襯底上的顯示面板 |
CN109830470B (zh) * | 2017-11-23 | 2023-11-24 | 比亚迪半导体股份有限公司 | 智能功率模块 |
US10888001B2 (en) * | 2018-06-08 | 2021-01-05 | Unimicron Technology Corp. | Circuit carrier board structure and manufacturing method thereof |
CN110010476A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种系统级封装结构中的新型电镀填孔工艺 |
US10985129B2 (en) | 2019-04-15 | 2021-04-20 | International Business Machines Corporation | Mitigating cracking within integrated circuit (IC) device carrier |
US11545455B2 (en) * | 2019-05-28 | 2023-01-03 | Apple Inc. | Semiconductor packaging substrate fine pitch metal bump and reinforcement structures |
CN111918481B (zh) * | 2020-06-05 | 2022-01-04 | 江西一诺新材料有限公司 | 一种实现lcp多层板任意层导通的工艺方法 |
CN111741592B (zh) * | 2020-06-17 | 2021-09-21 | 珠海越亚半导体股份有限公司 | 多层基板及其制作方法 |
CN117613001A (zh) * | 2023-11-30 | 2024-02-27 | 上海玻芯成微电子科技有限公司 | 一种芯片的制作方法及其芯片 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5440805A (en) * | 1992-03-09 | 1995-08-15 | Rogers Corporation | Method of manufacturing a multilayer circuit |
JPH07147483A (ja) * | 1993-09-30 | 1995-06-06 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JP3417544B2 (ja) * | 1997-06-17 | 2003-06-16 | 矢崎総業株式会社 | 同軸ケーブル用コンタクト |
JPH1174636A (ja) * | 1997-08-28 | 1999-03-16 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
DE69936235T2 (de) * | 1998-02-26 | 2007-09-13 | Ibiden Co., Ltd., Ogaki | Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern |
US6089920A (en) * | 1998-05-04 | 2000-07-18 | Micron Technology, Inc. | Modular die sockets with flexible interconnects for packaging bare semiconductor die |
JP4427874B2 (ja) * | 2000-07-06 | 2010-03-10 | 住友ベークライト株式会社 | 多層配線板の製造方法および多層配線板 |
JP2002111205A (ja) * | 2000-07-27 | 2002-04-12 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法および多層配線板 |
JP2004071700A (ja) * | 2002-08-02 | 2004-03-04 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
US6872589B2 (en) * | 2003-02-06 | 2005-03-29 | Kulicke & Soffa Investments, Inc. | High density chip level package for the packaging of integrated circuits and method to manufacture same |
US7579251B2 (en) * | 2003-05-15 | 2009-08-25 | Fujitsu Limited | Aerosol deposition process |
CN100378969C (zh) * | 2003-06-24 | 2008-04-02 | 日本特殊陶业株式会社 | 中间衬底及具有半导体元件、中间衬底和衬底的结构体 |
-
2005
- 2005-10-11 IL IL171378A patent/IL171378A/en unknown
- 2005-10-17 US US11/250,421 patent/US7635641B2/en active Active - Reinstated
-
2006
- 2006-10-15 WO PCT/IL2006/001186 patent/WO2007043056A2/en active Application Filing
- 2006-10-15 KR KR1020087010687A patent/KR100983320B1/ko active IP Right Grant
- 2006-10-15 CN CN2006800465017A patent/CN101496227B/zh active Active
- 2006-10-15 JP JP2008535188A patent/JP5290761B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2007043056A2 (en) | 2007-04-19 |
IL171378A (en) | 2010-11-30 |
KR20080084800A (ko) | 2008-09-19 |
KR100983320B1 (ko) | 2010-09-20 |
JP2009512212A (ja) | 2009-03-19 |
CN101496227B (zh) | 2012-01-25 |
WO2007043056A3 (en) | 2009-04-09 |
US20070082501A1 (en) | 2007-04-12 |
US7635641B2 (en) | 2009-12-22 |
CN101496227A (zh) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5290761B2 (ja) | 新規の集積回路支持構造体およびその製造 | |
US7682972B2 (en) | Advanced multilayer coreless support structures and method for their fabrication | |
KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
TWI294678B (en) | A method for manufacturing a coreless package substrate | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
KR101730344B1 (ko) | 칩 패키지 | |
WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
US8987602B2 (en) | Multilayer electronic support structure with cofabricated metal core | |
TW200414835A (en) | Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate | |
TW201401961A (zh) | 具有在平面內方向上延伸的一體化通孔的多層電子結構 | |
JP2003273482A (ja) | 回路基板及びその製造方法及び電子装置 | |
TWI423752B (zh) | 多層無芯支撐結構的製作方法 | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 | |
TWI327367B (en) | Semiconductor substrate structure and method for fabricating the same | |
US10356916B2 (en) | Printed circuit board with inner layer and outer layers and method of manufacturing the same | |
KR101231443B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JPH1075062A (ja) | 多層配線基板の製造方法 | |
JP2012054296A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111116 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5290761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |