CN109830470B - 智能功率模块 - Google Patents
智能功率模块 Download PDFInfo
- Publication number
- CN109830470B CN109830470B CN201711185425.4A CN201711185425A CN109830470B CN 109830470 B CN109830470 B CN 109830470B CN 201711185425 A CN201711185425 A CN 201711185425A CN 109830470 B CN109830470 B CN 109830470B
- Authority
- CN
- China
- Prior art keywords
- chip
- conductive layer
- prepreg
- plate
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 80
- 238000005538 encapsulation Methods 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 239000002335 surface treatment layer Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 14
- 239000000463 material Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 210000000078 claw Anatomy 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Abstract
本发明公开了一种智能功率模块，所述智能功率模块包括框架、板件和芯片，板件安装于所述框架且与所述框架之间电连接，板件包括单元组，所述单元组包括：芯板，所述芯片贴装在所述芯板上；第一导电层和第二导电层，第一导电层和所述第二导电层分别位于所述芯板的两侧；第一半固化片和第二半固化片，所述第一半固化片位于所述第一导电层和所述芯板之间，所述第二半固化片位于所述第二导电层和所述芯板之间；其中，所述芯片位于所述芯板和所述第一半固化片之间，所述第一导电层和所述第二导电层中的每一个通过金属化的盲孔或盲槽连接于所述芯片，所述板件由所述单元组层压形成。根据本发明实施例的智能功率模块的体积小、可靠性高且散热性能好。
Description
技术领域
本发明涉及功率模块技术领域，更具体地，涉及一种智能功率模块。
背景技术
相关技术中的部分智能功率模块，采用PCB板与DBC基板相结合的封装结构，该种智能功率模块中的功率芯片与基板连接，基板与框架连接，并且，驱动芯片贴装在PCB板上以形成独立的COB板，COB板与框架组装在一起，其中，芯片(如IGBT芯片、FRD芯片等)与框架、COB板等通过邦线邦定实现电气互联。该种结构的智能功率模块可以有效解决控制因驱动芯片等出现问题而导致模块整体报废。
然而，由于PCB板材质、包封胶材质特性以及用于邦定焊盘的沉金工艺水平限制导致金线邦定一致性存在极个别差异，无法完全满足产品可靠性要求，而且，模块整体体积也较大，不利于散热。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种智能功率模块，所述智能功率模块的体积小、可靠性高且散热性能好。
根据本发明实施例的智能功率模块，包括框架以及芯片；板件，所述板件安装于所述框架且与所述框架之间电连接；所述板件包括单元组，所述单元组包括：芯板，所述芯片贴装在所述芯板上；第一导电层和第二导电层，所述第一导电层和所述第二导电层分别位于所述芯板的两侧；第一半固化片和第二半固化片，所述第一半固化片位于所述第一导电层和所述芯板之间，所述第二半固化片位于所述第二导电层和所述芯板之间；其中，所述芯片位于所述芯板和所述第一半固化片之间，所述第一导电层和所述第二导电层中的每一个通过金属化的盲孔或盲槽连接于所述芯片，所述板件由所述单元组层压形成。
根据本发明实施例的智能功率模块，通过将贴装芯片的芯板、第一导电层和第二导电层、第一半固化片和第二半固化片进行层压，从而形成埋入芯片的板件，并且将板件与框架之间电气联接，相比与相关技术中的智能功率模块，可以省去基板、连接芯片与框架等的邦线以及保护芯片以及邦线的包封胶等，这样，可以有效地解决由于PCB板、包封胶材质特性及沉金工艺水平限定造成的邦线绑定一致性存在的个别差异，进而提高可靠性，同时，也大大缩小了智能功率模块的整体体积，提高散热性能。
根据本发明的一些实施例，所述单元组为多个，每个所述单元组包括依次排布的第二导电层、第二半固化片、芯板、第一半固化片和第一导电层，其中，相邻两个单元组之间的第一导电层和第二导电层电连接。
根据本发明的可选示例，所述第一导电层和所述第二导电层为铜层。
根据本发明的实施例，所述智能功率模块还包括：用于至少对所述板件进行封装的封装层。
根据本发明的可选示例，所述封装层为环氧树脂层。
根据本发明的一些示例，所述芯片包括驱动芯片和功率芯片。
根据本发明的一些示例，所述芯片还包括IGBT芯片、FRD芯片、HVIC芯片以及LVIC芯片，所述IGBT芯片、所述FRD芯片、所述HVIC芯片以及所述LVIC芯片通过焊锡膏或导电银浆贴装于所述芯板上。
根据本发明的一些示例，所述盲孔或所述盲槽为对称或错位排布的多个。由此，可以通过对称或者错位布置多个盲孔或盲槽，减少由于设置盲孔或盲槽对板件的应力带来的影响。
根据本发明的实施例，所述板件和所述框架中的一个上设有固定孔，所述板件和所述框架中的另一个通过配合在所述固定孔内的固定件安装于所述框架。
根据本发明进一步的示例，所述固定件为固定爪。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的智能功率模块的示意图；
图2是根据本发明实施例的智能功率模块的截面示意图。
附图标记：
100：智能功率模块；
10：板件；
11：芯片；12：芯板；131：第一半固化片；132第二半固化片；
141：第一导电层；142：第二导电层；
15：处理层；16：封装层；17:盲孔；18：盲槽；
20：固定件；30：邦线；40：框架。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
相关技术中的智能功率模块，通常包括功率芯片、驱动芯片、基板、框架、PCB、邦线、封装体。智能功率模块在制作过程中分为两个部件，即由功率芯片、基板构成支架，以及由驱动芯片、PCB、邦线和包封胶构成的COB(Chip On Borad)。
在制作过程中，首先将功率芯片与基板以及框架进行连接，也就是说，将功率芯片贴于基板上，然后将载由芯片的基板与框架的管脚连接成一个整体。与此同时，将驱动芯片贴于PCB上，并且通过邦线联接驱动芯片到PCB的板体上，然后采用包封胶将驱动芯片、邦线包封成一个整体构成COB，并进行COB测试，测试通过的COB作为一个独立部件备用。
而后，将COB与框架进行组装，并且通过邦线实现IGBT芯片(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)、FRD芯片(Fast Recovery Diode，快恢复二极管)、FRD芯片，FRD芯片与框架，IGBT芯片与COB，COB与框架)的电气互联。最后将邦定完成的产品用环氧树脂进行包封成为一个封装体。
然而，由于PCB材质特性、包封胶材质特性以及用于邦定焊盘的沉金工艺水平限制导致金线邦定一致性存在极个别差异，无法完全满足产品可靠性要求，而且，模块整体体积也较大，不利于散热。
为此，本发明提出一种智能功率模块，所述智能功率模块的体积小、可靠性高且散热性能好。
下面参考附图描述根据本发明实施例的智能功率模块100。
如图1和图2所示，根据本发明实施例的智能功率模块100包括框架40、板件10和芯片11。
板件10安装于框架40，例如，可以通过固定结构固定连接于框架40，板件10可以通过邦线30与框架40之间实现互联。
板件10包括单元组，单元组包括芯板12、第一导电层141和第二导电层142、第一半固化片131和第二半固化片132。芯片11贴装与芯板12上，第一导电层141和第二导电层142分别位于芯板12的两侧，第一半固化片131位于第一导电层141和芯板12之间，第二半固化片位于第二导电层142和芯板12之间，例如，在一些示例中，如图2所示，第一导电层141、第一半固化片131、芯板12、第二半固化片132、第二导电层142沿板件10的厚度方向依次排布。
其中，芯片11设于芯板12和第一半固化片131之间，如贴设于芯板12的上表面，第一导电层141、第二导电层142分别通过金属化的盲孔17、盲槽18、或盲孔17和盲槽18连接芯片11，优选地，用于小信号、小焊盘连接采用盲孔17，用于大焊盘、大电流连接采用盲槽18，以提高散热性能，例如，如图2所示示例中，HVIC芯片与IGBT-P芯片之间可以通过金属化的盲孔17与第一导电层141实现连接，进而通过第一导电层141实现两者(HVIC芯片与IGBT-P芯片)之间的互联，而IGBT-P芯片与FRD-P芯片之间可以通过金属化的盲槽18与第一导电层141实现连接，进而通过第一导电层141实现两者(IGBT-P芯片与FRD-P芯片)互联。
同时，第二导电层142与芯板12之间可以通过设置贯穿第二半固化片132、芯板12的金属化盲孔17或盲槽18实现第二导电层142与芯片11之间的互联，例如，IGBT-P芯片与第二导电层142之间通过贯穿第二半固化片132和芯板12的金属化盲槽18实现连接。
这样，通过将包括贴装芯片11的芯板12、第一导电层141和第二导电层142、第一半固化片131和第二半固化片132的单元组进行层压，即采用层压工艺形成埋入芯片的板件10，并且将板件10与框架40之间电气联接，与相关技术中的其他智能功率模块100相比，可以省去基板、连接芯片11与框架40等的邦线30、保护芯片11以及邦线30的包封胶等。由此，可以有效地解决由于PCB板、包封胶材质特性及沉金工艺水平限定造成的邦线30绑定一致性存在的个别差异，进而提高可靠性，同时，也大大缩小了智能功率模块100的整体体积，提高散热性能。
因此，根据本发明实施例的智能功率模块100，通过将包括贴装芯片11的芯板12、第一导电层141和第二导电层142、第一半固化片131和第二半固化片132的单元组进行层压，形成埋入芯片的板件10，并且将板件10与框架40之间电气联接，具有整体体积小、可靠性高且散热性能好等特点。
如图2所示，在本发明的一些实施例中，智能功率模块100可以包括多个组单元组，每个组单元组包括依次排布的第二导电层142、第二半固化片132、芯板12、第一半固化片131和第一导电层141，相邻两个组单元组之间的导电层可以共用，例如，在图2所示示例中，智能功率模块100包括两个组单元组，第一单元组包括沿板件10厚度方向依次排布的第二导电层142、第二半固化片132、芯板12、第一半固化片131和第一导电层141，第二单元组包括沿板件10厚度方向依次排布的第二导电层142、第二半固化片132、芯板12、第一半固化片131和第一导电层141，第二单元组的第二导电层142与第一单元组的第一导电层141之间可以共用，也就是说，智能功率模块100的板件10包括沿板件10厚度依次排列的第二导电层142、第二半固化片132、芯板12、第一半固化片131、第一导电层141、第二半固化片132、芯板12、第一半固化片131、第二导电层142，其中，芯片11贴于芯板12上，并且通过金属化的盲孔17或盲槽18实现芯片11与第一导电层141、第二导电层142的连接，位于板件10厚度方向两侧的第二导电层142之间的连接。
由此，可以节省掉连接芯片11的邦线30以及省去保护芯片11和邦线30的包封胶，进一步地简化结构、减少由于包封胶材质特性以及沉金工艺水平限制造成的邦定一致性存在个别差异的问题，提高可靠性，而且，减少封装材料类型，也可以降低失效风险，并且实现双面散热，提高散热性能。
在本发明的一些可选示例中，第一导电层141和第二导电层142可以为铜层，这样可以便于加工制造、降低制造成本。
如图2所示，在本发明的一些示例中，板件10还包括封装层16，封装层16分别设于板件10的上表面和下表面，从而利用封装层16将板件10包封在智能功率模块100整体内，起到保护板件10的作用。进一步地，封装层16可以为环氧树脂层，从而便于制造、成型。
如图2，在本发明的一些示例中，板件10的上表面和下表面包括表面处理层15，从而便于进行包封，以达到保护板件10的目的。
如图1和图2，在本发明的一些实施例中，芯片11可以包括驱动芯片和功率芯片，驱动芯片和功率芯片分别贴于芯板12，例如，可以采用焊锡膏或导电银浆贴装在芯板12的上表面，从而将驱动芯片和功率芯片埋入板件10内，进而提高智能功率模块100的可靠性，缩小整体体积，提高散热性能。
如图2所示，在本发明进一步示例中，芯片11还包括IGBT芯片(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)、FRD芯片(Fast Recovery Diode，快恢复二极管)、HVIC芯片(High Voltage IC,高压功率集成电路芯片)以及LVIC芯片(Low VoltageIC,低压功率集成电路芯片)，IGBT芯片、FRD芯片、HVIC芯片以及LVIC芯片分别通过焊锡膏或导电银浆贴装于芯板12上，从而进一步地提高智能功率模块100的可靠性，减小体积。
在本发明的一些可选示例中，多个盲孔17或多个盲槽18可以采用对称排布，或者多个盲孔17或多个盲槽18可以采用错位排布，这样，可以有效地降低由于在板件10上设置盲孔17或盲槽18而造成的强度降低，造成的应力影响。
如图1所示，在本发明的一些实施例中，板件10与框架40中的一个上设有固定孔，板件10和框架40中的另一个通过固定件20与固定孔之间配合，实现板件10与框架40之间的固定连接，进一步地，固定件20可以为固定爪，固定爪可以为多个，例如，如图1所示，固定爪为两个，且两个固定爪彼此间隔设置，其中固定爪可以与框架40一体成型，从而既可以实现板件10与框架40的固定连接，同时，也可以简化工艺、易于实现，降低成本。
下面描述根据本发明实施例的智能功率模块100的制造工艺。
首先，将芯片11采用焊锡膏或导电银浆贴装到芯板12上；然后，将铜层、合适厚度的多个半固化片及贴有芯片11的芯板12进行层压，形成埋入芯片11的板件10；第三，再对板件10图形化，采用激光技术制作盲孔17或盲槽18，并进行盲孔17金属化，使得芯片11的焊盘与铜层电路连接。第四，在埋好芯片11的板件10上再堆叠层压半固化片，芯板12，贴装芯片11，重复将铜层、合适厚度的多个半固化片及贴有芯片11的芯板12进行层压，再制作盲孔17或盲槽18，并进行盲孔17金属化，使得芯片11的焊盘与铜层电路连接，同时对板件10阻焊、表面处理；最后，多芯片11埋入的板件10被环氧树脂包封在模块内。
其中，可以理解的是，本领域技术人员可以根据电气设计要求及被埋芯片11焊盘面积大小，具体将导通方式选择为盲孔17或盲槽18，优选地，用于小信号、小焊盘连接采用盲孔17，用于大焊盘、大电流连接采用盲槽18，以提高散热性能。
如图1和图2所示，驱动芯片及功率芯片通过盲孔17工艺同时埋入板件10内，可以省略掉相关技术中智能功率模块100为实现对驱动芯片及邦定线保护而包封的包封胶以及邦定驱动芯片的邦线30，同时也可以节省掉基板以及FRD芯片与框架40的邦线30，IGBT与FRD芯片的邦线30、IGBT芯片与COB的邦线30。驱动芯片及功率芯片同时埋入的板件10通过固定爪与框架40组装在一起，通过邦线30实现驱动芯片及功率芯片同时埋入的板件10与框架40的电气互联引。最后将邦定完成的产品用塑封料模封成为一个封装体。
为了降低应力影响，盲孔17或盲槽18排布可以采用错位设计，芯板12需要选择合适的材质，并且为保证板件10的整体强度，本领域技术人员可以根据实际设计需求选择芯板12、半固化片、铜层的厚度，盲孔17、盲槽18的尺寸及间距。
由此，根据本发明实施例的智能功率模块100，驱动芯片及功率芯片埋入PCB，不再用金线邦定及封胶保护驱动芯片及邦定线。有效解决了因PCB、包封胶材质特性及用于邦定焊盘的沉金工艺水平限制导致金线邦定一致性存在极个别差异，从而提高模块的可靠性，功率芯片不再额外选用基板，减少了封装材料类型，降低失效风险，并且，由于驱动芯片、功率芯片等埋入板内，大大缩小了模块体积，散热路径更短，而且，也可以实现双面散热，提高散热性能。
根据本发明实施例的智能功率模块100的其他构成等以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (7)
1.一种智能功率模块，其特征在于，包括：
框架以及芯片；
板件，所述板件安装于所述框架且与所述框架之间电连接，所述板件包括单元组，所述单元组包括：
芯板，所述芯片贴装在所述芯板上；
第一导电层和第二导电层，所述第一导电层和所述第二导电层分别位于所述芯板的两侧；
第一半固化片和第二半固化片，所述第一半固化片位于所述第一导电层和所述芯板之间，所述第二半固化片位于所述第二导电层和所述芯板之间；
其中，所述芯片位于所述芯板和所述第一半固化片之间，所述第一导电层和所述第二导电层中的每一个通过金属化的盲孔或盲槽连接于所述芯片；
所述单元组包括依次排布的第二导电层、第二半固化片、芯板、第一半固化片和第一导电层，所述单元组为多个，所述板件由所述单元组堆叠层压形成，其中，相邻两个单元组之间的导电层共用；
还包括：设于所述板件的上表面和下表面的表面处理层以及用于至少对所述板件进行封装的封装层。
2.根据权利要求1所述的智能功率模块，其特征在于，所述第一导电层和所述第二导电层为铜层。
3.根据权利要求1所述的智能功率模块，其特征在于，所述封装层为环氧树脂层。
4.根据权利要求1所述的智能功率模块，其特征在于，所述芯片包括驱动芯片和功率芯片。
5.根据权利要求4所述的智能功率模块，其特征在于，所述芯片还包括IGBT芯片、FRD芯片、HVIC芯片以及LVIC芯片，所述IGBT芯片、所述FRD芯片、所述HVIC芯片以及所述LVIC芯片通过焊锡膏或导电银浆贴装于所述芯板上。
6.根据权利要求1所述的智能功率模块，其特征在于，所述板件和所述框架中的一个上设有固定孔，所述板件和所述框架中的另一个通过配合在所述固定孔内的固定件安装于所述框架。
7.根据权利要求6中所述的智能功率模块，其特征在于，所述固定件为固定爪。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711185425.4A CN109830470B (zh) | 2017-11-23 | 2017-11-23 | 智能功率模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711185425.4A CN109830470B (zh) | 2017-11-23 | 2017-11-23 | 智能功率模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109830470A CN109830470A (zh) | 2019-05-31 |
| CN109830470B true CN109830470B (zh) | 2023-11-24 |
Family
ID=66859437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711185425.4A Active CN109830470B (zh) | 2017-11-23 | 2017-11-23 | 智能功率模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109830470B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116682817B (zh) * | 2023-05-31 | 2023-11-17 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101496227A (zh) * | 2005-10-11 | 2009-07-29 | Amitec多层互连技术有限公司 | 新型集成电路支撑结构及其制作方法 |
| CN103367321A (zh) * | 2012-03-27 | 2013-10-23 | 英飞凌科技股份有限公司 | 芯片装置及形成芯片装置的方法 |
| CN103874346A (zh) * | 2014-03-26 | 2014-06-18 | 中国科学院微电子研究所 | 一种电路板的制作方法 |
| CN206595255U (zh) * | 2017-01-24 | 2017-10-27 | 比亚迪股份有限公司 | 一种功率模块 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030066679A1 (en) * | 2001-10-09 | 2003-04-10 | Castro Abram M. | Electrical circuit and method of formation |
| TWI525863B (zh) * | 2013-09-10 | 2016-03-11 | The wafer package structure is packaged using a wafer package structure A module, and a method of manufacturing the wafer package structure | |
| TWI572267B (zh) * | 2014-09-29 | 2017-02-21 | 旭德科技股份有限公司 | 具有凹槽的多層線路板與其製作方法 |
-
2017
- 2017-11-23 CN CN201711185425.4A patent/CN109830470B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101496227A (zh) * | 2005-10-11 | 2009-07-29 | Amitec多层互连技术有限公司 | 新型集成电路支撑结构及其制作方法 |
| CN103367321A (zh) * | 2012-03-27 | 2013-10-23 | 英飞凌科技股份有限公司 | 芯片装置及形成芯片装置的方法 |
| CN103874346A (zh) * | 2014-03-26 | 2014-06-18 | 中国科学院微电子研究所 | 一种电路板的制作方法 |
| CN206595255U (zh) * | 2017-01-24 | 2017-10-27 | 比亚迪股份有限公司 | 一种功率模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109830470A (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8524532B1 (en) | Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein | |
| CN102789991B (zh) | 封装结构及其制作方法 | |
| US7663224B2 (en) | Semiconductor BGA package having a segmented voltage plane | |
| CN105575943A (zh) | 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块 | |
| CN104733450A (zh) | 三维空间封装结构及其制造方法 | |
| CN110021590B (zh) | 电源芯片集成模块、其制造方法及双面散热电源模块封装 | |
| US10483237B2 (en) | Vertically stacked multichip modules | |
| WO2005086978A2 (en) | Embedded power management control circuit | |
| US9437548B2 (en) | Chip package and method for manufacturing the same | |
| KR20120123254A (ko) | 전력 공급 모듈 및 이의 패키징 및 집적 방법 | |
| US20150062854A1 (en) | Electronic component module and method of manufacturing the same | |
| US11399438B2 (en) | Power module, chip-embedded package module and manufacturing method of chip-embedded package module | |
| US10192806B2 (en) | Semiconductor device | |
| CN111599696A (zh) | 半导体模块封装方法及半导体模块 | |
| US20130270706A1 (en) | Semiconductor device | |
| CN109830470B (zh) | 智能功率模块 | |
| JP2011077164A (ja) | 半導体発光装置 | |
| CN103762214A (zh) | 应用于开关型调节器的集成电路组件 | |
| CN111599698A (zh) | 半导体模块封装方法及半导体模块 | |
| CN207611767U (zh) | 智能功率模块 | |
| EP3413348B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN219419024U (zh) | 智能功率模块和具有其的设备 | |
| CN219457583U (zh) | 基于引线框架类垂直封装的sip模组 | |
| US20230282591A1 (en) | Semiconductor package and a semiconductor device module including the same | |
| EP3413349A1 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210219 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |