TWI393516B - 印刷電路板的製造方法 - Google Patents

印刷電路板的製造方法 Download PDF

Info

Publication number
TWI393516B
TWI393516B TW098118050A TW98118050A TWI393516B TW I393516 B TWI393516 B TW I393516B TW 098118050 A TW098118050 A TW 098118050A TW 98118050 A TW98118050 A TW 98118050A TW I393516 B TWI393516 B TW I393516B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
manufacturing
layer
board according
Prior art date
Application number
TW098118050A
Other languages
English (en)
Other versions
TW201044938A (en
Inventor
Hung Lin Chang
Chen Chuan Chang
Original Assignee
Unimicron Technology Crop
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Crop filed Critical Unimicron Technology Crop
Priority to TW098118050A priority Critical patent/TWI393516B/zh
Priority to US12/787,426 priority patent/US8296944B2/en
Priority to JP2010124063A priority patent/JP4988900B2/ja
Publication of TW201044938A publication Critical patent/TW201044938A/zh
Application granted granted Critical
Publication of TWI393516B publication Critical patent/TWI393516B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

印刷電路板的製造方法
本發明係關於一種印刷電路板的製造方法,特別是指一種以雷射製程製作凹穴時,利用金屬保護層保護凹穴內之線路及非線路區域之印刷電路板的製造方法。
目前的電路板製程中,經常使用雷射(譬如二氧化碳雷射)進行加工,譬如雷射切割或雷射鑽孔,比起傳統的機械加工,雷射具有高加工速度及高精度的優點。而在目前的電路板產品中,一般來說,並不會在凹穴(cavity)處進行線路佈線,因此可用雷射製作凹穴。然而,若欲在凹穴內進行線路佈線時,凹穴內非金屬線路處將會在使用雷射製作凹穴時被破壞。
在現行之技術中,可先在欲形成凹穴之最底層貼上保護膜(PMF,Protection Mask Film),在圖案化保護膜之區域保護凹穴之線路,然而保護膜之材料係高分子材料(譬如酚醛樹脂),並不耐雷射之高溫,故在形成凹穴時,保護膜會被雷射破壞且凹穴附近之線路亦會被雷射破壞。而且在貼上保護膜之步驟中,係採用人工貼附,並且在形成凹穴後殘留保護膜之清除亦得用人工撕除,相當耗費人力、時間及增加大量的金錢成本。
日本專利公報特開平10-22645號中揭露一種有凹穴之印刷電路板之製程,其製造方法係在基板上形成有機硬化材料層或鐵弗龍層(Teflon)再形成圖案化之保護層,然在其圖案化線路製程中係以傳統切割機完成線路圖形,此作法無法達成高精確度,且若使用雷射製程,則仍會有有機材料層無法抵擋雷射之高溫及仍會破壞凹穴附近之線路的顧慮。
因此,有必要提供一種印刷電路板的製造方法,以改善上述所存在的問題。
本發明之主要目的係在提供一種印刷電路板的製造方法,藉由金屬保護層達到保護凹穴內之線路及非線路區域的效果。
為達成上述之目的,本發明之印刷電路板的製造方法包括下列步驟:提供基板,且基板包括第一表面;對基板進行第一圖案化線路製程,以在第一表面上形成底層線路;於底層線路上形成金屬保護層;對金屬保護層進行第二圖案化線路製程,以形成圖案化金屬線路保護層;對基板進行增層製程,以在底層線路及圖案化金屬線路保護層上形成第一增層;對第一增層進行第三圖案化線路製程,以形成第一增層線路;對第一增層線路進行雷射製程,以形成凹穴結構;以及清除圖案化金屬線路保護層。
在本發明之一實施例中,金屬保護層之厚度實質上係介於1微米(μm)至10微米(μm)之間;且金屬保護層實質上係選自於由金、銀、銅、鎳、錫、鈦、鋁及其合金所組成之材料群組中之至少一種材料。
為讓本創作之上述和其他目的、特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。
以下請一併參考圖1關於本發明之印刷電路板的製造方法之一實施例之步驟流程圖以及圖2至圖13關於本發明之印刷電路板的製造方法之一實施例之示意圖。其中,圖2至圖13之實施例雖以四層印刷電路板為例,但本發明並不以此為限,本發明亦可用於更多層數之印刷電路板。另須注意的是,本發明之實施例之示意圖均為簡化後之示意圖,僅以示意方式說明本發明之印刷電路板的製造方法,其所顯示之元件非為實際實施時之態樣,其實際實施時之元件數目、形狀及尺寸比例為一選擇性之設計,且其元件佈局型態可更為複雜。
如圖1所示,本發明首先進行步驟S701:提供基板。
如圖2所示,在本發明之一實施例中,基板100係雙層之核心板,基板100包括第一表面110及第二表面120,第一表面110及第二表面120係分別位於基板100之上下兩側,第一表面110及第二表面120係銅層,但本發明不以此為限。在本發明之一實施例中,基板100亦可為已完成線路佈局之雙層或多層印刷電路板(圖未示)。
接著進行步驟S702:於基板中形成第一導電孔。
在本發明之一實施例中,步驟S702更包括步驟S7021及步驟S7022。
步驟S7021:鑽孔。
如圖3所示,在本發明之一實施例中,於基板100中之二處進行鑽孔形成貫穿基板100之二孔510。其中鑽孔之方式可用雷射製程、蝕刻製程或機械製程等,但本發明不以此為限,且鑽孔之數目視實際需要而定並非限為二個。
步驟S7022:形成導電層。
如圖4所示,在本發明之一實施例中,在第一表面110,第二表面120及孔510之內壁表面形成導電層511,使孔510形成可電性導通第一表面110及第二表面120之第一導電孔512,其中形成導電層511之方式可為化銅層與電鍍銅層,但本發明不以此為限。在本發明之一實施例中,在形成導電層511後,第一導電孔512可以繼續以電鍍的方式填滿或是以塞孔劑5121填滿,但本發明不以此為限。
接著進行步驟S703:對基板進行第一圖案化線路製程。
如圖5所示,在本發明之一實施例中,對基板100進行第一圖案化線路製程,使第一表面110形成底層線路111,且使第二表面120形成第二表面線路121。其中圖案化線路製程係包括表面清洗,光阻塗佈、曝光、顯影、蝕刻及剝除光阻等步驟,然圖案化線路製程係習知之技術,也非本發明之重點,因此在此不做贅述。
接著進行步驟S704:於底層線路上形成金屬保護層。
如圖6所示,在本發明之一實施例中,在底層線路111上形成金屬保護層200,其中形成金屬保護層200之方式可為化學氣相沉積(CVD,Chemical Vapor Deposition)製程、物理氣相沉積(PVD,Physical Vapor Deposition)製程、濺鍍(sputter)製程或化學鍍製程等,但本發明不以此為限。在本發明之一實施例中,金屬保護層200之厚度實質上係介於0.075微米(μm)至10微米(μm)之間,但本發明不以此為限。在一較佳之實施例中,金屬保護層200之厚度實質上係介於3微米(μm)至5微米(μm)之間。在本發明之一實施例中,亦在第二表面線路121上形成金屬保護層200。
在本發明之一實施例中,金屬保護層200實質上係選自於由金、銀、銅、鎳、錫、鈦、鋁及其合金所組成之材料群組中之至少一種材料,或由兩種以上材料所組成之複合層,例如鎳/金層,但本發明不以此為限。在一較佳之實施例中,金屬保護層200係由金或銅所組成。在本發明之另一實施例中,金屬保護層200亦可為不鏽鋼層或導電高分子層。
接著進行步驟S705:對金屬保護層進行第二圖案化線路製程。
如圖7所示,在本發明之一實施例中,對金屬保護層200進行第二圖案化線路製程,使金屬保護層200形成圖案化金屬線路保護層210。在本發明之一實施例中,圖案化金屬線路保護層210之位置即欲保護凹穴周圍之線路位置。其中圖案化線路製程係包括表面清洗、光阻塗佈、曝光、顯影、蝕刻及剝除光阻等步驟,然圖案化線路製程係習知之技術,也非本發明之重點,因此在此不做贅述。
接著進行步驟S706:對基板進行增層製程。
如圖8所示,在本發明之一實施例中,基板100進行增層製程,以在底層線路111及圖案化金屬線路保護層210上形成第一增層300,其中第一增層300包括第三表面310,且第三表面310係銅層,但本發明不以此為限。舉例來說,亦可在第二表面線路121進行增層製程。上述之增層製程係製作多層印刷電路板之方法之一且係習知之技術,也非本發明之重點,因此在此不再贅述。
接著進行步驟S707:於第一增層中形成第二導電孔。
在本發明之一實施例中,步驟S707更包括步驟S7071及步驟S7072。
步驟S7071:鑽孔。
如圖9所示,在本發明之一實施例中,於第一增層300中之四處進行鑽孔形成貫穿第一增層300之四孔520,鑽孔之方式可用雷射製程或蝕刻製程等,但本發明不以此為限。
步驟S7072:形成導電層。
如圖10所示,在本發明之一實施例中,在孔520之內壁表面形成導電層521,使孔520形成可導通第一增層300之上與下表面之第二導電孔522,其中形成導電層521之方式可為化銅層與電鍍銅層,但本發明不以此為限。在本發明之一實施例中,在形成導電層521後,第二導電孔522可以繼續以電鍍的方式填滿或是以塞孔劑5221填滿,但本發明不以此為限。
接著進行步驟S708:對第一增層進行第三圖案化線路製程。
如圖11所示,在本發明之一實施例中,對第一增層300進行第三圖案化線路製程,使第三表面310形成第一增層線路311。
接著進行步驟S709:對第一增層線路進行雷射製程。
如圖12所示,在本發明之一實施例中,對第一增層線路311進行雷射製程,以形成凹穴結構400,401。在本發明之一實施例中,雷射可為二氧化碳雷射或是紫外光雷射,但本發明不以此為限。惟須注意的是,對第一增層線路311進行雷射製程時,可依實際需要,形成深度及寬度不同之凹穴結構400,401,但本發明不以此為限。
最後進行步驟S710:清除圖案化金屬線路保護層。
如圖13所示,清除圖案化金屬線路保護層210之方式係蝕刻製程或微蝕刻製程(flash etching),由於圖案化金屬線路保護層210之厚度僅實質上係介於1微米(μm)至10微米(μm)之間,故進行蝕刻製程的時間很短暫,而不會破壞到其它處的線路,且移除金屬保護層210後之凹穴結構400,401內的線路頂端係呈現圓弧狀。
綜上所陳,本發明無論就目的、手段及功效,在在均顯示其迥異於習知技術之特徵,懇請 貴審查委員明察,早日賜准專利,俾嘉惠社會,實感德便。惟應注意的是,上述諸多實施例僅係為了便於說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
100...基板
110...第一表面
111...底層線路
120...第二表面
121...第二表面線路
200...金屬保護層
210...圖案化金屬線路保護層
300...第一增層
310...第三表面
311...第一增層線路
400,401...凹穴結構
510...孔
511...導電層
512...第一導電孔
5121...塞孔劑
520...孔
521...導電層
522...第二導電孔
5221...塞孔劑
圖1係本發明之印刷電路板的製造方法之一實施例之步驟流程圖。
圖2至圖13係本發明之印刷電路板的製造方法之一實施例之示意圖。
100...基板
111...底層線路
121...第二表面線路
200...金屬保護層
300...第一增層
311...第一增層線路
400,401...凹穴結構
511...導電層
512...第一導電孔
5121...塞孔劑
521...導電層
522...第二導電孔
5221...塞孔劑

Claims (15)

  1. 一種印刷電路板的製造方法,包括下列步驟:提供一基板,該基板包括一第一表面;對該基板進行一第一圖案化線路製程,以在該第一表面上形成一底層線路;於該底層線路上形成一金屬保護層;對該金屬保護層進行一第二圖案化線路製程,以形成一圖案化金屬線路保護層;對該基板進行一增層製程,以在該底層線路及該圖案化金屬線路保護層上形成一第一增層;對該第一增層進行一第三圖案化線路製程,以形成一第一增層線路;對該第一增層線路進行一雷射製程,以形成一凹穴結構;以及清除該圖案化金屬線路保護層。
  2. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中該金屬保護層之厚度實質上係介於1微米(μm)至10微米(μm)之間。
  3. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中該金屬保護層實質上係選自於由金、銀、銅、鎳、錫、鈦、鋁及其合金所組成之材料群組中之至少一種材料或由兩種以上材料所組成之複合層。
  4. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中該金屬保護層係一不鏽鋼層或一導電高分子層。
  5. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中該基板係一核心板或一多層印刷電路板。
  6. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中於該底層線路上形成該金屬保護層之方法係一化學氣相沉積製程、一物理氣相沉積製程、一濺鍍製程或一化學鍍製程。
  7. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中該基板更包括一第二表面,且在對該基板進行該第一圖案化線路製程之步驟中,更包括在該第二表面上形成一第二表面線路。
  8. 如申請專利範圍第7項所述之印刷電路板的製造方法,其中該第一表面及該第二表面分別係一銅層。
  9. 如申請專利範圍第1項所述之印刷電路板的製造方法,更包括下列步驟:於該基板中形成至少一第一導電孔。
  10. 如申請專利範圍第9項所述之印刷電路板的製造方法,其中於該基板中形成該第一導通孔之方法包括該雷射製程或一蝕刻製程。
  11. 如申請專利範圍第1項所述之印刷電路板的製造方法,更包括下列步驟:於該第一增層中形成至少一第二導電孔。
  12. 如申請專利範圍第11項所述之印刷電路板的製造方法,其中於該基板中形成該第二導通孔之方法包括該雷射製程或一蝕刻製程。
  13. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中該雷射製程中使用的雷射係一二氧化碳雷射或一紫外光雷射。
  14. 如申請專利範圍第1項所述之印刷電路板的製造方法,其中清除該圖案化金屬線路保護層之方法係一蝕刻製程或一微蝕刻製程。
  15. 一種利用如申請專利範圍第1項所述之印刷電路板的製造方法,其中位於該凹穴結構內之該底層線路頂端係為圓弧狀。
TW098118050A 2009-06-01 2009-06-01 印刷電路板的製造方法 TWI393516B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098118050A TWI393516B (zh) 2009-06-01 2009-06-01 印刷電路板的製造方法
US12/787,426 US8296944B2 (en) 2009-06-01 2010-05-26 Method for manufacturing a printed circuit board
JP2010124063A JP4988900B2 (ja) 2009-06-01 2010-05-31 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098118050A TWI393516B (zh) 2009-06-01 2009-06-01 印刷電路板的製造方法

Publications (2)

Publication Number Publication Date
TW201044938A TW201044938A (en) 2010-12-16
TWI393516B true TWI393516B (zh) 2013-04-11

Family

ID=43218576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118050A TWI393516B (zh) 2009-06-01 2009-06-01 印刷電路板的製造方法

Country Status (3)

Country Link
US (1) US8296944B2 (zh)
JP (1) JP4988900B2 (zh)
TW (1) TWI393516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
CN103187311B (zh) * 2011-12-27 2016-02-03 深南电路有限公司 封装基板制作方法
CN103298245B (zh) * 2013-06-14 2015-11-25 东莞生益电子有限公司 高频电路板的制作方法以及该方法制得的电路板
CN104427790B (zh) * 2013-08-29 2017-06-09 北大方正集团有限公司 一种局部凹陷印刷电路板及其制作方法
TWI624205B (zh) * 2016-06-16 2018-05-11 欣興電子股份有限公司 電路板及其製造方法
CN112449478B (zh) * 2019-08-27 2022-03-04 深南电路股份有限公司 线路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板

Also Published As

Publication number Publication date
JP4988900B2 (ja) 2012-08-01
US20100299917A1 (en) 2010-12-02
US8296944B2 (en) 2012-10-30
TW201044938A (en) 2010-12-16
JP2010278444A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
TWI393516B (zh) 印刷電路板的製造方法
CN111010813B (zh) 嵌入迹线
CN103813638B (zh) 用于制造印刷电路板的方法
JP5993378B2 (ja) 印刷回路基板
TWI298613B (en) Method for manufacturing via holes used in printed circuit boards
CN111970841A (zh) 嵌入迹线
KR101019150B1 (ko) 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
JP6214398B2 (ja) 印刷回路基板
WO2001089276A1 (fr) Procede de fabrication d'une plaquette de circuit imprime
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP2009176897A (ja) 多層プリント配線板の製造方法、多層プリント配線板
CN103717014A (zh) 基板结构的制作方法
JP2008235655A (ja) 基板及びこの基板の製造方法
JP2007317823A (ja) プリント配線板とその製造方法
JP2020053621A (ja) 印刷配線板および印刷配線板の製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN101925267B (zh) 印刷电路板的制造方法
JP2017130603A (ja) 配線基板用ガラスパネル及び配線基板の製造方法
TW201012322A (en) Circuit structure of circuit board and process thereof
JP2005236194A (ja) プリント配線板の製造方法
JP2015207710A (ja) 配線基板
JP4351078B2 (ja) プリント配線板の製造方法
TWI417019B (zh) 增層介電層之線路製作方法
KR20130085184A (ko) 다층배선 구조물 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees