JP2003101222A - 薄膜回路基板装置及びその製造方法 - Google Patents

薄膜回路基板装置及びその製造方法

Info

Publication number
JP2003101222A
JP2003101222A JP2001289997A JP2001289997A JP2003101222A JP 2003101222 A JP2003101222 A JP 2003101222A JP 2001289997 A JP2001289997 A JP 2001289997A JP 2001289997 A JP2001289997 A JP 2001289997A JP 2003101222 A JP2003101222 A JP 2003101222A
Authority
JP
Japan
Prior art keywords
layer
film
circuit board
substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001289997A
Other languages
English (en)
Inventor
Takeshi Ogawa
剛 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001289997A priority Critical patent/JP2003101222A/ja
Priority to KR10-2003-7006885A priority patent/KR20040034575A/ko
Priority to US10/432,005 priority patent/US7199457B2/en
Priority to PCT/JP2002/009648 priority patent/WO2003028418A1/ja
Priority to EP02765602A priority patent/EP1429590A4/en
Publication of JP2003101222A publication Critical patent/JP2003101222A/ja
Priority to US10/965,071 priority patent/US7244656B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Abstract

(57)【要約】 【課題】 薄膜回路基板装置に高性能な受動素子を形成
する。 【解決手段】 ベース基板部２と、ビルドアップ形成面
２ａ上に絶縁層１１、１６、パターン配線１４、１７が
形成され、第１の絶縁層１１上に受電極部２１が形成さ
れていると共に、受電極部２１と電気的に接続する受動
素子が形成されてなる回路部３とを備え、回路部３が、
受電極部２１及び各受動素子を覆うように下地チタン膜
と下地膜とが積層され、下地膜上に形成された第１のパ
ターン配線１４となる金属膜をマスクとして金属膜が形
成されない領域の下地膜及び下地チタン膜に対してエッ
チング処理を施すことで形成された下地層２３と下地チ
タン層２２とを備えることから、下地チタン層２２とな
る下地チタン膜がエッチング液による受電極部２１、各
受動素子の腐食を防ぎ、高性能な受動素子が形成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線層内に受動素
子を有する薄膜回路基板装置及びその製造方法に関す
る。
【０００２】
【従来の技術】例えば、音楽、音声或いは画像等の各種
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易に且つ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
（ＡＶデータ）は、携帯電話機によって屋外での受信も
可能である。
【０００３】ところで、データ等の送受信システムは、
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばIEEE802.11aで提案されているような５ＧＨｚ帯域の
狭域無線通信システム、IEEE802.11bで提案されている
ような２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いは
Bluetoothと称される近距離無線通信システム等の種々
の次世代ワイヤレスシステムが注目されている。
【０００４】データ等の送受信システムは、係るワイヤ
レスネットワークシステムを有効に利用して、家庭内や
屋外等の様々な場所において手軽に且つ中継装置等を介
することなく様々なデータの授受、インターネット網へ
のアクセスやデータの送受信が可能となっている。
【０００５】一方、データ等の送受信システムにおいて
は、小型軽量で携帯可能であり上述した通信機能を有す
る通信端末機器の実現が必須となる。通信端末機器にお
いては、送受信部においてアナログの高周波信号の変復
調処理を行うことが必要であることから、一般に図４６
に示すような送受信信号からいったん中間周波数に変換
するようにしたスーパーへテロダイン方式による高周波
送受信回路１００が備えられる。
【０００６】高周波送受信回路１００には、アンテナや
切替スイッチを有して情報信号を受信或いは送信するア
ンテナ部１０１と、送信と受信との切替を行う送受信切
替器１０２とが備えられる。高周波送受信回路１００に
は、周波数変換回路部１０３や復調回路部１０４等から
なる受信回路部１０５が備えられる。高周波送受信回路
１００には、パワーアンプ１０６やドライブアンプ１０
７及び変調回路部１０８等からなる送信回路部１０９が
備えられる。高周波送受信回路１００には、受信回路部
１０５や送信回路部１０９に基準周波数を供給する基準
周波数生成回路部が備えられる。
【０００７】以上のような構成の高周波送受信回路１０
０においては、詳細を省略するが、各段間にそれぞれ介
挿された種々のフィルタ、局発装置（VCO:voltage cont
olled oscillator）、ＳＡＷフィルタ（saw tooth wave
form filter）等の大型機能部品や、整合回路或いはバ
イアス回路等の高周波アナログ回路に特有なインダク
タ、レジスタ、キャパシタ等の受動部品の点数が非常に
多い構成となっている。したがって、高周波送受信回路
１００は、全体に大型となり、通信端末機器の小型軽量
化に大きな障害となっていた。
【０００８】一方、通信端末機器には、図４７に示すよ
うに中間周波数への変換を行わずに情報信号の送受信を
行うようにしたダイレクトコンバージョン方式による高
周波送受信回路１１０も用いられる。高周波送受信回路
１１０においては、アンテナ部１１１によって受信され
た情報信号が送受信切替器１１２を介して復調回路部１
１３に供給されて直接ベースバンド処理が行われる。高
周波送受信回路１１０においては、ソース源で生成され
た情報信号が変調回路部１１４において中間周波数に変
換されることなく直接所定の周波数帯域に変調され、ア
ンプ１１５と送受信切替器１１２を介してアンテナ部１
１１から送信される。
【０００９】以上のような構成の高周波送受信回路１１
０においては、情報信号について中間周波数の変換を行
うことなくダイレクト検波を行うことによって送受信す
る構成であることから、フィルタ等の部品点数が低減さ
れて全体構成の簡易化が図られ、より１チップ化に近い
構成が見込まれるようになる。しかしながら、高周波送
受信回路１１０においても、後段に配置されたフィルタ
或いは整合回路の対応が必要となる。また、高周波送受
信回路１１０は、高周波段で一度の増幅を行うことから
充分なゲインを得ることが困難となり、ベースバンド部
でも増幅操作を行う必要がある。したがって、高周波送
受信回路１１０は、ＤＣオフセットのキャンセル回路や
余分なローパスフィルタを必要とし、さらに全体の消費
電力が大きくなるといった問題があった。
【００１０】
【発明が解決しようとする課題】従来の高周波送受信回
路は、上述したようにスーパーへテロダイン方式及びダ
イレクトコンバージョン方式の何れにおいても、通信端
末機器の小型軽量化等の要求仕様に対して充分な特性を
満足し得ないものであった。このため、高周波送受信回
路については、例えばＳｉ−ＣＭＯＳ回路等をベースと
して簡易な構成によって小型化を図ったモジュール化に
ついて種々の試みが図られている。すなわち、試みの１
つは、例えば特性の良い受動素子をＳｉ基板上に形成す
るとともにフィルタ回路や共振器等をＬＳＩ上に作り込
み、さらにベースバンド部分のロジックＬＳＩも集積化
することで、いわゆる１チップ化された回路基板装置を
製作する方法である。
【００１１】しかしながら、このような１チップ化され
た回路基板装置においては、いかにして性能の良い受動
素子をＬＳＩ上に形成するかが極めて重要となる。そこ
で、図４８に示すインダクタ１２０では、Ｓｉ基板１２
１及びＳｉＯ２絶縁層１２２のインダクタ形成部位１２
３に対応して大きな凹部１２４を形成する。このインダ
クタ１２０は、凹部１２４に臨ませて第１の配線層１２
５を形成するとともに凹部１２４を閉塞する第２の配線
層１２６が形成されてコイル部１２７を構成する。しか
しながら、このような構成のインダクタ１２０は、形成
工程が極めて面倒であり、工程の増加によってコストが
アップするといった問題があった。
【００１２】また、この回路基板装置においては、アナ
ログ回路の回路部と、デジタル回路のベースバンド回路
部との間に介在するＳｉ基板の電気的干渉が大きな問題
となった。
【００１３】以上のような欠点を改善する回路基板装置
としては、例えば図４９に示したＳｉ基板をベース基板
に用いた回路基板装置１３０や、図５０に示したガラス
基板をベース基板に用いた回路基板装置１４０が提案さ
れている。
【００１４】この回路基板装置１３０は、Ｓｉ基板１３
１上にＳｉＯ２層１３２を形成した後に、リソグラフィ
技術によって回路部１３３が成膜形成されている。回路
部１３３には、詳細を省略するが、その内部にパターン
配線１３４と共に、下電極上１３５及び例えばインダク
タ、レジスタ或いはキャパシタ等の受動素子１３６が薄
膜形成技術や厚膜形成技術によって多層に形成されてい
る。これらの受動素子１３６は、下電極１３５を接触端
子として機能させることでパターン配線１３４に電気的
に接続されている。
【００１５】回路基板装置１３０は、回路部１３３上に
ビア（中継スルーホール）等を介して内部パターン配線
１３４と接続された端子部が形成され、これら端子部に
フリップチップ実装法等により高周波ＩＣやＬＳＩ等の
回路素子１３７が直接実装されて構成される。この回路
基板装置１３０は、例えばマザー基板等に実装すること
で、回路部とベースバンド回路部とを区分して両者の電
気的干渉を抑制することが可能とされる。
【００１６】ところで、この回路基板装置１３０におい
ては、導電性を有するＳｉ基板１３１が、回路部１３３
内に各受動素子を形成する際に機能するが、各受動素子
の良好な高周波特性にとって邪魔になるといった問題が
あった。
【００１７】一方、回路基板装置１４０は、上述した回
路基板装置１３０におけるＳｉ基板１３１の問題を解決
するために、ベース基板にガラス基板１４１が用いられ
ている。回路基板装置１４０も、ガラス基板１４１上に
リソグラフィ技術によって回路部１４２が成膜形成され
ている。回路部１４２には、詳細を省略するが、その内
部にパターン配線１４３と共に、下電極１４４及び例え
ばインダクタ、レジスタ或いはキャパシタ等の受動素子
１４５が薄膜形成技術や厚膜形成技術によって多層に形
成されている。
【００１８】回路基板装置１４０は、高周波素子層１４
２上にビア等を介して内部パターン配線と接続された端
子部が形成され、これら端子部にフリップチップ実装法
等により高周波ＩＣやＬＳＩ等の回路素子１４６が直接
実装されて構成される。この高周波モジュール基板１４
０は、導電性を有しないガラス基板１４１を用いること
で、ガラス基板１４１と高周波素子層１４２との容量的
結合度が抑制され高周波素子層１４２内に良好な高周波
特性を有する受動素子を形成することが可能である。
【００１９】しかしながら、係る回路基板装置１３０、
１４０においては、上述したようなＳｉ基板１３１やガ
ラス基板１４１上に形成した配線層を介して高周波信号
系のパターン形成と、電源やグランドの供給配線或いは
制御系信号配線が行われる。このため、回路基板装置１
３０、１４０では、各配線間に電気的干渉が生じるとと
もに、配線層を多層に形成することによるコストアップ
や、配線の取り回しによる大型化といった問題が生じて
しまうことがある。
【００２０】そして、上述した回路基板装置１３０は、
図５１に示すようにインターポーザ基板１５１上に搭載
されてパッケージ１５０を形成する。パッケージ１５０
は、インターポーザ基板１５１の一方主面上に回路基板
装置１３０、を搭載するとともに全体を絶縁樹脂１５２
によって封装してなる。パッケージ１５０は、インター
ポーザ基板１５１の表裏主面にパターン配線１５３や入
出力端子部１５４がそれぞれ形成されていると共に、回
路基板装置１３０の搭載領域の周囲に多数の電極部１５
５が形成されてなる。
【００２１】パッケージ１５０は、インターポーザ基板
１５１上に回路基板装置１３０を実装した状態で、この
回路基板装置１３０と電極部１５５とをワイヤボンディ
ング法によりワイヤ１５６によって電気的に接続して電
源供給や信号の送受を行うようにする。したがって、回
路基板装置１３０には、高周波ＩＣやＬＳＩ等の回路素
子１３７等を実装した表面層にパターン配線１３４やワ
イヤ１５６が接続される電極１３８等が形成される。な
お、回路基板装置１４０についても、同様にしてパッケ
ージ化が図られる。
【００２２】これらの回路基板装置１３０、１４０は、
上述したようにインターポーザ基板１５１上に搭載され
てパッケージ化が図られるが、パッケージ１５０の厚み
や面積を大きくさせるといった問題があった。また、回
路基板装置１３０、１４０は、パッケージ１５０のコス
トをアップさせるといった問題もある。
【００２３】そして、パッケージ１５０には、回路基板
装置１３０、１４０に搭載した高周波ＩＣやＬＳＩ等の
回路素子１３７を覆って、電磁波ノイズの影響を低減す
るシールドカバー１５７が取り付けられる。このため、
パッケージ１５０において、回路素子１３７等から発生
する熱がシールドカバー１５７内に籠もって特性を劣化
させることから、放熱構造を設ける必要がある。
【００２４】このようなパッケージ１５０においては、
回路基板装置１３０、１４０にＳｉ基板１３１やガラス
基板１４１が用いられることによって、これら基板側か
らの放熱を行う放熱構造を設けることが困難であるとと
もに大型化するといった問題もある。
【００２５】さらに、回路基板装置１３０、１４０は、
ベース基板に比較的高価なＳｉ基板１３１やガラス基板
１４１が用いられることで、コストがアップするといっ
た問題があった。
【００２６】さらにまた、回路基板装置１３０、１４０
では、回路部１３３、１４２内においてパターン配線１
３４、１４３をパターン形成する際に、例えばエッチン
グ処理で用いるエッチング液が下電極１３５、１４４や
受動素子１３６、１４５等を腐食させてしまうことがあ
った。このため、回路基板装置１３０、１４０では、受
動素子１３６、１４５が劣化したり、受動素子１３６、
１４５とパターン配線１３４、１４３との電気的な接触
に不具合が生じてしまうといった問題もあった。
【００２７】そこで、本発明は、ベース基板部上に高性
能な受動素子を形成し、薄型化、小型化、低価格化を図
った薄膜回路基板装置及びその製造方法を提供すること
を目的に提案されたものである。
【００２８】
【課題を解決するための手段】上述した目的を達成する
本発明に係る薄膜回路基板装置は、平坦化された主面を
ビルドアップ形成面とするベース基板部と、ベース基板
部のビルドアップ形成面上に、絶縁層と、配線層とがビ
ルドアップ形成されており、絶縁層上にチタン層と電極
層とが順次積層された受電極部が形成されていると共
に、受電極部と電気的に接続された受動素子部として少
なくともキャパシタ部及び／又は抵抗体部が形成されて
なる回路部とを備え、回路部が、絶縁層上に受電極部及
び受動素子部を覆うように下地チタン膜と下地膜とが順
次積層され、下地膜上にパターン形成された配線層とな
る金属膜を遮蔽部として金属膜が形成されていない領域
の下地膜に対して第１の湿式エッチング処理を施すこと
でパターン形成された下地層と、金属膜が形成されてい
ない領域の下地チタン膜に対して第２の湿式エッチング
処理を施すことでパターン形成された下地チタン層とを
備えている。
【００２９】本発明に係る薄膜回路基板装置は、回路部
において、絶縁層上に形成された受電極部及び受動素子
部を覆う下地チタン膜及び下地膜に対し、湿式エッチン
グ処理をそれぞれ施すことによって、配線層の下地とし
て下地チタン層及び下地層が順次積層された構造を有し
ている。これにより、薄膜回路基板装置では、下地チタ
ン層が絶縁層、受電極部及び動素子部と、下地層との密
着性を高めるように機能すると共に、下地チタン層とな
る下地チタン膜が下地膜を湿式エッチング処理する際の
エッチング液によって受電極部及び受動素子部が腐食し
てしまうことを防ぐ防護膜として機能することから、回
路部内に高性能な受動素子が形成される。
【００３０】また、上述した目的を達成する本発明に係
る薄膜回路基板装置の製造方法は、平坦化された主面を
ビルドアップ形成面とするベース基板部を作製するベー
ス基板部作製工程と、ベース基板部のビルドアップ形成
面上に、絶縁層と、配線層とが積層され、絶縁層上にチ
タン層と電極層とを順次積層した受電極部を形成すると
共に、受電極部と電気的に接続する受動素子部として少
なくともキャパシタ部及び／又は抵抗体部が形成された
回路部をビルドアップ形成する回路部形成工程とを有
し、回路部形成工程が、絶縁層上に受電極部及び受動素
子部を覆うように下地チタン膜と下地膜を順次成膜する
成膜工程と、下地膜上に配線層として金属膜をパターン
形成する金属膜形成工程と、金属膜を遮蔽部とし、金属
膜が形成されていない領域の下地膜に対して湿式エッチ
ング処理を施すことで下地層をパターン形成する第１の
湿式エッチング処理工程と、金属膜が形成されていない
領域の下地チタン膜に対して湿式エッチング処理を施す
ことで下地チタン層をパターン形成する第２のエッチン
グ処理工程とを有している。
【００３１】本発明に係る薄膜回路基板装置の製造方法
では、絶縁層上に受電極部及び受動素子部を覆う下地チ
タン層となる下地チタン膜を成膜することで、下地チタ
ン層が絶縁層、受電極部及び受動素子部と、下地層との
密着性を高めると共に、下地チタン層となる下地チタン
膜が下地層を湿式エッチング処理によってパターン形成
する際のエッチング液による受電極部及び受動素子部の
腐食を防止することから、回路部内に高性能な受動素子
を有する薄膜回路基板装置が製造される。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示した薄膜回路基板装置（以下、回路基板と略称
する。）１は、最上層が高精度の平坦面に形成されてビ
ルドアップ形成面２ａとして構成されたベース基板部２
と、このビルドアップ形成面２ａ上にビルドアップ形成
された回路部３とからなり、この回路部３に高周波機能
素子として受動素子等を有する、すなわち高周波回路基
板装置である。
【００３３】回路基板１は、ベース基板部２がビルドア
ップ形成面２ａ上に形成された回路部３に対する電源系
や制御系の配線部或いはマザー基板９３に対する実装面
３ａを構成している。回路基板１には、図１に示すよう
に、回路部３の表面を実装面３ａとして高周波ＩＣ９０
やチップ部品９１が実装されるとともに、シールドカバ
ー９２が組み付けられて表面全体が封装される。
【００３４】この回路基板１は、ベース基板部２のビル
ドアップ形成面２ａに対して反対側の主面をマザー基板
実装面２ｂとし、いわゆる１チップ部品としてマザー基
板実装面２ｂとマザー基板９３とが対向するように、マ
ザー基板９３上に実装され、携帯機器等に好適に用いら
れて無線送受信機能を奏する高周波モジュール装置９４
を構成する。
【００３５】ベース基板部２は、両面基板からなるコア
基板４と、このコア基板４をコアとしてその第１の主面
４ａ側に形成された第１の配線層５と、第２の主面４ｂ
側に形成された第２の配線層６とを有している。そし
て、ベース基板部２においては、コア基板４の第１の主
面４ａ側に第１の樹脂付銅箔７が接合されると共に、コ
ア基板４の第２の主面４ｂ側に及び第２の樹脂付銅箔８
が接合されている。
【００３６】コア基板４は、低誘電率で低いＴａｎδ、
すなわち高周波特性に優れた材料、例えばポリフェニレ
ンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ
−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイ
ミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮ
Ｂ）、セラミック或いはセラミックと有機材料の混合体
等が用いられて形成される。また、コア基板４は、機械
的剛性とともに耐熱性、耐薬品性を有し、例えば上述し
た材料によって形成された基材よりもさらに廉価なエポ
キシ系銅貼基板ＦＲ−５等を用いても良い。
【００３７】第１の配線層５及び第２の配線層６は、例
えばＣｕ等の導電性の高い金属からなり、メッキ法等に
よってコア基板４の両主面にそれぞれ形成されている。
【００３８】第１の樹脂付銅箔７は、樹脂層７ａと銅層
７ｂとによって構成され、コア基板４の第１の主面４ａ
に樹脂層７ａ側の主面が対向するように接合されてい
る。また、第１の樹脂付銅箔７の銅層７ｂは、例えばエ
ッチング等によりパターニングされることにより第３の
配線層９となる。
【００３９】第２の樹脂付銅箔８は、樹脂層８ａと銅層
８ｂとによって構成され、コア基板４の第２の主面４ｂ
に樹脂層８ａ側の主面が対向するように接合されてい
る。また、第２の樹脂付銅箔８の銅層８ｂは、例えばエ
ッチング等によりパターニングされることにより第４の
配線層１０となる。
【００４０】そして、ベース基板部２には、コア基板４
の第１の主面４ａ側の最上層を第３の配線層９が露出す
るまで研磨されることによって、高精度に平坦化された
ビルドアップ形成面２ａが形成されることとなる。
【００４１】回路部３は、高精度に平坦化されたベース
基板部２のビルドアップ形成面２ａ上に第１の絶縁層１
１と、少なくとも受動素子としてキャパシタ１２、レジ
スタ１３等を備える第１のパターン配線１４とが順次積
層された第１の高周波層１５と、この第１の高周波層１
５上に第２の絶縁層１６と、第２のパターン配線１７と
が順次積層された第２の高周波層１８とによって構成さ
れている。
【００４２】回路部３において、第１の絶縁層１１及び
第２の絶縁層１６は、上述したコア基板２と同様な高周
波特性に優れた有機材料等によって形成されている。第
１のパターン配線１４及び第２のパターン配線１７は、
例えばメッキ加工等によって成膜された銅箔をエッチン
グ等によりパターニングすることによってパターン形成
されている。回路部３においては、チタン層１９と電極
層２０とが順次積層された受電極部２１に各受動素子が
電気的に接続されている。また、受電極部２１と電気的
に接続され、且つ各パターン配線１４、１７の下地とな
る下地チタン層２２、５２と下地層２３、５１とが順次
積層されている。
【００４３】回路部３において、第１の高周波層１５に
は、第１の絶縁層１１内に、ベース基板部２と第１のパ
ターン配線１４とを電気的に接続させるビア２４が設け
られている。また、第２の高周波層１８には、第２の絶
縁層１６内に、第１のパターン配線１４と第２のパター
ン配線１７とを電気的に接続させるビア２５が設けられ
ている。
【００４４】次に、以上のように構成される回路基板１
の製造方法について、詳細に説明する。この回路基板１
を製造する製造工程について、以下図２〜４０を参照し
ながら説明する。
【００４５】回路基板１の製造工程は、図２に示すよう
に、コア基板４の表裏主面４ａ、４ｂに適宜の第１の配
線層５及び第２の配線層６やコア基板４を貫く複数のビ
ア２６を形成する第１の配線層形成工程ｓ−１と、コア
基板４の表裏主面４ａ、４ｂに第１の樹脂付銅箔７と第
２の樹脂付銅箔８とをそれぞれ接合する第１の樹脂付銅
箔接合工程ｓ−２と、これら一対の樹脂付銅箔７、８に
ビア２７を形成するビア形成工程ｓ−３とを有する。回
路基板１の製造工程は、接合された一対の樹脂付銅箔
７、８の銅層７ｂ、８ｂをパターニングすることで適宜
の第３の配線層９及び第４の配線層１０をそれぞれパタ
ーン形成する第２の配線層形成工程ｓ−４とを経てベー
ス基板中間体（以下、中間体と記す。）２８を作製す
る。
【００４６】回路基板１の製造工程は、中間体２８の両
主面に形成されている第３の配線層９及び第４の配線層
１０を被覆するように第３の樹脂付銅箔２９及び第４の
樹脂付銅箔３０それぞれ接合する第２の樹脂付銅箔接合
工程ｓ−５と、第３の樹脂付銅箔２９と第４の樹脂付銅
箔３０とに対して研磨処理を施して第１の主面４ａ側の
最上層に高精度に平坦化されたビルドアップ形成面２ａ
を形成する研磨工程ｓ−６とを経てベース基板部２を作
製する。
【００４７】回路基板１の製造工程は、以上のようにし
て得られたベース基板部２のビルドアップ形成面２ａ上
に、第１の絶縁層１１を形成する第１の絶縁層形成工程
ｓ−７と、第１の絶縁層１１上にチタン層１９と電極層
２０とが順次積層された受電極部２１を形成する受電極
部形成工程ｓ−８と、受電極部２１と電気的に接続する
受動素子部キャパシタ１２、レジスタ１３等の受動素子
を形成する第１の受動素子形成工程ｓ−９とを経る。
【００４８】回路基板１の製造工程は、第１の絶縁層１
１上に形成された受電極部２１と電気的に接続する第１
のパターン配線１４をパターン形成する第１のパターン
配線形成工程ｓ−１０と、第１のパターン配線１４及び
各受動素子を被覆する第２の絶縁層１６を成膜形成する
第２の絶縁層形成工程ｓ−１１と、第２の絶縁層１６上
にインダクタ等の受動素子を有する第２のパターン配線
１７をパターン形成する第２のパターン配線形成工程ｓ
−１２とを経て回路部３を作製する。そして、回路基板
１の製造工程は、表裏主面を被覆するレジスト層３１を
形成するレジスト層形成工程ｓ−１３とを経て回路基板
１を製造する。
【００４９】以上のような工程を経て回路基板１を製造
する際は、先ず、図３に示すように、ベース基板部２の
コアとなるコア基板４を用意する。このコア基板４は、
第１の主面４ａと第２の主面４ｂの全面に亘って第１の
配線層５及び第２の配線層６となる銅箔層が形成されて
いる。
【００５０】そして、このコア基板４には、第１の配線
層形成工程ｓ−１が施される。具体的に、コア基板４に
は、図４に示すように、ドリルやレーザによる孔穿加工
が施されて所定の位置にそれぞれビア２６が形成され
る。また、コア基板４には、このビア２６の内壁に、例
えばメッキ等によって導通処理が施され、導電ペースト
３２を埋め込んだ後にメッキ法によって蓋形成が行われ
る。さらに、コア基板４には、両種面の銅箔層に対して
フォトリソグラフ処理が施されることによって、第１の
主面５ａと第２の主面５ｂとに第１の配線層５及び第２
の配線層６がパターン形成される。
【００５１】次に、以上の工程を経たコア基板４には、
第１の樹脂付銅箔接合工程ｓ−２が施される。具体的
に、コア基板４は、図５に示すように、第１の主面４ａ
側及び第２の主面４ｂ側に、第１の配線層５及び第２の
配線層６をそれぞれ被覆する第１の樹脂付銅箔７及び第
２の樹脂付銅箔８がそれぞれ接合される。この第１の樹
脂付銅箔７及び第２の樹脂付銅箔８には、それぞれ銅層
８ｂ、９ｂの一方主面の全面に樹脂層８ａ、９ａが裏打
ちされたいわゆる樹脂付銅箔が用いられる。
【００５２】次に、第１の樹脂付銅箔７及び第２の樹脂
付銅箔８は、樹脂層７ａ、８ａ側を接合面として、コア
基板４の第１の主面４ａ側と第２の主面４ｂ側とに接着
樹脂（プリプレグ）によってそれぞれ接合される。な
お、これら第１の樹脂付銅箔７及び第２の樹脂付銅箔８
は、樹脂層７ａ、８ａが熱可塑性樹脂によって形成され
る場合には、接着樹脂を不要としてコア基板４にそれぞ
れ接合される。
【００５３】次に、第１の樹脂付銅箔７及び第２樹脂付
銅箔８には、ビア形成工程ｓ−３が施される。ビア形成
工程ｓ−３は、図６に示すように、上述した各ビア２６
に対応する部位に対してフォトリソグラフ処理が施さ
れ、第１の樹脂付銅箔７及び第２樹脂付銅箔８にそれぞ
れビア２７が形成される。このビア形成工程ｓ−３は、
ビア２７の形成部位にフォトリソグラフ処理を施した
後、湿式エッチングを行って第１の樹脂付銅箔７と第２
樹脂付銅箔８とに開口部３３を形成し、これら開口部３
３をマスクとしてレーザ加工を施すことによって第１の
配線層５或いは第２の配線層６のランド部が受けとなる
ビア２７を形成する。
【００５４】次に、第１の樹脂付銅箔７と第２樹脂付銅
箔８には、図７に示すように、ビアメッキ等によりビア
２７の内壁に導通処理が施されるとともにメッキ法や導
電ペーストの埋め込みにより導電材３４が充填される。
【００５５】次に、第１の樹脂付銅箔７及び第２樹脂付
銅箔８には、第２の配線層形成工程ｓ−４が施される。
第２の配線層形成工程ｓ−４は、第１の樹脂付銅箔７及
び第２樹脂付銅箔８の銅層７ｂ、８ｂにそれぞれ所定の
パターンニングが施され、第３の配線層９及び第４の配
線層１０が形成される。第２の配線層形成工程ｓ−４
は、具体的に、銅層７ｂ、８ｂに対して上述した第１の
配線層形成工程ｓ−１と同様のフォトリソグラフ処理を
施こすことにより樹脂層７ａ、８ａ上にそれぞれパター
ンニングされた第３の配線層９と第４の配線層１０とを
有する板中間体２８を形成する。
【００５６】次に、図８に示すように、第２の樹脂付銅
箔接合工程ｓ−５により中間体２８には、第３の樹脂付
銅箔２９と第４の樹脂付銅箔３０とが第３の配線層９
側、第４の配線層１０側それぞれに接合される。これら
の第３の樹脂付銅箔２９及び第４の樹脂付銅箔３０に
は、上述した第１の樹脂付銅箔７や第２の樹脂付銅箔８
と同様に、それぞれ銅層２９ａ、３０ａの一方主面の全
体に亘って樹脂層２９ｂ、３０ｂがそれぞれ裏打ちされ
たいわゆる樹脂付銅箔が用いられる。
【００５７】次に、第３の樹脂付銅箔２９及び第４の樹
脂付銅箔３０は、図９に示すように、樹脂層２９ｂ、３
０ｂを接合面として、中間体２８の表裏主面に接着樹脂
（プリプレグ）によって接合される。なお、第３の樹脂
付銅箔２９及び第４の樹脂付銅箔３０も、樹脂層２９
ｂ、３０ｂが熱可塑性樹脂によって形成される場合に
は、接着樹脂を不要として中間体２８に接合される。
【００５８】次に、中間体２８には、研磨工程ｓ−６に
より、接合した第３の樹脂付銅箔２９と第４の樹脂付銅
箔３０とに対して研磨処理が施される。この研磨工程ｓ
−６は、例えばアルミナとシリカの混合液からなる研磨
材により第３の樹脂付銅箔２９と第４の樹脂付銅箔３０
の全体を研磨することによって中間体２８の両面を精度
の高い平坦面に形成する。
【００５９】この研磨工程ｓ−６においては、図１０に
示すように、第３の樹脂付銅箔２９側、換言すればビル
ドアップ形成面２ａについては第３の配線層９が露出す
るまで研磨処理を施す。また、研磨工程ｓ−６において
は、第４の樹脂付銅箔３０側については第４の配線層１
０を露呈させずに樹脂層３０ｂが所定の厚みΔｘを残す
ようにして研磨処理を施す。このような工程を経ること
で、ビルドアップ形成面２ａが高精度に平坦化されたベ
ース基板部２が作製される。
【００６０】このベース基板部２は、第３の配線層９上
に回路部３を形成することで、第３の配線層９を薬品、
機械的或いは熱的負荷から保護する樹脂層２９ｂが不要
となる。そして、ベース基板部２は、第３の配線層９が
回路部３に対する電源系の配線部や制御系の配線部或い
はグランド部を構成する。また、ベース基板部２は、第
４の配線層１０が残された樹脂層３０ｂによって薬品や
機械的或いは熱的負荷から保護されるようになってい
る。そして、第４の配線層１０は、回路部３を形成した
後に、上述した樹脂層３０ｂが切削除去されることで露
呈されてマザー基板９３に電気的に接続される入出力端
子部３５となる。
【００６１】上述した工程によって作製されたベース基
板部２は、板中間体２８を製作する工程を従来の多層基
板の製作工程と同様とすることで、多層基板の製作プロ
セスをそのまま適用可能であるとともに、量産性も高い
といった特徴を有している。なお、ベース基板部２を作
製する工程については、上述した工程に限定されるもの
ではなく、従来採用されている種々の多層基板の製作工
程が採用されても良いことは勿論である。
【００６２】次に、ベース基板部２には、図１１に示す
ように、ビルドアップ形成面２ａに対して第１の絶縁層
形成工程ｓ−７を施すことによって、ビルドアップ形成
面２ａ上に絶縁性誘電材が供給されて第１の絶縁層１１
を形成する。第１の絶縁層１１となる絶縁性誘電材に
は、コア基板４と同様に低誘電率で低いＴａｎδ、すな
わち高周波特性に優れ且つ耐熱性や耐薬品性に優れた材
料が用いられる。具体的には、絶縁性誘電材に例えばベ
ンゾシクロブテン（ＢＣＢ）、ポリイミド、ポリノルボ
ルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或いはエポキ
シ樹脂やアクリル系樹脂等が用いられる。第１の絶縁層
１１の形成方法としては、厚み等が制御し易い例えばス
ピンコート法、カーテンコート法、ロールコート法、デ
ィップコート法等が適用される。
【００６３】次に、ベース基板部２のビルドアップ形成
面２ａ上に形成された第１の絶縁層１１に対して、複数
のビア２４が形成される。これらのビア２４は、第３の
配線層９が有するランド９ａに対応して形成され、ビル
ドアップ形成面２ａ側でランド９ａを外方に臨ませる。
また、これらのビア２４は、第１の絶縁層１１を形成す
る絶縁性誘電材に感光性樹脂を用いた場合、所定のパタ
ーンに形成されたマスクを第１の絶縁層１１上に形成
し、フォトリソグラフ法により形成されるが、この方法
に限定されることなく、その他適宜な方法によって形成
しても良い。次に、受電極部形成工程ｓ−８を施すこと
によって、ビア２４が形成された第１の絶縁層１１の表
面にキャパシタ１２の下電極やレジスタ１３の受電極と
なる下チタン層１９と電極層２０とが順次積層された受
電極部２１を形成する。
【００６４】そして、第１の絶縁層１１上に受電極部形
成工程ｓ−８を施す際は、先ず、図１２に示すように、
後の工程でパターニングされることでチタン層１９とな
るチタン膜３６を第１の絶縁層１１の表面全面に亘って
２００Å程度の厚みに成膜する。このチタン膜３６は、
例えばスパッタリング法や蒸着法等によって成膜されて
なる。次に、図１３に示すように、このチタン膜３６の
表面全面に亘って電極層２０となる電極膜３７を２００
０Å程度の厚みに成膜する。なお、ここでは、電極膜３
７として例えばＣｕ、Ａｌ、Ａｕ、Ｐｔ等の金属を用い
ることができるが、高周波特性やパターニング性に優れ
たＣｕを用いる。
【００６５】次に、図１４に示すように、電極膜３７上
に、電極層２０が形成される部分にマスク３８をパター
ン形成する。このマスク３８は、電極層２０及びチタン
層１９となる部分以外をエッチングするために形成され
ており、例えばレジスト膜等でマスキングされている。
次に、図１５に示すように、表面にマスク３８が形成さ
れた電極膜３７に対してエッチング処理を施す。このエ
ッチング処理は、例えば硝酸、硫酸、酢酸等を所定の割
合で混合した混酸をエッチャントとするウェットエッチ
ングによって行われる。このエッチング処理では、混酸
からなるエッチャントの腐食性がチタン膜３６に対して
小さいことから、チタン膜３６が露呈するまで行うこと
で、マスキングされていない電極膜３７だけを腐食する
ことができる。そして、電極膜３７は、マスク３８にマ
スキングされてエッチング処理が施されなかった部分が
電極層２０になる。
【００６６】次に、マスク３８にマスキングされていな
いチタン膜３６に対してエッチング処理を施す。このエ
ッチング処理は、例えば弗酸アンモニウムと一水素二弗
化アンモニウム等を所定の割合で混合した混酸をエッチ
ャントとするウェットエッチングや、ＣＦ４プラズマ等
によるプラズマエッチング等によって行われる。このエ
ッチング処理では、エッチャントやＣＦ４プラズマにお
ける腐食性がチタン以外の金属に対して小さいことか
ら、例えばビア２４から露呈しているランド９ａ等を腐
食することなくチタン膜３６だけを腐食することができ
る。そして、チタン膜３６は、マスク３８にマスキング
されてエッチング処理が施されなかった部分がチタン層
１９になる。このチタン層１９は、電極層２０と第１の
絶縁層１１との密着性を高めるように機能する。
【００６７】次に、それぞれエッチング処理が施される
ことで得られた下チタン層１９及び電極層２０上に形成
されたマスク３８を取り去る。このようにして、第１の
絶縁層１１上には、図１６に示すように、チタン層１９
と電極層２０とが順次積層された受電極部２１が形成さ
れる。
【００６８】次に、表面に受電極部２１が形成された第
１の絶縁層１１上には、第１の受動素子形成工程ｓ−９
が施されることにより、受電極部２１と電気的に接続す
るキャパシタ１１、レジスタ１２といった受動素子が形
成される。
【００６９】これらの受動素子を第１の絶縁層１１上に
形成する際は、先ず、図１７に示すように、第１の絶縁
層１１の主面全面に、受電極部２１を覆うように例えば
窒化タンタル（ＴａＮ）やタンタル（Ｔａ）等からなる
抵抗体膜３９を成膜する。この抵抗体膜３９は、陽極酸
化することによってキャパシタ１２となる酸化タンタル
（ＴａＯ）誘電体膜のベース膜である。この抵抗体膜３
９の成膜方法は、例えば２０００Å程度の厚みに成膜が
可能なスパッタリング法等が用いられる。次に、図１８
に示すように、第１の絶縁層１１上に成膜された抵抗体
膜３９には、所望の部分だけ陽極酸化処理を施すため
に、表面にマスク４０が形成される。このマスク４０
は、例えばパターニング性に優れるフォトレジストや絶
縁性に優れるＳｉＯ２等を用い、陽極酸化処理による印
加電圧に対して十分に絶縁する厚みで形成される。これ
により、マスク４０の開口部４０ａから外方に臨む抵抗
体膜３９だけに陽極酸化処理が施されることとなる。
【００７０】次に、図１９に示すように、マスク４０の
開口部４０ａから外方に臨む抵抗体膜３９に対して、陽
極酸化処理を施す。この陽極酸化処理は、例えばホウ酸
化アンモニウム等の電解液中で抵抗体膜３９が陽極とな
るように５０〜２００Ｖの電圧が印加されることによ
り、抵抗体膜３９が酸化されて、ＴａＯ層４１を部分的
に形成する。なお、ＴａＯ層４１は、抵抗体膜３９に印
加される電圧を調整することによって、所定の厚みに形
成することが可能である。次に、図２０に示すように、
陽極酸化処理が施された抵抗体膜３９上に形成されたマ
スク４０を除去する。これにより、抵抗体膜３９の表面
が選択的に酸化されたＴａＯ層４１をキャパシタ１２の
誘電体材料とすることができる。次に、抵抗体膜３９に
対して、キャパシタ１２及びレジスタ１３の形成部位と
なる部分をレジスト等でマスキングした状態でドライエ
ッチング等を施す。
【００７１】このようにして、図２１に示すように、第
１の絶縁層１１上には、受電極部２１と電気的に接続さ
れた受動素子としてキャパシタ１２及びレジスタ１３が
同時にパターン形成される。なお、レジスタ１３は、マ
スク４０を用いることなく、抵抗体膜３９の表面全面に
陽極酸化処理を施してＴａＯ膜を形成した後に、パター
ニングして形成しても良い。この場合には、レジスタ１
３の表面にも酸化膜が形成され、この酸化膜が保護膜と
して機能することから、レジスタ１３の高周波特性を長
期間に亘って安定させることとなる。
【００７２】次に、主面上に各受動素子が形成された第
１の絶縁層１１に対し、第１のパターン配線形成工程ｓ
−１０が施されることによって、受電極部２１と電気的
に接続する第１のパターン配線１４をパターン形成す
る。
【００７３】そして、第１の絶縁層１１上に第１のパタ
ーン配線形成工程ｓ−１０を施す際は、先ず、図２２に
示すように、キャパシタ１２、レジスタ１３及び受電極
部２１を覆うように、下地チタン層２２となる下地チタ
ン膜４２を第１の絶縁層１１の表面全面に亘って２００
Å程度の厚みに成膜する。この下地チタン膜４２は、例
えばスパッタリング法や蒸着法等によって成膜されてな
る。次に、図２３に示すように、この下地チタン膜４２
の表面全面に亘って下地層２３となる下地膜４３を２０
００Å程度の厚みに成膜する。ここでは、下地膜４３と
して、高周波特性やパターニング性に優れた例えばＣｕ
等を用いている。なお、下地膜４３としては、Ｃｕ以外
にも、例えばＡｌ、Ａｕ、Ｐｔ等の金属を用いることが
できる。
【００７４】次に、図２４に示すように、この下地膜４
３上に例えばフォトリソグラフ法等によって、第１のパ
ターン配線１１が形成される部分を開口する厚み１２μ
ｍ程度のマスク４４をパターン形成する。なお、マスク
４４は、フォトリソグラフ法によって形成されることに
限定されることなく、その他適宜な方法や材質によって
形成されても良い。次に、図２５に示すように、マスク
４４が形成された第１の絶縁層１１上に例えばメッキ法
等によって厚み１０μｍ程度の例えばＣｕ等からなる金
属膜４５を形成する。金属膜４５は、後の工程におい
て、湿式エッチング処理により下層の下地膜４３及び下
地チタン膜４２がパターニングされることで第１のパタ
ーン配線１４となる。なお、キャパシタ１２上に形成さ
れた金属膜４５は、キャパシタ１２と第２のパターン配
線１７とを電気的に接続させる上電極層４６となる。
【００７５】次に、図２６に示すように、マスク４４を
下地膜４３上から除去する。次に、図２７に示すよう
に、金属膜４５が形成されていない領域で露呈している
下地膜４３に対してエッチング処理を施す。このエッチ
ング処理は、例えば硝酸、硫酸、酢酸等を所定の割合で
混合した混酸をエッチャントとするウェットエッチング
等によって行われる。このエッチング処理では、混酸か
らなるエッチャントの腐食性が下地チタン膜４２に対し
て小さいことから、下地チタン膜４２が露呈するまで行
うことが可能であり、金属膜４５が形成されていない領
域の下地膜４３だけを腐食することができる。この下地
膜４３は、金属膜４５にマスキングされてエッチング処
理が施されなかった部分がパターニングされた下地層２
３になる。このとき、金属膜４５では、下地膜４３をエ
ッチングしたエッチャントにより腐食されるが、その厚
みが下地膜４３の厚みに対して十分に厚いために若干の
厚みの減少で抑えられる。
【００７６】次に、図２８に示すように、金属膜４５が
形成されていない領域で露呈している下地チタン膜４２
に対してエッチング処理を施す。このエッチング処理
は、例えば弗酸アンモニウムと一水素二弗化アンモニウ
ム等を所定の割合で混合した混酸をエッチャントとする
ウェットエッチングや、ＣＦ４プラズマ等によるプラズ
マエッチング等によって行われる。このエッチング処理
では、エッチャントやＣＦ４プラズマの腐食性がチタン
以外の金属に対して小さいことから、例えば金属膜４５
や電極層２０を腐食することなく下地チタン膜４２だけ
を腐食することができる。この下地チタン膜４２は、金
属膜４５にマスキングされてエッチング処理が施されな
かった部分がパターニングされた下地チタン層２２にな
る。この下地チタン層２２は、下地層２３と、例えば第
１の絶縁層１１、受電極部２１及びキャパシタ１２のＴ
ａＯ層４１との密着性を高めるように機能する。
【００７７】このようにして、電極層２０と電気的に接
続され、且つ下地に下地チタン層２２及び下地層２３を
有する第１のパターン配線１４が第１の絶縁層１１上に
パターン形成される。そして、これにより、ビルドアッ
プ形成面２ａ上に第１のパターン配線１４が第１の絶縁
層１１を介してパターン形成されている第１の高周波層
１５となる。
【００７８】以上のような第１のパターン配線形成工程
ｓ−１０では、下地膜４３及び下地チタン膜４２にそれ
ぞれエッチング処理を施す際に、腐食させる金属に選択
制のあるエッチャントをそれぞれ用いている。これは、
下地膜４３にエッチング処理を施す場合には、エッチャ
ントによる下地チタン膜４２の腐食が抑制されることか
ら、下地チタン層２２となる下地チタン膜４２がキャパ
シタ１２、レジスタ１３及び受電極部２１のエッチャン
トによる腐食を防ぐ防護膜として機能することとなる。
一方、下地チタン膜４２にエッチング処理を施す場合に
は、エッチャントによる金属膜４５、受電極部２１、各
受動素子等の腐食が抑制されることから、下地チタン膜
４２だけが腐食されることとなる。
【００７９】したがって、第１のパターン配線形成工程
ｓ−１０では、下地チタン層２２となる下地チタン膜４
２が、下地膜４３におけるエッチング処理の際のエッチ
ャントによる金属膜４５、受電極部２１、受動素子等の
腐食を防ぐことから、各受動素子における受電極部２１
との電気的接続が損なわれることのない第１のパターン
配線１４を適切に形成することができる。
【００８０】次に、図２９に示すように、第１のパター
ン配線１４がパターン形成された第１の絶縁層１１上に
第２の絶縁層形成工程ｓ−１１が施されることによっ
て、絶縁性誘電材からなる第２の絶縁層１６を形成す
る。この第２の絶縁層１６となる絶縁性誘電材には、コ
ア基板４及び第１の絶縁層１１と同様に低誘電率で低い
Ｔａｎδ、すなわち高周波特性に優れ且つ耐熱性や耐薬
品性に優れた材料が用いられる。具体的には、絶縁性誘
電材に例えばベンゾシクロブテン（ＢＣＢ）、ポリイミ
ド、ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣ
Ｐ）或いはエポキシ樹脂やアクリル系樹脂等が用いられ
る。そして、この第２の絶縁層１６は、第１の絶縁層１
１と同様の方法によって、第１のパターン配線１４及び
各受動素子を被覆するように第１の絶縁層１１上に形成
される。
【００８１】次に、図３０に示すように、第１の絶縁層
１１上に形成された第２の絶縁層１６に対して、複数の
ビア２５を形成する。これらのビア２５は、キャパシタ
１２上に形成されている上電極層４６及び第１のパター
ン配線１４が有するランド１４ａ等に対応して形成さ
れ、上電極層４６、ランド１４ａを外方に臨ませる。こ
れらのビア２５は、第２の絶縁層１６を形成する絶縁性
誘電材に感光性樹脂を用いた場合、所定のパターンに形
成されたマスクを第２の絶縁層１６上に形成し、フォト
リソグラフ法により形成されるが、この方法に限定され
ることなく、その他適宜な方法によって形成しても良
い。
【００８２】次に、第２の絶縁層１６上に、第２のパタ
ーン配線形成工程ｓ−１２によって、例えばインダクタ
等の受動素子を有する第２のパターン配線１７をパター
ン形成する。このこの第２のパターン配線１７を第２の
絶縁層１６上に形成する際は、先ず、図３１に示すよう
に、下地チタン膜４７を第２の絶縁層１６の表面全面に
亘って２００Å程度の厚みに成膜する。この下地チタン
膜４７は、例えばスパッタリング法や蒸着法等によって
成膜されてなる。次に、図３２に示すように、この下地
チタン膜４７の表面全面に亘って下地膜４８を２０００
Å程度の厚みに成膜する。ここでは、下地膜４８とし
て、高周波特性やパターニング性に優れた例えばＣｕ等
を用いる。なお、下地膜４８としては、Ｃｕ以外にも、
例えばＡｌ、Ａｕ、Ｐｔ等の金属を用いても良い。
【００８３】次に、図３３に示すように、この下地膜４
８上に例えばフォトリソグラフ法等によって、第１のパ
ターン配線１１が形成される部分を開口する厚み１２μ
ｍ程度のマスク４９をパターン形成する。なお、マスク
４９は、フォトリソグラフ法によって形成されることに
限定されることなく、その他適宜な方法や材質によって
形成されても良い。次に、図３４に示すように、マスク
４９が形成された第２の絶縁層１６上に例えばメッキ法
等によって厚み１０μｍ程度の金属膜５０を形成する。
この金属膜５０は、後の工程において、下地となる下地
膜４８及び下地チタン膜４７に対してそれぞれ湿式エッ
チング処理が施されることにより第２のパターン配線１
７となる。
【００８４】次に、図３５に示すように、マスク４９を
下地膜４８上から除去する。次に、図３６に示すよう
に、金属膜５０が形成されていない領域で露呈している
下地膜４８に対してエッチング処理を施す。このエッチ
ング処理では、下地膜４３に対して施したウェットエッ
チング処理の場合と同様のエッチャントを用いること
で、金属膜５０が形成されていない領域の下地膜４８に
対して適切に施すことができる。そして、下地膜４８
は、金属膜５０にマスキングされてエッチング処理が施
されなかった部分がパターニングされた下地層５１にな
る。このとき、金属膜５０では、下地膜４８をエッチン
グしたエッチャントにより腐食されるが、その厚みが下
地膜４８の厚みに対して十分に厚いために若干の厚みの
減少で抑えられる。
【００８５】次に、図３７に示すように、金属膜５０が
形成されていない領域で露呈している下地チタン膜４７
に対してエッチング処理を施す。このエッチング処理で
は、下地チタン膜４２に対して施したウェットエッチン
グ処理の場合と同様のエッチャント及びＣＦ４プラズマ
等を用いることで、例えば金属膜５０やビア２５から露
呈している上電極層４６、ランド１４ａ等を腐食するこ
となく下地チタン膜４７だけに施すことができる。そし
て、下地チタン膜４７は、金属膜５０にマスキングされ
てエッチング処理が施されなかった部分がパターニング
された下地チタン層５２になる。この下地チタン層５２
は、下地層５１と、例えば第２の絶縁層１６との密着性
を高めるように機能する。
【００８６】このようにして、下地に下地層５１及び下
地チタン層５２を有する第２のパターン配線１７が第２
の絶縁層１６上にパターン形成される。この第２のパタ
ーン配線１７には、パターン形成される際に、その一部
にインダクタ５３がパターン形成されている。このイン
ダクタ５３では、直列抵抗値が問題となるが、上述した
ように第２のパターン配線１７がメッキ法等によって充
分な厚みを以ってパターン形成されることによって、低
周波数でも十分に機能させることが可能なことからイン
ダクタ特性の損失を抑制することができる。これによ
り、第１の絶縁層１１上に第２のパターン配線１７が第
２の絶縁層１６を介してパターン形成されている第２の
高周波層１８となる。
【００８７】以上のような工程を経ることで、ベース基
板部２のビルドアップ形成面２ａ上に、第１の高周波層
１５及び第２の高周波層１８によって構成される回路部
３が作製される。
【００８８】次に、図３８に示すように、ベース基板部
２のコア基板４における第２の主面４ｂ側の樹脂層３０
ｂに対して研磨加工を施すことにより第４の配線層１
０、すなわちマザー基板９３に電気的に接続される入出
力端子部３５を露呈させる。次に、図３９に示すよう
に、レジスト層形成工程ｓ−１３により、回路部３の表
面全体とベース基板部２の第４の配線層１０側の主面全
体とにレジスト層３１をそれぞれ形成する。
【００８９】次に、これらレジスト層３１に対してパタ
ーン形成したマスクを介してフォトリソグラフ処理を施
すことによって、所定の位置にランド５４が臨む開口部
５５ａと、入出力端子部３５が臨む開口部５５ｂとを形
成する。次に、図４０に示すように、これら開口部５５
ａ、５５ｂで露呈しているランド５４及び入出力端子部
３５に対して無電解ニッケル／銅メッキを施すことによ
って、それぞれ電極端子５６ａ、５６ｂを形成する。以
上のようにして回路基板１が製造される。
【００９０】このようにして製造された回路基板１は、
回路部３において、第１の絶縁層１１上の所定の領域に
チタン層１９と電極層２０とが順次積層された受電極部
２１が形成され、第１の絶縁層１１上に形成された受電
極部２１及び各受動素子を覆う下地チタン膜４２及び下
地膜４３に対し、エッチング処理をそれぞれ施すことに
よって、第１のパターン配線１５の下地として下地チタ
ン層２２と下地層２３とが順次積層形成された構造を有
している。
【００９１】これにより、回路基板１では、第１の高周
波層１５において、下地チタン層２２が、第１の絶縁層
１１、受電極部２１及び各受動素子と、下地層２３との
密着性を高めるように機能し、下地チタン層２２となる
下地チタン膜４２が、下地層２３をエッチング処理でパ
ターン形成する際のエッチャントによる受電極部２１、
キャパシタ１２及びレジスタ１３の腐食を防ぐ防護膜と
して機能する。したがって、これらの受動素子と第１の
パターン配線１４との間の電気的な絶縁不良を防ぐと共
に、第１の絶縁層１１に対して密着性が高められ、且つ
エッチャントの腐食による劣化が抑制された高性能なキ
ャパシタ１２及びレジスタ１３を形成することができ
る。
【００９２】また、回路基板１では、第２の高周波層１
８において、下地チタン層５２が、第２の絶縁層１６
と、下地層５１との密着性を高めるように機能し、下地
チタン層５２となる下地チタン膜４７が、下地膜４８を
エッチング処理でパターン形成する際のエッチャントに
よる上電極層４６、ランド１４ａ等の腐食を防ぐ防護膜
として機能する。したがって、上電極層４６、ランド１
４ａと第２のパターン配線１７との間の電気的な絶縁不
良を防ぐと共に、第２の絶縁層１６に対して密着性が高
められた高性能なインダクタ５３を形成することができ
る。
【００９３】さらに、この回路基板１では、ベース基板
部２に電源やグランド等の各配線層が形成され、回路部
３に各受動素子等が形成されていることで、両者が電気
的に分離されて電気的干渉の発生が抑制され、高周波特
性を向上させることができる。
【００９４】さらにまた、この回路基板１では、ベース
基板部２に積層形成される各配線層や、回路部３に積層
形成される各受動素子、各パターン配線１４、１７等の
高密度な配線を薄膜技術によってパターン形成すること
が可能なことから、薄型化、小型化を図ることができ
る。
【００９５】さらにまた、この回路基板１では、コア基
板４をコアとするベース基板部２が主に上述した有機材
料によって形成されることから、比較的高価とされるＳ
ｉ基板やガラス基板をベース基板部に使用した場合と比
較して廉価であり、材料コストの低減を図ることができ
る。
【００９６】さらにまた、この回路基板１では、回路部
３において、第１の高周波層１５及び第２の高周波層１
８の形成方法を順次繰り返すことによって、一部に受動
素子とが形成されたパターン配線を３層以上の多層に亘
ってパターン形成することが可能である。
【００９７】なお、本発明の実施の形態の回路基板１に
おいては、キャパシタ１２としてＴａＯ層４１を誘電体
膜としているＴａＯキャパシタを例にあげて説明してい
るが、このことに限定されることはなく、例えば各絶縁
層を誘電体として各配線層及び／又は各パターン配線で
構成される層間キャパシタとしても良い。
【００９８】そして、以上のようにして製造された回路
基板１は、上述したように回路部３の実装面３ａ上に、
電極端子５６ａを介して高周波ＩＣ９０やチップ部品９
１がフリップチップ実装法等の適宜の実装方法によって
搭載される。また、回路基板１は、ベース基板部２のマ
ザー基板実装面２ｂが、電極端子５６ｂを介してフリッ
プチップ実装法や半田ボール等によりマザー基板９３に
実装される。回路基板１は、高周波ＩＣ９０等を実装し
た状態において、電磁ノイズの影響を排除するためのシ
ールドカバー９２が組み付けられて回路部３の実装面３
ａが覆われて高周波モジュール装置９４を構成してい
る。
【００９９】ところで、高周波モジュール装置９４にお
いては、上述したように回路基板１の回路部３をシール
ドカバー９２によって被覆した構造であることから、回
路部３の実装面３ａ上に実装された高周波ＩＣ９０やチ
ップ部品９１から発生した熱がシールドカバー９２内に
籠もって特性に悪影響を及ぼすことがある。したがっ
て、高周波モジュール装置９４には、適宜の放熱構造を
設けることが好ましい。
【０１００】図４１に示した高周波モジュール装置９５
は、発熱量が大きな高周波ＩＣ９０の上面とシールドカ
バー９２の内面との間に熱伝導性樹脂材８０を充填して
放熱構造を構成してなる。高周波モジュール装置９５に
おいては、高周波ＩＣ９０からの発熱が熱伝導性樹脂材
８０を介してシールドカバー９２へと伝達され、このシ
ールドカバー９２を介して放熱されることで熱が内部に
籠もって特性に悪影響を及ぼすことが防止される。な
お、高周波モジュール装置９５においては、比較的大型
の高周波ＩＣ９０を熱伝導性樹脂材８０とシールドカバ
ー９２とによって保持することで、機械的な実装剛性の
向上も図られるようになる。
【０１０１】図４２に示した高周波モジュール装置９６
は、高周波ＩＣ９０やチップ部品９１から発生する熱を
さらに効率的に放熱するように構成してなり、上述した
熱伝導性樹脂材８０に加えて高周波ＩＣ９０の搭載領域
に対応してベース基板部２と回路部３とに連通する多数
の冷却用ビア８１が形成されてなる。これらの冷却用ビ
ア８１は、ベース基板部２や回路部３に上述した回路接
続用の各ビアを形成する際に同様の工程によって形成さ
れる。
【０１０２】高周波モジュール装置９６においては、高
周波ＩＣ９０から発生した熱が、上述したように熱伝導
性樹脂材８０を介してシールドカバー９２から放熱され
るとともに、冷却用ビア８１を介してベース基板部２の
底面に伝達されて外部へと放熱される。高周波モジュー
ル装置９６は、回路基板１の上下からの放熱が行われる
ことでより効率的な放熱が行われるようになる。なお、
高周波モジュール装置９６は、冷却用ビア８１のみによ
って放熱構造を構成するようにしても良い。また、高周
波モジュール装置９６は、例えばコア基板４に形成され
る銅箔部８２が例えば５０ｎｍと厚みを大きくして形成
したものを用いるようにし、この銅箔部８２に対して冷
却用ビア８１がそれぞれ接続されるようにすることによ
ってコア基板４からの放熱が行われるようにしても良
い。
【０１０３】図４３に示した高周波モジュール装置９７
は、コア基板８３に例えば銅やアロイ等の導電性が良好
なメタルコアを有するベース基板部２上に回路部３が形
成されている。高周波モジュール装置９７は、このコア
基板８３に対して上述した多数の冷却用ビア８１がそれ
ぞれ接続されるように構成されている。高周波モジュー
ル装置９７においては、冷却用ビア８１を介してコア基
板８３からの放熱も行われ、上述した放熱用の熱伝導性
樹脂材８０や冷却用ビア８１の構成とによってさらに効
率的な放熱が行われるようになり信頼性の向上が図られ
る。
【０１０４】上述した実施の形態においては、上述した
中間体２８を作製し、この両主面に第３の樹脂付銅箔２
９及び第４の樹脂付銅箔３０を接合した構造のベース基
板部２について説明したが、この回路基板１は、図４４
に示す第２のベース基板部の作製方法を用いて作製され
るベース基板部６０上に回路部３が形成された構造を有
していても良い。
【０１０５】ここで第２のベース基板部６０の作製方法
について説明する。図４４に示したベース基板部６０の
製作工程は、２枚の両面基板６１ａ、６１ｂを用いて上
述したベース基板部２と同様のベース基板部６０が製作
される。なお、ベース基板部６０の製作工程は、個別の
工程を上述したベース基板部２の各製作工程と同様とす
ることから、その詳細な説明を省略する。
【０１０６】このベース基板６０を作製する際は、先
ず、図４４（ａ）に示すような両面基板６１を用意す
る。この両面基板６１は、両主面上に導体層６１ａ、６
１ｂを周している。次に、同図（ｂ）に示すように、こ
の両面基板６１の導体層６２ａ、６２ｂに対して、フォ
トリソグラフ処理を施すことにより所定のパターンニン
グを行い、エッチング処理を施すことにより所定のパー
タン配線６３ａ、６３ｂをパターン形成する。次に、同
図（ｃ）に示すように、所定のパターン配線６３ａ、６
３ｂが形成された２枚の両面基板６１を例えば中間樹脂
材６４を介して接合する。次に、同図（ｄ）に示すよう
に、２枚の両面基板６１の各パータン配線６３ａ、６３
ｂについてビア接続をそれぞれ行うことによって中間体
６５を製作する。
【０１０７】次に、同図（ｅ）に示すように、中間体６
５の表裏主面にそれぞれ熱プレスにより第１の樹脂付銅
箔６６と第２の樹脂付銅箔６７とを接合する。次に、同
図（ｆ）に示すように、接合されたこれらの第１の樹脂
付銅箔６６と第２の樹脂付銅箔とに研磨加工が施され
る。第１の樹脂付銅箔６６側においては、パターン配線
６３ａが露呈するまで研磨加工が施されることにより高
精度の平坦化されたビルドアップ形成面６０ａが形成さ
れる。一方、第２の樹脂付銅箔６７側においては、パタ
ーン配線６３ｂが外方に露呈しない程度の研磨加工が施
される。このような工程を経ることによって、ベース基
板部６０が作製される。
【０１０８】以上、２枚の両面基板６１を用いて作製さ
れるベース基板部６０について説明したが、この回路基
板１は、図４５に示す第３のベース基板部の作製方法を
用いて作製されるベース基板部７０上に回路部３が形成
された構造を有していても良い。
【０１０９】ここで第３のベース基板部７０の作製方法
について説明する。図４５に示したベース基板部７０の
作製工程は、例えば上述した第２の実施の形態によって
作製された同図（ａ）に示す中間体６５の表裏主面に、
ディップコート法により例えば絶縁性誘電材等からなる
液状樹脂を塗布することで作製されることを特徴として
いる。なお、ベース基板部７０の作製工程は、個別の工
程を上述したベース基板部２の各作製工程と同様とする
ことから、その詳細な説明を省略する。
【０１１０】このベース基板部７０を作製する際は、先
ず、同図（ｂ）に示すように、中間体６５を用意し、こ
の中間体６５を貯液槽７１内に貯められた適当な溶媒に
よって溶かされた液状樹脂材７２に浸漬させる。次に、
中間体６５を所定の時間浸漬した後に、所定の引上げ速
度で貯液槽７１から取り出す。これにより、同図（ｃ）
に示すように、中間体６５の表裏主面に液状樹脂材７２
の樹脂層７３ａ、７３ｂが同時に形成される。
【０１１１】次に、このようにして樹脂層７３ａ、７３
ｂが形成された中間体６５を水平状態に保持してベーキ
ング処理を施し、余分な有機成分を蒸発させる。次に、
同図（ｄ）に示すように、形成された樹脂層７３ａ、７
３ｂに研磨加工が施される。樹脂層７３ａにおいては、
パターン配線６３ａが露呈するまで研磨加工が施される
ことにより高精度の平坦化されたビルドアップ形成面７
０ａが形成される。一方、樹脂層７３ｂ側においては、
パターン配線６３ｂが外方に露呈しない程度の研磨加工
が施される。このような工程を経ることによって、ベー
ス基板部７０が作製される。
【０１１２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ベース基板部にビルドアップ形成された回路部
において、下地チタン層が、絶縁層、受電極部及び受動
素子部と、下地層との密着性を高めるように機能し、下
地チタン層となる下地チタン膜が、下地層を湿式エッチ
ング処理でパターン形成する際のエッチング液によって
受電極部や受動素子部が腐食してしまうことを防ぐ防護
膜として機能している。したがって、本発明によれば、
下地チタン層によって、絶縁層、受電極部及び受動素子
部と、下地層との密着性が高められて絶縁層上に受動素
子が適切に形成されると共に、下地チタン層となる下地
チタン膜によって、受電極部や受動素子部の腐食が防止
されて受動素子部の劣化を抑え、受動素子部と配線層と
の間の電気的な絶縁不良を防ぐことから、高性能な受動
素子部を有する薄膜回路基板装置を得ることができる。
【０１１３】また、本発明によれば、回路部において、
受動素子部を備える配線層といった高密度な配線を薄膜
技術によってパターン形成することが可能なことから、
薄型化、小型化を図ることができる。本発明によれば、
回路部の形成工程を繰り返すことによって受動素子部を
備えた配線層を３層以上の多層に亘って形成することが
できる。本発明によれば、ベース基板部や回路部の絶縁
層を比較的廉価な有機材料を用いて形成することによっ
て、材料コストの大幅な低減を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る薄膜回路基板装置を実装した高周
波モジュール装置の要部縦断面図である。
【図２】同薄膜回路基板装置の製造工程図である。
【図３】同薄膜回路基板装置の製造工程を説明するため
図であり、コア基板の縦断面図である。
【図４】同薄膜回路基板装置の製造工程を説明するため
図であり、コア基板に第１及び第２の配線層が形成され
た状態を示す縦断面図である。
【図５】同薄膜回路基板装置の製造工程を説明するため
図であり、第１及び第２の樹脂付銅箔が接合される状態
を示す縦断面図である。
【図６】同薄膜回路基板装置の製造工程を説明するため
図であり、第１及び第２の樹脂付銅箔にビアが形成され
た状態を示す縦断面図である。
【図７】同薄膜回路基板装置の製造工程を説明するため
図であり、ベース基板中間体を示す縦断面図である。
【図８】同薄膜回路基板装置の製造工程を説明するため
図であり、第３及び第４の樹脂付銅箔が接合される状態
を示す縦断面図である。
【図９】同薄膜回路基板装置の製造工程を説明するため
図であり、ベース基板中間体に第３及び第４の樹脂付銅
箔が接合された状態を示す縦断面図である。
【図１０】同薄膜回路基板装置の製造工程を説明するた
め図であり、ベース基板部を示す縦断面図である。
【図１１】同薄膜回路基板装置の製造工程を説明するた
め図であり、ベース基板部のビルドアップ形成面に第１
の絶縁層が形成された状態を示す縦断面図である。
【図１２】同薄膜回路基板装置の製造工程を説明するた
め図であり、第１の絶縁層上にチタン膜が成膜された状
態を示す縦断面図である。
【図１３】同薄膜回路基板装置の製造工程を説明するた
め図であり、チタン膜上に電極膜が成膜された状態を示
す縦断面図である。
【図１４】同薄膜回路基板装置の製造工程を説明するた
め図であり、電極膜上にマスクが形成された状態を示す
縦断面図である。
【図１５】同薄膜回路基板装置の製造工程を説明するた
め図であり、マスク以外の領域の電極膜及びチタン膜を
除去した状態を示す縦断面図である。
【図１６】同薄膜回路基板装置の製造工程を説明するた
め図であり、第１の絶縁層上に受電極部が形成された状
態を示す縦断面図である。
【図１７】同薄膜回路基板装置の製造工程を説明するた
め図であり、第１の絶縁層上に受電極部を覆う抵抗体膜
が成膜された状態を示す縦断面図である。
【図１８】同薄膜回路基板装置の製造工程を説明するた
め図であり、抵抗体膜上にマスクが形成された状態を示
す縦断面図である。
【図１９】同薄膜回路基板装置の製造工程を説明するた
め図であり、抵抗体膜に陽極酸化処理が施された状態を
示す縦断面図である。
【図２０】同薄膜回路基板装置の製造工程を説明するた
め図であり、抵抗体膜上にＴａＯ層が形成された状態を
示す縦断面図である。
【図２１】同薄膜回路基板装置の製造工程を説明するた
め図であり、第１の絶縁層上に受電極部と電気的に接続
するキャパシタ及びレジスタが形成された状態を示す縦
断面図である。
【図２２】同薄膜回路基板装置の製造工程を説明するた
め図であり、第１の絶縁層上に受電極部及び各受動素子
を覆う下地チタン膜が成膜された状態を示す縦断面図で
ある。
【図２３】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地チタン膜上に下地膜が成膜された状態
を示す縦断面図である。
【図２４】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地膜上にマスクが形成された状態を示す
縦断面図である。
【図２５】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地膜上に金属膜がパターン形成された状
態を示す縦断面図である。
【図２６】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地膜上のマスクを除去した状態を示す縦
断面図である。
【図２７】同薄膜回路基板装置の製造工程を説明するた
め図であり、金属膜以外の領域の下地膜を除去すること
で下地層が形成された状態を示す縦断面図である。
【図２８】同薄膜回路基板装置の製造工程を説明するた
め図であり、金属膜以外の領域の下地チタン膜を除去す
ることで下地チタン層と第１のパターン配線が形成され
た状態を示す縦断面図である。
【図２９】同薄膜回路基板装置の製造工程を説明するた
め図であり、第１の絶縁層上に第１のパターン配線を覆
う第２の絶縁層が形成された状態を示す縦断面図であ
る。
【図３０】同薄膜回路基板装置の製造工程を説明するた
め図であり、第２の絶縁層にビアホールが形成された状
態を示す縦断面図である。
【図３１】同薄膜回路基板装置の製造工程を説明するた
め図であり、第２の絶縁層上に下地チタン膜が成膜され
た状態を示す縦断面図である。
【図３２】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地チタン膜上に下地膜が成膜された状態
を示す縦断面図である。
【図３３】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地膜上にマスクが形成された状態を示す
縦断面図である。
【図３４】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地膜上に金属膜がパターン形成された状
態を示す縦断面図である。
【図３５】同薄膜回路基板装置の製造工程を説明するた
め図であり、下地膜上のマスクを除去した状態を示す縦
断面図である。
【図３６】同薄膜回路基板装置の製造工程を説明するた
め図であり、金属膜以外の領域の下地膜を除去すること
で下地層が形成された状態を示す縦断面図である。
【図３７】同薄膜回路基板装置の製造工程を説明するた
め図であり、金属膜以外の領域の下地チタン膜を除去す
ることで下地チタン層と第２のパターン配線が形成され
た状態を示す縦断面図である。
【図３８】同薄膜回路基板装置の製造工程を説明するた
め図であり、ベース基板部のマザー基板実装面から入出
力端子部が露呈している状態を示す縦断面図である。
【図３９】同薄膜回路基板装置の製造工程を説明するた
め図であり、表裏主面上にレジスト層が形成された状態
を示す縦断面図である。
【図４０】同薄膜回路基板装置の製造工程を説明するた
め図であり、完成した薄膜回路基板を示す縦断面図であ
る。
【図４１】放熱構造を備えた高周波モジュール装置の要
部縦断面図である。
【図４２】他の放熱構造を備えた高周波モジュール装置
の要部縦断面図である。
【図４３】他の放熱構造を備えた高周波モジュール装置
の要部縦断面図である。
【図４４】ベース基板部の他の作製方法を説明するため
の図であり、同図（ａ）は両面基板を示す縦断面図、同
図（ｂ）はパターン配線がパターン形成された状態を示
す縦断面図、同図（ｃ）は両面基板同士を接合する状態
を示す縦断面図、同図（ｄ）はベース基板中間体を示す
縦断面図、同図（ｅ）はベース基板中間体の表裏主面に
樹脂付銅箔がそれぞれ接合された状態を示す縦断面図、
同図（ｆ）は完成したベース基板部を示す縦断面図であ
る。
【図４５】ディップコート法によるベース基板部の作製
方法を説明するための図であり、同図（ａ）はベース基
板中間体を示す縦断面図、同図（ｂ）はベース基板中間
体に液状樹脂材をディップコートしている状態を示す
図、同図（ｃ）はベース基板中間体の表裏主面に樹脂層
がそれぞれ形成された状態を示す縦断面図、同図（ｄ）
は完成したベース基板部を示す縦断面図である。
【図４６】スーパーへテロダイン方式による高周波送受
信回路の構成図である。
【図４７】ダイレクトコンバージョン方式による高周波
送受信回路の構成図である。
【図４８】従来の回路基板装置に備えられるインダクタ
を示す図であり、同図（ａ）は要部斜視図、同図（ｂ）
は要部縦断面図である。
【図４９】同回路基板装置のベース基板にシリコン基板
を用いた構成を示した縦断面図である。
【図５０】同回路基板装置のベース基板にガラス基板を
用いた構成を示した縦断面図である。
【図５１】同回路基板装置をインターポーザ基板に実装
したパッケージの縦断面図である。
【符号の説明】
１ 薄膜回路基板装置装置、２，６０，７０ ベース基
板部、２ａ ビルドアップ形成面、２ｂ マザー基板実
装面、３ 回路部、３ａ 実装面、４、８３コア基板、
５ 第１の配線層、６ 第２の配線層、７ 第１の樹脂
付銅箔、８第２の樹脂付銅箔、９ 第３の配線層、１０
第４の配線層、１１ 第１の絶縁層、１２ キャパシ
タ、１３ レジスタ、１４ 第１のパターン配線、１５
第１の高周波層、１６ 第２の絶縁層、１７ 第２の
パターン配線、１８ 第２の高周波層、１９ チタン
層、２０ 電極層、２１ 受電極部、２２，５２ 下地
チタン層、２３，５１ 下地層、２４，２５，２６，２
７ ビア、２８ ベース基板中間体、２９ 第３の樹脂
付銅箔、３０ 第４の樹脂付銅箔、３１ レジスト層、
３５ 入出力端子部、３６ チタン層、３７ 電極幕、
３８，４０，４４，４９ マスク、３９ 抵抗体膜、４
１ ＴａＯ層、４２，４７ 下地チタン膜、４３，４８
下地膜、４５，５０ 金属膜、４６ 上電極層、５３
インダクタ、５６ａ，５６ｂ 電極端子、８０ 熱伝
導性樹脂材、８１ 冷却用ビア、８２ 銅箔部、９１
高周波ＩＣ、９２シールドカバー、９３ マザー基板、
９４，９５，９６，９７ 高周波モジュール装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/14 Ｈ０５Ｋ 3/38 Ｃ 23/522 Ｈ０１Ｌ 23/52 Ｂ 25/00 23/12 Ｎ Ｈ０５Ｋ 3/38 23/14 Ｒ Ｆターム(参考） 5E343 AA02 AA12 BB17 BB23 BB24 BB28 BB35 BB67 DD25 DD33 DD43 ER21 ER26 GG02 5E346 AA04 AA12 AA15 AA43 CC08 CC32 CC34 CC38 CC55 DD03 DD25 DD32 EE33 EE38 FF07 FF13 FF18 GG15 GG17 GG22 GG23 HH11 HH22 HH24

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 平坦化された主面をビルドアップ形成面
    とするベース基板部と、 上記ベース基板部のビルドアップ形成面上に、絶縁層
    と、配線層とがビルドアップ形成されており、上記絶縁
    層上にチタン層と電極層とが順次積層された受電極部が
    形成されていると共に、上記受電極部と電気的に接続さ
    れた受動素子部として少なくともキャパシタ部及び／又
    は抵抗体部が形成されてなる回路部とを備え、 上記回路部は、上記絶縁層上に上記受電極部及び上記受
    動素子部を覆うように下地チタン膜と下地膜とが順次積
    層され、上記下地膜上にパターン形成された上記配線層
    となる金属膜を遮蔽部として上記金属膜が形成されてい
    ない領域の上記下地膜に対して第１の湿式エッチング処
    理を施すことでパターン形成された下地層と、上記金属
    膜が形成されていない領域の上記下地チタン膜に対して
    第２の湿式エッチング処理を施すことでパターン形成さ
    れた下地チタン層とを備えていることを特徴とする薄膜
    回路基板装置。
  2. 【請求項２】 上記絶縁層は、ポリフェニールエチレ
    ン、ビスマレイドトリアジン、ポリイミド、液晶ポリ
    マ、ポリノルボルネン、ベンゾシクロブテンのうち何れ
    か一種又は複数種を混合した有機材、エポキシ系樹脂
    材、アクリル系樹脂材のうち何れか一種又は複数種を混
    合した材料で形成されていることを特徴とする請求項１
    記載の薄膜回路基板装置。
  3. 【請求項３】 上記配線層は、銅又は銅を含有する金属
    で形成されていることを特徴とする請求項１記載の薄膜
    回路基板装置。
  4. 【請求項４】 上記キャパシタ部及び上記レジスタ部
    は、窒化タンタル又はタンタルからなる抵抗体層を有し
    ていることを特徴とする請求項２記載の薄膜回路基板装
    置。
  5. 【請求項５】 上記下地膜は、銅、アルミニウム、金、
    プラチナのうち何れか一種又は複数種を混合した金属で
    あることを特徴とする請求項１記載の薄膜回路基板装
    置。
  6. 【請求項６】 上記ベース基板部は、コア基板の主面上
    に配線層が多層に形成されていることを特徴とする請求
    項１記載の薄膜回路基板装置。
  7. 【請求項７】 上記コア基板は、ポリフェニールエチレ
    ン、ビスマレイドトリアジン、ポリイミド、液晶ポリ
    マ、ポリノルボルネン、ベンゾシクロブテンのうち何れ
    か一種又は複数種を混合して形成された両面基板、セラ
    ミックと有機材料の混合物によって形成された両面基板
    或いはエポキシ系両面基板から選択される有機基板であ
    ることを特徴とする請求項６記載の薄膜回路基板装置。
  8. 【請求項８】 平坦化された主面をビルドアップ形成面
    とするベース基板部を作製するベース基板部作製工程
    と、 上記ベース基板部のビルドアップ形成面上に、絶縁層
    と、配線層とが積層され、上記絶縁層上にチタン層と電
    極層とを順次積層した受電極部を形成すると共に、上記
    受電極部と電気的に接続する受動素子部として少なくと
    もキャパシタ部及び／又は抵抗体部が形成された回路部
    をビルドアップ形成する回路部形成工程とを有し、 上記回路部形成工程は、上記絶縁層上に上記受電極部及
    び上記受動素子部を覆うように下地チタン膜と下地膜を
    順次成膜する成膜工程と、上記下地膜上に上記配線層と
    して金属膜をパターン形成する金属膜形成工程と、上記
    金属膜を遮蔽部とし、上記金属膜が形成されていない領
    域の上記下地膜に対して湿式エッチング処理を施すこと
    で下地層をパターン形成する第１のエッチング処理工程
    と、上記金属膜が形成されていない領域の上記下地チタ
    ン膜に対して湿式エッチング処理を施すことで下地チタ
    ン層をパターン形成する第２のエッチング処理工程とを
    有することを特徴とする薄膜回路基板装置の製造方法。
  9. 【請求項９】 上記回路部形成工程においては、上記絶
    縁層を、ポリフェニールエチレン、ビスマレイドトリア
    ジン、ポリイミド、液晶ポリマ、ポリノルボルネン、ベ
    ンゾシクロブテンのうち何れか一種又は複数種を混合し
    た有機材、エポキシ系樹脂材、アクリル系樹脂材のうち
    何れか一種又は複数種を混合した材料で形成することを
    特徴とする請求項８記載の薄膜回路基板装置の製造方
    法。
  10. 【請求項１０】 上記回路部形成工程においては、上記
    配線層を、銅又は銅を含有する金属で形成することを特
    徴とする請求項８記載の薄膜回路基板装置の製造方法。
  11. 【請求項１１】 上記回路部形成工程においては、上記
    キャパシタ部及び抵抗体部に、窒化タンタル又はタンタ
    ルからなる抵抗体層を形成することを特徴とする請求項
    ８記載の薄膜回路基板装置の製造方法。
  12. 【請求項１２】 上記回路部形成工程において、上記成
    膜工程は、上記下地膜を、銅、アルミニウム、金、プラ
    チナのうち何れか一種又は複数種を混合した金属で成膜
    することを特徴とする請求項８記載の薄膜回路基板装置
    の製造方法。
  13. 【請求項１３】 上記ベース基板部作製工程において
    は、コア基板の主面上に配線層を多層に形成したベース
    基板部を作製することを特徴とする請求項９記載の薄膜
    回路基板装置の製造方法。
  14. 【請求項１４】 上記ベース基板部作製工程において
    は、コア基板に、ポリフェニールエチレン、ビスマレイ
    ドトリアジン、ポリイミド、液晶ポリマ、ポリノルボル
    ネン、ベンゾシクロブテンのうち何れか一種又は複数種
    を混合して形成された両面基板、セラミックと有機材料
    の混合物によって形成された両面基板或いはエポキシ系
    両面基板から選択される有機基板を用いることを特徴と
    する請求項１３記載の薄膜回路基板装置の製造方法。
JP2001289997A 2001-09-21 2001-09-21 薄膜回路基板装置及びその製造方法 Pending JP2003101222A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001289997A JP2003101222A (ja) 2001-09-21 2001-09-21 薄膜回路基板装置及びその製造方法
KR10-2003-7006885A KR20040034575A (ko) 2001-09-21 2002-09-19 박막 회로 기판 장치 및 그 제조 방법
US10/432,005 US7199457B2 (en) 2001-09-21 2002-09-19 Thin film circuit board device and its manufacturing method
PCT/JP2002/009648 WO2003028418A1 (fr) 2001-09-21 2002-09-19 Systeme de carte a circuits imprimes a couche mince et son procede de realisation
EP02765602A EP1429590A4 (en) 2001-09-21 2002-09-19 THIN FILM PLATE DEVICE AND METHOD FOR THE PRODUCTION THEREOF
US10/965,071 US7244656B2 (en) 2001-09-21 2004-10-14 Thin film circuit board device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001289997A JP2003101222A (ja) 2001-09-21 2001-09-21 薄膜回路基板装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003101222A true JP2003101222A (ja) 2003-04-04

Family

ID=19112400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001289997A Pending JP2003101222A (ja) 2001-09-21 2001-09-21 薄膜回路基板装置及びその製造方法

Country Status (5)

Country Link
US (2) US7199457B2 (ja)
EP (1) EP1429590A4 (ja)
JP (1) JP2003101222A (ja)
KR (1) KR20040034575A (ja)
WO (1) WO2003028418A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026670A (ja) * 2003-06-10 2005-01-27 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2005317868A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP2007214437A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP2008283131A (ja) * 2007-05-14 2008-11-20 Micronics Japan Co Ltd 多層配線板およびその製造方法並びにプローブ装置
JP2013058646A (ja) * 2011-09-09 2013-03-28 Murata Mfg Co Ltd 電源制御回路モジュール
WO2016159318A1 (ja) * 2015-03-31 2016-10-06 浜松ホトニクス株式会社 半導体装置の製造方法
JP2020077670A (ja) * 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077906A1 (en) * 2003-02-28 2004-09-10 Wireless Lan Systems Oy A circuit board and arrangement for minimizing thermal and electromagnetic effects
JP4016340B2 (ja) 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
WO2005039262A1 (ja) * 2003-09-29 2005-04-28 Matsushita Electric Industrial Co., Ltd. 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI393516B (zh) * 2009-06-01 2013-04-11 Unimicron Technology Crop 印刷電路板的製造方法
US20110086207A1 (en) * 2009-06-08 2011-04-14 Martin Heidi B Diamond apparatus and method of manufacture
KR101066114B1 (ko) * 2009-07-31 2011-09-20 전자부품연구원 열전도성 기판 및 그의 제조방법
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
KR101077359B1 (ko) * 2009-09-23 2011-10-26 삼성전기주식회사 방열회로기판 및 그 제조방법
SG189780A1 (en) * 2009-11-19 2013-05-31 Stats Chippac Ltd Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
US10032850B2 (en) * 2016-05-11 2018-07-24 Texas Instruments Incorporated Semiconductor die with back-side integrated inductive component
WO2018051846A1 (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
US10886219B2 (en) 2017-01-18 2021-01-05 Tdk Corporation Electronic component mounting package
WO2018180628A1 (ja) 2017-03-31 2018-10-04 Tdk株式会社 電子部品内蔵基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554691C2 (de) * 1974-12-10 1982-11-18 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
JP2749489B2 (ja) 1992-10-29 1998-05-13 京セラ株式会社 回路基板
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
KR0151300B1 (ko) * 1995-07-11 1998-10-15 구자홍 액정표시장치의 패드구조 및 그 제조방법
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JPH10303566A (ja) 1997-04-28 1998-11-13 Ngk Spark Plug Co Ltd コンデンサの製造方法
JPH1140765A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP3838827B2 (ja) * 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026670A (ja) * 2003-06-10 2005-01-27 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
JP2005317868A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP2007214437A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP2008283131A (ja) * 2007-05-14 2008-11-20 Micronics Japan Co Ltd 多層配線板およびその製造方法並びにプローブ装置
JP2013058646A (ja) * 2011-09-09 2013-03-28 Murata Mfg Co Ltd 電源制御回路モジュール
US9161433B2 (en) 2011-09-09 2015-10-13 Murata Manufacturing Co., Ltd. Power supply control circuit module
KR20170133328A (ko) * 2015-03-31 2017-12-05 하마마츠 포토닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2016159318A1 (ja) * 2015-03-31 2016-10-06 浜松ホトニクス株式会社 半導体装置の製造方法
JPWO2016159318A1 (ja) * 2015-03-31 2018-02-01 浜松ホトニクス株式会社 半導体装置の製造方法
US10141368B2 (en) 2015-03-31 2018-11-27 Hamamatsu Photonics K.K. Semiconductor device
US10403676B2 (en) 2015-03-31 2019-09-03 Hamamatsu Photonics K.K. Semiconductor device manufacturing method
US10615220B2 (en) 2015-03-31 2020-04-07 Hamamatsu Photonics K.K. Semiconductor device and manufacturing method thereof
US10622402B2 (en) 2015-03-31 2020-04-14 Hamamatsu Photonics K.K. Semiconductor device
US10622403B2 (en) 2015-03-31 2020-04-14 Hamamatsu Photonics K.K. Semiconductor device manufacturing method
KR102605400B1 (ko) 2015-03-31 2023-11-24 하마마츠 포토닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2020077670A (ja) * 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法

Also Published As

Publication number Publication date
US7244656B2 (en) 2007-07-17
WO2003028418A1 (fr) 2003-04-03
US7199457B2 (en) 2007-04-03
US20050068748A1 (en) 2005-03-31
EP1429590A1 (en) 2004-06-16
US20040041243A1 (en) 2004-03-04
EP1429590A4 (en) 2007-07-11
KR20040034575A (ko) 2004-04-28

Similar Documents

Publication Publication Date Title
JP2003101222A (ja) 薄膜回路基板装置及びその製造方法
JP4529262B2 (ja) 高周波モジュール装置及びその製造方法
KR101010126B1 (ko) 고주파 모듈 장치의 제조 방법
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
US7599190B2 (en) High-frequency module, and method of producing same
JP2003115557A (ja) 高周波モジュール基板装置
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP2003051567A (ja) 高周波モジュール用基板装置及びその製造方法、並びに高周波モジュール装置及びその製造方法
JP3272945B2 (ja) 配線基板の製造方法
JP2002374069A (ja) 高周波モジュール装置及びその製造方法
JP2005310841A (ja) 回路モジュール体及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129