JP2749489B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2749489B2 JP2749489B2 JP4291298A JP29129892A JP2749489B2 JP 2749489 B2 JP2749489 B2 JP 2749489B2 JP 4291298 A JP4291298 A JP 4291298A JP 29129892 A JP29129892 A JP 29129892A JP 2749489 B2 JP2749489 B2 JP 2749489B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- circuit board
- capacitor
- organic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、回路基板、特に、コン
デンサ部を一体に有する回路基板に関する。
デンサ部を一体に有する回路基板に関する。
【０００２】
【従来の技術】電子機器用の混成集積回路等に用いられ
る回路基板として、半導体素子がノイズにより誤動作す
るのを防止するために、コンデンサを一体に備えたもの
が知られている。この種の回路基板として、特開平２−
２７０３９６号には、セラミック製の多層回路基板の内
部にコンデンサ部を形成したものが示されている。この
回路基板は、厚膜法により形成されたコンデンサ電極用
パターンを有するセラミックグリーンシートを含む多数
のセラミックグリーンシートを積層して一体焼成するこ
とにより製造される。
る回路基板として、半導体素子がノイズにより誤動作す
るのを防止するために、コンデンサを一体に備えたもの
が知られている。この種の回路基板として、特開平２−
２７０３９６号には、セラミック製の多層回路基板の内
部にコンデンサ部を形成したものが示されている。この
回路基板は、厚膜法により形成されたコンデンサ電極用
パターンを有するセラミックグリーンシートを含む多数
のセラミックグリーンシートを積層して一体焼成するこ
とにより製造される。
【０００３】また、特開平３−６３２３７号は、セラミ
ック基板表面に、スパッタリング、真空蒸着等の薄膜法
により形成されたコンデンサ電極を含むコンデンサ部を
備えた回路基板が示されている。
ック基板表面に、スパッタリング、真空蒸着等の薄膜法
により形成されたコンデンサ電極を含むコンデンサ部を
備えた回路基板が示されている。
【０００４】
【発明が解決しようとする課題】前記従来の回路基板に
含まれるコンデンサ部は、所望の容量値に設定されにく
い。これは、特開平３−２７０３９６号の多層回路基板
では、厚膜法によりコンデンサ電極用パターンを精度よ
く形成するのが困難なこと、及び厚膜法によるコンデン
サ電極用パターンは焼成時の収縮率のばらつきが大きい
ことによるものと考えられている。一方、特開平３−６
３２３７号の回路基板では、表面が平滑でないセラミッ
ク基板上に薄膜法によりコンデンサ電極を形成している
ため、コンデンサ電極の厚みや誘電体層の厚みが不均一
になりやすいためと考えられている。
含まれるコンデンサ部は、所望の容量値に設定されにく
い。これは、特開平３−２７０３９６号の多層回路基板
では、厚膜法によりコンデンサ電極用パターンを精度よ
く形成するのが困難なこと、及び厚膜法によるコンデン
サ電極用パターンは焼成時の収縮率のばらつきが大きい
ことによるものと考えられている。一方、特開平３−６
３２３７号の回路基板では、表面が平滑でないセラミッ
ク基板上に薄膜法によりコンデンサ電極を形成している
ため、コンデンサ電極の厚みや誘電体層の厚みが不均一
になりやすいためと考えられている。
【０００５】本発明の目的は、回路基板に一体に形成さ
れたコンデンサ部の容量精度を高めることにある。
れたコンデンサ部の容量精度を高めることにある。
【０００６】
【課題を解決するための手段】本発明に係る回路基板
は、絶縁基板と、絶縁基板上に形成された有機物絶縁層
と、コンデンサ部とを備えている。コンデンサ部は、有
機物絶縁層上に薄膜法により形成され、前記有機物絶縁
層との当接面にクロム、アルミニウム、タングステン、
ニッケルまたはニッケル−クロムの少なくとも１種から
成る金属薄膜層を介在させたコンデンサ電極を有してい
る。
は、絶縁基板と、絶縁基板上に形成された有機物絶縁層
と、コンデンサ部とを備えている。コンデンサ部は、有
機物絶縁層上に薄膜法により形成され、前記有機物絶縁
層との当接面にクロム、アルミニウム、タングステン、
ニッケルまたはニッケル−クロムの少なくとも１種から
成る金属薄膜層を介在させたコンデンサ電極を有してい
る。
【０００７】
【作用】本発明に係る回路基板では、表面が平滑な有機
物絶縁層上にコンデンサ部のコンデンサ電極が形成され
ている。このコンデンサ電極は、有機物絶縁層の表面が
平滑なために均一に形成され得るので、コンデンサ部は
容量精度が高い。また、このコンデンサ電極は、有機物
絶縁層との当接面にクロム、アルミニウム、タングステ
ン、ニッケルまたはニッケル−クロムの少なくとも１種
から成る金属薄膜層を介在させているので、有機物絶縁
層との密着性が高い。
物絶縁層上にコンデンサ部のコンデンサ電極が形成され
ている。このコンデンサ電極は、有機物絶縁層の表面が
平滑なために均一に形成され得るので、コンデンサ部は
容量精度が高い。また、このコンデンサ電極は、有機物
絶縁層との当接面にクロム、アルミニウム、タングステ
ン、ニッケルまたはニッケル−クロムの少なくとも１種
から成る金属薄膜層を介在させているので、有機物絶縁
層との密着性が高い。
【０００８】
【実施例】図１に、本発明の一実施例としての多層回路
基板１を示す。図において、多層回路基板１は、セラミ
ック基板２と、セラミック基板２上に形成された有機物
絶縁層３と、有機物絶縁層３内に設けられたコンデンサ
部４とから主に構成されている。
基板１を示す。図において、多層回路基板１は、セラミ
ック基板２と、セラミック基板２上に形成された有機物
絶縁層３と、有機物絶縁層３内に設けられたコンデンサ
部４とから主に構成されている。
【０００９】セラミック基板２は、酸化アルミニウム質
焼結体、ムライト質焼結体、窒化アルミニウム質焼結
体、ガラスセラミックス焼結体等からなり、例えば、酸
化アルミニウム質焼結体からなる場合、アルミナ、シリ
カ、カルシア、マグネシア等の原料粉末に有機溶剤、溶
媒を添加混合して泥漿状となすとともにこれをドクター
ブレード法やカレンダーロール法等によりシート状に成
形して複数枚のシート２ａ，２ｂ，２ｃを得、しかる
後、各シート２ａ，２ｂ，２ｃを上下に積層するととも
に高温（約１６００℃）で焼成し、焼結一体化させるこ
とによって製作される。
焼結体、ムライト質焼結体、窒化アルミニウム質焼結
体、ガラスセラミックス焼結体等からなり、例えば、酸
化アルミニウム質焼結体からなる場合、アルミナ、シリ
カ、カルシア、マグネシア等の原料粉末に有機溶剤、溶
媒を添加混合して泥漿状となすとともにこれをドクター
ブレード法やカレンダーロール法等によりシート状に成
形して複数枚のシート２ａ，２ｂ，２ｃを得、しかる
後、各シート２ａ，２ｂ，２ｃを上下に積層するととも
に高温（約１６００℃）で焼成し、焼結一体化させるこ
とによって製作される。
【００１０】セラミック基板２内には、内部配線層５が
形成されている。内部配線層５は、各シート２ａ，２
ｂ，２ｃ間に所定の内部配線パターン形状に形成されて
いる。なお、図２では、内部配線層５の一部のみ示し、
詳細は省略している。このような内部配線層５は、シー
ト２ｂ，２ｃの厚み方向に貫通する導電性のスルーホー
ル５ａにより互いに連結している。内部配線層５はタン
グステン、モリブデン、マンガン等の導体材料を用いて
構成されている。
形成されている。内部配線層５は、各シート２ａ，２
ｂ，２ｃ間に所定の内部配線パターン形状に形成されて
いる。なお、図２では、内部配線層５の一部のみ示し、
詳細は省略している。このような内部配線層５は、シー
ト２ｂ，２ｃの厚み方向に貫通する導電性のスルーホー
ル５ａにより互いに連結している。内部配線層５はタン
グステン、モリブデン、マンガン等の導体材料を用いて
構成されている。
【００１１】セラミック基板２表面には、第１薄膜配線
層６が所定のパターン形状に形成されている。この第１
薄膜配線層６は、シート２ａの厚み方向に貫通する導電
性のスルーホール５ｂを介して内部配線層５に接続して
いる。有機物絶縁層３は、ポリイミド、ベンゾシクロブ
テンまたはテフロン等の樹脂からなる３層のシート３
ａ，３ｂ，３ｃが一体化したものである。各シート３
ａ，３ｂ，３ｃ上には、第２薄膜配線層７、第３薄膜配
線層８及び第４薄膜配線層９が所定のパターン形状に形
成されている。各薄膜配線層７，８，９は、それが形成
されているシート３ａ，３ｂ，３ｃを部分的に貫通して
おり、互いにかつ第１薄膜配線層６と接続している。な
お、上述の各薄膜配線層６，７，８，９は、銅からなる
基層と、基層の両主面に形成されたクロム層からなる３
層構造である。また、第３薄膜配線層８の一部には、そ
の上面に薄膜抵抗部１０が形成されている。
層６が所定のパターン形状に形成されている。この第１
薄膜配線層６は、シート２ａの厚み方向に貫通する導電
性のスルーホール５ｂを介して内部配線層５に接続して
いる。有機物絶縁層３は、ポリイミド、ベンゾシクロブ
テンまたはテフロン等の樹脂からなる３層のシート３
ａ，３ｂ，３ｃが一体化したものである。各シート３
ａ，３ｂ，３ｃ上には、第２薄膜配線層７、第３薄膜配
線層８及び第４薄膜配線層９が所定のパターン形状に形
成されている。各薄膜配線層７，８，９は、それが形成
されているシート３ａ，３ｂ，３ｃを部分的に貫通して
おり、互いにかつ第１薄膜配線層６と接続している。な
お、上述の各薄膜配線層６，７，８，９は、銅からなる
基層と、基層の両主面に形成されたクロム層からなる３
層構造である。また、第３薄膜配線層８の一部には、そ
の上面に薄膜抵抗部１０が形成されている。
【００１２】コンデンサ部４は、図２に示すように、下
部電極１１と、上部電極１２と、両電極１１，１２間に
配置された五酸化タンタルからなる誘電体層１３とから
主に構成されている。下部電極１１は、第２薄膜配線層
７の一部であり、シート３ａ上に形成されている。この
下部電極１１は、誘電体層１３との当接面を除いて両面
にクロム層１４が形成された銅製であり、第１薄膜配線
層６に接続している。上部電極１２は、誘電体層１３と
の当接面の反対側の面にクロム層１４が形成された銅製
であり、第３薄膜配線層８に接続している。なお、クロ
ム層１４は、下部電極１１及び上部電極１２とシート３
ａ及びシート３ｂとの密着性を高めるためのものであ
る。
部電極１１と、上部電極１２と、両電極１１，１２間に
配置された五酸化タンタルからなる誘電体層１３とから
主に構成されている。下部電極１１は、第２薄膜配線層
７の一部であり、シート３ａ上に形成されている。この
下部電極１１は、誘電体層１３との当接面を除いて両面
にクロム層１４が形成された銅製であり、第１薄膜配線
層６に接続している。上部電極１２は、誘電体層１３と
の当接面の反対側の面にクロム層１４が形成された銅製
であり、第３薄膜配線層８に接続している。なお、クロ
ム層１４は、下部電極１１及び上部電極１２とシート３
ａ及びシート３ｂとの密着性を高めるためのものであ
る。
【００１３】次に、多層回路基板１の製造方法を説明す
る。まず、セラミック基板２を用意する。セラミック基
板２は、複数枚（本実施例では３枚）のセラミックグリ
ーンシートから形成される。セラミックグリーンシート
には、スルーホール５ａ，５ｂを形成するための貫通孔
を形成した後に、上述の導体材料からなるペーストをス
クリーン印刷法により所定の内部配線層５パターンに印
刷する。また、貫通孔にも同様のペーストを充填する。
次に、セラミックグリーンシートを所定の順に積層して
積層体を形成し、これを適当な温度で焼成する。これに
より、内部配線層５を含むセラミック基板２が得られ
る。
る。まず、セラミック基板２を用意する。セラミック基
板２は、複数枚（本実施例では３枚）のセラミックグリ
ーンシートから形成される。セラミックグリーンシート
には、スルーホール５ａ，５ｂを形成するための貫通孔
を形成した後に、上述の導体材料からなるペーストをス
クリーン印刷法により所定の内部配線層５パターンに印
刷する。また、貫通孔にも同様のペーストを充填する。
次に、セラミックグリーンシートを所定の順に積層して
積層体を形成し、これを適当な温度で焼成する。これに
より、内部配線層５を含むセラミック基板２が得られ
る。
【００１４】次に、セラミック基板２上に有機物絶縁層
３を形成する。ここでは、まず、セラミック基板２の上
面に蒸着、スパッタリング等の薄膜法によりクロム層及
び銅層をこの順に形成する。続いて、感光性レジストの
塗布、現像及びエッチングの一連の処理を施して、所望
のパターンの第１薄膜配線層６を形成する。次に、第１
薄膜配線層６が形成されたセラミック基板２上に感光性
ポリイミド等の感光性樹脂ペーストをスピンコート法に
より塗布し、ベーク、露光、現像及びベークの一連の処
理を施す。これを、さらに約４００℃に設定された窒素
雰囲気の炉内で焼成し、シート３ａの第１層３０（図
２）を形成する。さらに、第１層３０上に、感光性樹脂
ペーストをスピンコート法により塗布し、ベーク、露
光、現像及びベークの一連の処理を施す。これを同様の
炉内で焼成すると、シート３ａの第２層３１（図２）が
形成される。これにより、セラミック基板２上にシート
３ａが形成される。このシート３ａは、スピンコート法
により塗布された感光性樹脂ペーストからなるため表面
粗さが０．０２〜０．０５μｍの範囲にあり、表面が平
滑である。このようなシート３ａの製造工程では、第１
薄膜配線層６と第２薄膜配線層７との接続を確保するた
めに、第１層３０には直径３００μｍ程度のスルーホー
ルを、第２層３１には直径２００μｍ程度のスルーホー
ルを形成する。
３を形成する。ここでは、まず、セラミック基板２の上
面に蒸着、スパッタリング等の薄膜法によりクロム層及
び銅層をこの順に形成する。続いて、感光性レジストの
塗布、現像及びエッチングの一連の処理を施して、所望
のパターンの第１薄膜配線層６を形成する。次に、第１
薄膜配線層６が形成されたセラミック基板２上に感光性
ポリイミド等の感光性樹脂ペーストをスピンコート法に
より塗布し、ベーク、露光、現像及びベークの一連の処
理を施す。これを、さらに約４００℃に設定された窒素
雰囲気の炉内で焼成し、シート３ａの第１層３０（図
２）を形成する。さらに、第１層３０上に、感光性樹脂
ペーストをスピンコート法により塗布し、ベーク、露
光、現像及びベークの一連の処理を施す。これを同様の
炉内で焼成すると、シート３ａの第２層３１（図２）が
形成される。これにより、セラミック基板２上にシート
３ａが形成される。このシート３ａは、スピンコート法
により塗布された感光性樹脂ペーストからなるため表面
粗さが０．０２〜０．０５μｍの範囲にあり、表面が平
滑である。このようなシート３ａの製造工程では、第１
薄膜配線層６と第２薄膜配線層７との接続を確保するた
めに、第１層３０には直径３００μｍ程度のスルーホー
ルを、第２層３１には直径２００μｍ程度のスルーホー
ルを形成する。
【００１５】次に、シート３ａ上に厚み０．１μｍのク
ロム薄膜層と厚み約２μｍの銅薄膜層とをスパッタリン
グ法によりこの順に成膜し、これに感光性レジスト塗
布、現像及びエッチングの一連の処理を施して、第２薄
膜配線層７及び下部電極１１を形成する。ここで、下部
電極１１は、表面が平滑なシート３ａ上に形成されるた
めに、膜厚が均一になる。
ロム薄膜層と厚み約２μｍの銅薄膜層とをスパッタリン
グ法によりこの順に成膜し、これに感光性レジスト塗
布、現像及びエッチングの一連の処理を施して、第２薄
膜配線層７及び下部電極１１を形成する。ここで、下部
電極１１は、表面が平滑なシート３ａ上に形成されるた
めに、膜厚が均一になる。
【００１６】次に、シート３ａ上にスパッタリング法に
より厚み約０．１μｍの五酸化タンタル層を形成する。
続いて、五酸化タンタル層上に感光性レジスト膜を形成
し、イオンミリングにより下部電極１１上の五酸化タン
タル層を除いて五酸化タンタル層をエッチングする。こ
れにより、下部電極１１上に誘電体層１３が形成され
る。
より厚み約０．１μｍの五酸化タンタル層を形成する。
続いて、五酸化タンタル層上に感光性レジスト膜を形成
し、イオンミリングにより下部電極１１上の五酸化タン
タル層を除いて五酸化タンタル層をエッチングする。こ
れにより、下部電極１１上に誘電体層１３が形成され
る。
【００１７】次に、スパッタリング法により、厚み約２
μｍの銅薄膜層及び厚み０．１μｍのクロム薄膜層をこ
の順に成膜する。そして、誘電体層１３上の成膜層を感
光性レジスト膜により保護し、他の成膜層をフェリシア
ン化カリウム系のエッチング液と過硫酸アンモニウム系
のエッチング液とをこの順に用いて除去する。これによ
り、誘電体層１３上に上部電極１２が形成され、コンデ
ンサ部４が形成される。
μｍの銅薄膜層及び厚み０．１μｍのクロム薄膜層をこ
の順に成膜する。そして、誘電体層１３上の成膜層を感
光性レジスト膜により保護し、他の成膜層をフェリシア
ン化カリウム系のエッチング液と過硫酸アンモニウム系
のエッチング液とをこの順に用いて除去する。これによ
り、誘電体層１３上に上部電極１２が形成され、コンデ
ンサ部４が形成される。
【００１８】有機物絶縁層３のシート３ｂ，３ｃ、第３
薄膜配線層８及び第４薄膜配線層９は、上述の方法と同
様の方法で形成される。薄膜抵抗部１０は、スパッタリ
ング法により厚み約０．１μｍのタンタル−シリコン薄
膜を第３薄膜配線層８上に成膜すると形成される。第４
薄膜配線層９上には、無電解メッキ法によりニッケルメ
ッキ層と金メッキ層とをこの順に形成する。これによ
り、半導体素子が表面実装可能な多層回路基板１が完成
する。
薄膜配線層８及び第４薄膜配線層９は、上述の方法と同
様の方法で形成される。薄膜抵抗部１０は、スパッタリ
ング法により厚み約０．１μｍのタンタル−シリコン薄
膜を第３薄膜配線層８上に成膜すると形成される。第４
薄膜配線層９上には、無電解メッキ法によりニッケルメ
ッキ層と金メッキ層とをこの順に形成する。これによ
り、半導体素子が表面実装可能な多層回路基板１が完成
する。
【００１９】本実施例では、コンデンサ部４の下部電極
１１が均一に形成されているため、コンデンサ部４の容
量を所望の値に設定しやすい。また、下部電極１１の厚
みが均一なために誘電体層１３の厚み（電極間距離）が
０．０１〜１．０μｍと小さく設定できるので、コンデ
ンサ部４は、電極面積を小さくしても必要な容量に設定
しやすい。
１１が均一に形成されているため、コンデンサ部４の容
量を所望の値に設定しやすい。また、下部電極１１の厚
みが均一なために誘電体層１３の厚み（電極間距離）が
０．０１〜１．０μｍと小さく設定できるので、コンデ
ンサ部４は、電極面積を小さくしても必要な容量に設定
しやすい。
【００２０】〔他の実施例〕 （ａ） 前記実施例ではコンデンサ部４を有機物絶縁層
３内に設けたが、コンデンサ部４を有機物絶縁層３の最
上面に設けた場合も本発明を同様に実施できる。 （ｂ） 前記実施例ではコンデンサ部４の下部電極１１
及び上部電極１２を両端に有機物絶縁層との密着性を高
めるためのクロム薄膜層を有する銅薄膜層により形成し
たが、これらの電極１１，１２は、他の材料を用いて形
成してもよい。たとえば、アルミニウム、タングステ
ン、ニッケル、ニッケル−クロム等の金属の単層もしく
は多層の薄膜導体層としてもよい。また、コンデンサ部
４の誘電体層１３に五酸化タンタルを用いたが、五酸化
タンタルに代えて比誘電率の大きいバリウム、鉛、ジル
コニウム、チタン及びタングステン等から選んだ少なく
とも２種類の元素からなる複合酸化物を成分として含む
誘電体材料を用いてもよい。
３内に設けたが、コンデンサ部４を有機物絶縁層３の最
上面に設けた場合も本発明を同様に実施できる。 （ｂ） 前記実施例ではコンデンサ部４の下部電極１１
及び上部電極１２を両端に有機物絶縁層との密着性を高
めるためのクロム薄膜層を有する銅薄膜層により形成し
たが、これらの電極１１，１２は、他の材料を用いて形
成してもよい。たとえば、アルミニウム、タングステ
ン、ニッケル、ニッケル−クロム等の金属の単層もしく
は多層の薄膜導体層としてもよい。また、コンデンサ部
４の誘電体層１３に五酸化タンタルを用いたが、五酸化
タンタルに代えて比誘電率の大きいバリウム、鉛、ジル
コニウム、チタン及びタングステン等から選んだ少なく
とも２種類の元素からなる複合酸化物を成分として含む
誘電体材料を用いてもよい。
【００２１】
【発明の効果】本発明に係る回路基板では、表面が平滑
な有機物絶縁層上にコンデンサ部のコンデンサ電極が形
成されているので、コンデンサ部の容量精度が高い。ま
たコンデンサ電極は、有機物絶縁層との当接面にクロ
ム、アルミニウム、タングステン、ニッケルまたはニッ
ケル−クロムの少なくとも１種から成る金属薄膜層を介
在させているので、有機物絶縁層との密着性が高い。
な有機物絶縁層上にコンデンサ部のコンデンサ電極が形
成されているので、コンデンサ部の容量精度が高い。ま
たコンデンサ電極は、有機物絶縁層との当接面にクロ
ム、アルミニウム、タングステン、ニッケルまたはニッ
ケル−クロムの少なくとも１種から成る金属薄膜層を介
在させているので、有機物絶縁層との密着性が高い。
【図１】本発明の一実施例としての多層回路基板の縦断
面図。
面図。
【図２】図１の拡大部分図。
１ 多層回路基板 ２ セラミック基板 ３ 有機物絶縁層 ３ａ シート ４ コンデンサ部 １１ 下部電極
Claims (1)
- 【請求項１】絶縁基板と、該 絶縁基板上に形成された有機物絶縁層と、 該有機物絶縁層上に薄膜法により形成され、前記有機物
絶縁層との当接面にクロム、アルミニウム、タングステ
ン、ニッケルまたはニッケル−クロムの少なくとも１種
から成る金属薄膜層を介在させたコンデンサ電極を有す
るコンデンサ部と、 を備えた回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291298A JP2749489B2 (ja) | 1992-10-29 | 1992-10-29 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291298A JP2749489B2 (ja) | 1992-10-29 | 1992-10-29 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140737A JPH06140737A (ja) | 1994-05-20 |
| JP2749489B2 true JP2749489B2 (ja) | 1998-05-13 |
Family
ID=17767081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4291298A Expired - Fee Related JP2749489B2 (ja) | 1992-10-29 | 1992-10-29 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749489B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926359A (en) | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| US20010013660A1 (en) | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| JP4599488B2 (ja) * | 1999-07-02 | 2010-12-15 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| JP2003101222A (ja) * | 2001-09-21 | 2003-04-04 | Sony Corp | 薄膜回路基板装置及びその製造方法 |
| US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
| US8791006B2 (en) | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
| SG189780A1 (en) * | 2009-11-19 | 2013-05-31 | Stats Chippac Ltd | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206687A (ja) * | 1988-02-15 | 1989-08-18 | Mitsumi Electric Co Ltd | 電子回路基板 |
| US5027253A (en) * | 1990-04-09 | 1991-06-25 | Ibm Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
-
1992
- 1992-10-29 JP JP4291298A patent/JP2749489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06140737A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562812B1 (ko) | 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| US5172304A (en) | Capacitor-containing wiring board and method of manufacturing the same | |
| CN115943470A (zh) | 薄膜电容器及具备其的电子电路基板 | |
| US5046236A (en) | Method of fabricating ceramic electronic component of multilayered type | |
| JP2749489B2 (ja) | 回路基板 | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| US5700338A (en) | Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component | |
| JP2006287138A (ja) | 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法 | |
| CN110349925B (zh) | 一种叠层封装基板及其制备方法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| JP3152098B2 (ja) | セラミック積層電子部品の製造方法 | |
| JPH0363237B2 (ja) | ||
| JP2707717B2 (ja) | 混成集積回路 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JPH01120802A (ja) | 抵抗内蔵電子部品の製造方法 | |
| JPH10135077A (ja) | 薄膜キャパシタ | |
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| JPH07142288A (ja) | 積層薄膜コンデンサの製造方法 | |
| JPH08148795A (ja) | 薄膜回路基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH11233942A (ja) | セラミック多層基板及びその製造方法 | |
| JPH0677616A (ja) | セラミック配線基板 | |
| JPH0555751A (ja) | 薄膜多層回路基板 | |
| JPH06181369A (ja) | 半導体装置用回路基板及びその製造方法 | |
| JPH1098269A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |