JPH08148795A - 薄膜回路基板 - Google Patents
薄膜回路基板Info
- Publication number
- JPH08148795A JPH08148795A JP6284954A JP28495494A JPH08148795A JP H08148795 A JPH08148795 A JP H08148795A JP 6284954 A JP6284954 A JP 6284954A JP 28495494 A JP28495494 A JP 28495494A JP H08148795 A JPH08148795 A JP H08148795A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- circuit board
- film circuit
- capacitor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 低コストで、少ない工程で得られるＭＩＭ型
薄膜キャパシタを内蔵する薄膜回路基板の提供。 【構成】 薄膜キャパシタを内蔵する薄膜回路基板にお
いて、前記薄膜キャパシタの誘電体層４を、前記薄膜キ
ャパシタの電極３、５外に拡げて、下部金属パターン３
と上部金属パターン５間を導通接続する部分を除いて、
前記薄膜回路基板全体に被覆する。
薄膜キャパシタを内蔵する薄膜回路基板の提供。 【構成】 薄膜キャパシタを内蔵する薄膜回路基板にお
いて、前記薄膜キャパシタの誘電体層４を、前記薄膜キ
ャパシタの電極３、５外に拡げて、下部金属パターン３
と上部金属パターン５間を導通接続する部分を除いて、
前記薄膜回路基板全体に被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜回路基板に関し、
特に、ＭＩＭ型薄膜キャパシタを内蔵した薄膜回路基板
に関する。
特に、ＭＩＭ型薄膜キャパシタを内蔵した薄膜回路基板
に関する。
【０００２】
【従来の技術】近年、薄膜回路基板の発展は目覚まし
く、特に、ＭＩＭ型薄膜キャパシタを内蔵するものが増
加している。
く、特に、ＭＩＭ型薄膜キャパシタを内蔵するものが増
加している。
【０００３】そして、薄膜回路基板にＭＩＭ型薄膜キャ
パシタを内蔵させる場合に、従来技術では、特性の良好
なＭＩＭ型薄膜キャパシタを得るために、ＭＩＭ型薄膜
キャパシタの電極や配線を形成する基板表面の粗さを小
さくする目的で、基板表面にガラスペーストを印刷し焼
成してガラスコーティングしている。
パシタを内蔵させる場合に、従来技術では、特性の良好
なＭＩＭ型薄膜キャパシタを得るために、ＭＩＭ型薄膜
キャパシタの電極や配線を形成する基板表面の粗さを小
さくする目的で、基板表面にガラスペーストを印刷し焼
成してガラスコーティングしている。
【０００４】しかし、前記のガラスコーティングのまま
では、ガラスコーティング上に電極を形成し、この電極
上に誘電体層を形成し、この状態で誘電体層をエッチン
グでパターニングする場合、ガラスコーティングが、誘
電体材料のエッチング液、例えば、フッ化水素溶液等
に、曝されて腐食し、ガラスコーティングされている基
板表面が荒れ、それ以後の工程で基板表面のガラスコー
ティング上に電極・配線パターンを形成する際に、不良
が発生し易くなる。
では、ガラスコーティング上に電極を形成し、この電極
上に誘電体層を形成し、この状態で誘電体層をエッチン
グでパターニングする場合、ガラスコーティングが、誘
電体材料のエッチング液、例えば、フッ化水素溶液等
に、曝されて腐食し、ガラスコーティングされている基
板表面が荒れ、それ以後の工程で基板表面のガラスコー
ティング上に電極・配線パターンを形成する際に、不良
が発生し易くなる。
【０００５】上記の不良発生を防止するために、従来技
術では、前記ガラスコーティング上に、更に、難エッチ
ング材料をコーティングしている。
術では、前記ガラスコーティング上に、更に、難エッチ
ング材料をコーティングしている。
【０００６】以下に、ＭＩＭ型薄膜キャパシタを形成し
た薄膜回路基板の従来例を、図３に基づいて説明する。
た薄膜回路基板の従来例を、図３に基づいて説明する。
【０００７】図３に示すように、薄膜回路基板にＭＩＭ
型薄膜キャパシタを形成する従来例では、先ずセラミッ
クス基板１３上にガラスペーストを印刷し焼成してガラ
スコーティング層１４を形成する。
型薄膜キャパシタを形成する従来例では、先ずセラミッ
クス基板１３上にガラスペーストを印刷し焼成してガラ
スコーティング層１４を形成する。
【０００８】前記ガラスコーティング層１４上に、スパ
ッタリング法によりタンタル膜を形成し、これを熱酸化
法で酸化して、５酸化タンタル層１５を形成する。この
５酸化タンタル層１５が、前記の難エッチング材料によ
るコーティング層になる。
ッタリング法によりタンタル膜を形成し、これを熱酸化
法で酸化して、５酸化タンタル層１５を形成する。この
５酸化タンタル層１５が、前記の難エッチング材料によ
るコーティング層になる。
【０００９】前記５酸化タンタル層１５上に、スパッタ
リング法によってＡｕ・ＮｉＣｒ層を形成し、フォトリ
ソグラフィによって、エッチングして下部電極１６を形
成する。
リング法によってＡｕ・ＮｉＣｒ層を形成し、フォトリ
ソグラフィによって、エッチングして下部電極１６を形
成する。
【００１０】前記下部電極１６上に、ＣＶＤ法によっ
て、窒化シリコンを製膜し、フォトリソグラフィによっ
て、エッチングして、誘電体層１７をパターニングする
と共に、前記下部電極１６を上部配線１８に導通接続す
る穴を形成する。この際に、エッチング液として、窒化
シリコンを溶解すると共にガラスコーティング層１４も
溶解させるフッ化水素溶液等が使用されるが、ガラスコ
ーティング層１４上に形成された５酸化タンタル層１５
が、難エッチング材料のコーティング層として存在する
ので、基板表面の平滑度が維持される。
て、窒化シリコンを製膜し、フォトリソグラフィによっ
て、エッチングして、誘電体層１７をパターニングする
と共に、前記下部電極１６を上部配線１８に導通接続す
る穴を形成する。この際に、エッチング液として、窒化
シリコンを溶解すると共にガラスコーティング層１４も
溶解させるフッ化水素溶液等が使用されるが、ガラスコ
ーティング層１４上に形成された５酸化タンタル層１５
が、難エッチング材料のコーティング層として存在する
ので、基板表面の平滑度が維持される。
【００１１】前記誘電体層１７上に、スパッタリング法
によって、Ｃｕ／Ｃｒを製膜し、前記の穴によって、前
記下部電極１６と上部配線１８とを導通接続し、フォト
リソグラフィによって、エッチングして、上部電極・配
線１８のパターンを形成した後、無電解メッキ法によっ
て、Ａｕ／Ｎｉを製膜して、上部電極・配線１８を形成
し、セラミックス基板１３上にＭＩＭ型薄膜キャパシタ
を形成する。
によって、Ｃｕ／Ｃｒを製膜し、前記の穴によって、前
記下部電極１６と上部配線１８とを導通接続し、フォト
リソグラフィによって、エッチングして、上部電極・配
線１８のパターンを形成した後、無電解メッキ法によっ
て、Ａｕ／Ｎｉを製膜して、上部電極・配線１８を形成
し、セラミックス基板１３上にＭＩＭ型薄膜キャパシタ
を形成する。
【００１２】
【発明が解決しようとする課題】しかし、上記の従来例
の構成では、難エッチング層を形成するための材料と装
置と工程とが必要であり、薄膜回路基板が高価になり、
且つ、工程が長くなるという問題点がある。
の構成では、難エッチング層を形成するための材料と装
置と工程とが必要であり、薄膜回路基板が高価になり、
且つ、工程が長くなるという問題点がある。
【００１３】本発明は、上記の問題点を解決し、低コス
トで、少ない工程で得られるＭＩＭ型薄膜キャパシタを
内蔵する薄膜回路基板を提供することを課題とする。
トで、少ない工程で得られるＭＩＭ型薄膜キャパシタを
内蔵する薄膜回路基板を提供することを課題とする。
【００１４】
【課題を解決するための手段】本願第１発明の薄膜回路
基板は、上記の課題を解決するために、薄膜キャパシタ
を内蔵する薄膜回路基板において、前記薄膜キャパシタ
の誘電体層を、前記薄膜キャパシタの電極外に拡げて、
下部金属パターンと上部金属パターン間を導通接続する
部分を除いて、前記薄膜回路基板全体に被覆することを
特徴とする。
基板は、上記の課題を解決するために、薄膜キャパシタ
を内蔵する薄膜回路基板において、前記薄膜キャパシタ
の誘電体層を、前記薄膜キャパシタの電極外に拡げて、
下部金属パターンと上部金属パターン間を導通接続する
部分を除いて、前記薄膜回路基板全体に被覆することを
特徴とする。
【００１５】本願第２発明の薄膜回路基板は、上記の課
題を解決するために、本願第１発明の薄膜回路基板にお
いて、薄膜キャパシタの電極外に拡がる誘電体層が、前
記薄膜回路基板に内蔵されている抵抗体、又は／及び、
コイルを形成する金属薄膜を被覆していることを特徴と
する。
題を解決するために、本願第１発明の薄膜回路基板にお
いて、薄膜キャパシタの電極外に拡がる誘電体層が、前
記薄膜回路基板に内蔵されている抵抗体、又は／及び、
コイルを形成する金属薄膜を被覆していることを特徴と
する。
【００１６】
【作用】本願第１発明の薄膜回路基板は、薄膜キャパシ
タを内蔵する薄膜回路基板において、前記薄膜キャパシ
タの誘電体層を、前記薄膜キャパシタの電極外に拡げ
て、下部金属パターンと上部金属パターン間を導通接続
する部分を除いて、前記薄膜回路基板全体に被覆してい
るので、前記誘電体層を、フォトリソグラフィによっ
て、エッチングしパターニングする際に、前記誘電体層
は、下部金属パターンと上部金属パターン間を導通接続
する部分を除いて、エッチング液に触れることが無いの
で、その滑らかさを維持し、結果的に、従来技術の難エ
ッチング層の形成が不要になる。
タを内蔵する薄膜回路基板において、前記薄膜キャパシ
タの誘電体層を、前記薄膜キャパシタの電極外に拡げ
て、下部金属パターンと上部金属パターン間を導通接続
する部分を除いて、前記薄膜回路基板全体に被覆してい
るので、前記誘電体層を、フォトリソグラフィによっ
て、エッチングしパターニングする際に、前記誘電体層
は、下部金属パターンと上部金属パターン間を導通接続
する部分を除いて、エッチング液に触れることが無いの
で、その滑らかさを維持し、結果的に、従来技術の難エ
ッチング層の形成が不要になる。
【００１７】本願第２発明の薄膜回路基板は、本願第１
発明の薄膜回路基板の作用に加えて、薄膜キャパシタの
電極外に拡がる誘電体層が、前記薄膜回路基板に内蔵さ
れている抵抗体、又は／及び、コイルを形成する金属薄
膜を被覆するので、抵抗体、又は／及び、コイルを形成
する金属薄膜が、後工程で使用される種々の液に接触す
ることが無く、高精度の抵抗体やコイルを薄膜回路基板
に内蔵させることができる。
発明の薄膜回路基板の作用に加えて、薄膜キャパシタの
電極外に拡がる誘電体層が、前記薄膜回路基板に内蔵さ
れている抵抗体、又は／及び、コイルを形成する金属薄
膜を被覆するので、抵抗体、又は／及び、コイルを形成
する金属薄膜が、後工程で使用される種々の液に接触す
ることが無く、高精度の抵抗体やコイルを薄膜回路基板
に内蔵させることができる。
【００１８】
【実施例】本発明の第１実施例を、図１に基づいて説明
する。
する。
【００１９】図１において、１は、厚みが０．６３５ｍ
ｍの９６％アルミナ基板である。
ｍの９６％アルミナ基板である。
【００２０】２は、ガラス層で、アルミナ基板１上にガ
ラスペーストを印刷し焼成してガラスコーティングして
いる。成分はＳｉ０2 を主成分とし、厚みは約４０μｍ
である。
ラスペーストを印刷し焼成してガラスコーティングして
いる。成分はＳｉ０2 を主成分とし、厚みは約４０μｍ
である。
【００２１】３は、下部電極で、スパッタリング法によ
りＡｕ（４０００Å）／ＮｉＣｒ（１０００Å）を製膜
し、フォトリソグラフィにより、エッチングして１×
１．５ｍｍの面積を持つ下部電極３を形成する。
りＡｕ（４０００Å）／ＮｉＣｒ（１０００Å）を製膜
し、フォトリソグラフィにより、エッチングして１×
１．５ｍｍの面積を持つ下部電極３を形成する。
【００２２】４は、ＭＩＭ型薄膜キャパシタの誘電体層
で、ＣＶＤ法により誘電体材料ＳｉＮ（４０００Å）を
薄膜回路基板の全面に製膜し、フォトリソグラフィによ
り、エッチングして、下部金属パターンである下部電極
３を上部金属パターンである上部配線５に導通接続する
部分（大きさは５０×１００μｍ以上）のみを、エッチ
ングで除去する。
で、ＣＶＤ法により誘電体材料ＳｉＮ（４０００Å）を
薄膜回路基板の全面に製膜し、フォトリソグラフィによ
り、エッチングして、下部金属パターンである下部電極
３を上部金属パターンである上部配線５に導通接続する
部分（大きさは５０×１００μｍ以上）のみを、エッチ
ングで除去する。
【００２３】５は、上部電極・配線で、スパッタリング
法によりＣｕ（４μｍ）／Ｃｒ（５００Å）を製膜し、
フォトリソグラフィにより、エッチングして１×０．６
５ｍｍの面積を持つ上部電極５および配線パターン５を
形成した後、無電解メッキ法によりＡｕ（１μｍ）／Ｎ
ｉ（１μｍ）を製膜する。
法によりＣｕ（４μｍ）／Ｃｒ（５００Å）を製膜し、
フォトリソグラフィにより、エッチングして１×０．６
５ｍｍの面積を持つ上部電極５および配線パターン５を
形成した後、無電解メッキ法によりＡｕ（１μｍ）／Ｎ
ｉ（１μｍ）を製膜する。
【００２４】このようにして得られたＭＩＭ型薄膜キャ
パシタの容量は１００ｐＦ±１０％であった。
パシタの容量は１００ｐＦ±１０％であった。
【００２５】本実施例によれば、誘電体層４をエッチン
グしてパターニングする際に、基板の表面がエッチング
液に接触することが無いので、従来技術の難エッチング
層が不要になる。
グしてパターニングする際に、基板の表面がエッチング
液に接触することが無いので、従来技術の難エッチング
層が不要になる。
【００２６】次に、本発明の第２実施例を、図２に基づ
いて説明する。
いて説明する。
【００２７】図２において、６は、厚みが０．６３５ｍ
ｍの９６％アルミナ基板である。
ｍの９６％アルミナ基板である。
【００２８】７は、ガラス層で、アルミナ基板６上にガ
ラスペーストを印刷し焼成してガラスコーティングして
いる。成分はＳｉ０2 を主成分とし、厚みは約４０μｍ
である。
ラスペーストを印刷し焼成してガラスコーティングして
いる。成分はＳｉ０2 を主成分とし、厚みは約４０μｍ
である。
【００２９】次いで、スパッタリング法により、下部電
極８と抵抗体９とを形成すべきＡｕ（４０００Å）／Ｎ
ｉＣｒ（１０００Å）膜を製膜し、下部電極８を、フォ
トリソグラフィにより、エッチング形成し、抵抗体９
を、その部分のＡｕ膜をエッチング除去することによ
り、ＮｉＣｒ（Ｎｉ：Ｃｒ＝８０：２０ｗｔ％）抵抗体
９に形成する。
極８と抵抗体９とを形成すべきＡｕ（４０００Å）／Ｎ
ｉＣｒ（１０００Å）膜を製膜し、下部電極８を、フォ
トリソグラフィにより、エッチング形成し、抵抗体９
を、その部分のＡｕ膜をエッチング除去することによ
り、ＮｉＣｒ（Ｎｉ：Ｃｒ＝８０：２０ｗｔ％）抵抗体
９に形成する。
【００３０】１０は、ＭＩＭ型薄膜キャパシタの誘電体
層を、ＭＩＭ型薄膜キャパシタの下部電極８の外に拡げ
たもので、下部金属パターンであるＭＩＭ型薄膜キャパ
シタの下部電極８と後述の抵抗体９の両端の電極８、８
と、上部金属パターンである後述の上部配線１１、１
１、１１間を導通接続する部分を除いて、薄膜回路基板
全体を被覆する。これらを形成するには、ＣＶＤ法によ
り誘電体材料ＳｉＮ（４０００Å）を薄膜回路基板の全
面に製膜し、フォトリソグラフィにより、エッチングし
て下部金属パターンの一部を、即ち、ＭＩＭ型薄膜キャ
パシタの下部電極８と抵抗体９の両端の下部電極８との
一部を、上部金属パターン、即ち、上部配線１１と導通
接続するために、エッチング除去する。
層を、ＭＩＭ型薄膜キャパシタの下部電極８の外に拡げ
たもので、下部金属パターンであるＭＩＭ型薄膜キャパ
シタの下部電極８と後述の抵抗体９の両端の電極８、８
と、上部金属パターンである後述の上部配線１１、１
１、１１間を導通接続する部分を除いて、薄膜回路基板
全体を被覆する。これらを形成するには、ＣＶＤ法によ
り誘電体材料ＳｉＮ（４０００Å）を薄膜回路基板の全
面に製膜し、フォトリソグラフィにより、エッチングし
て下部金属パターンの一部を、即ち、ＭＩＭ型薄膜キャ
パシタの下部電極８と抵抗体９の両端の下部電極８との
一部を、上部金属パターン、即ち、上部配線１１と導通
接続するために、エッチング除去する。
【００３１】１１はＭＩＭ型薄膜キャパシタの上部電極
・配線、１２はコイルである。これらを形成するには、
スパッタリング法により、上部電極・配線１１とコイル
１２とを形成すべきＡｕ（４μｍ）／Ｃｒ（５００Å）
膜を製膜し、フォトリソグラフィにより、上部電極１１
とコイル１２とをエッチング形成した後、無電解メッキ
法によりＡｕ（１μｍ）／Ｎｉ（１μｍ）を製膜する。
・配線、１２はコイルである。これらを形成するには、
スパッタリング法により、上部電極・配線１１とコイル
１２とを形成すべきＡｕ（４μｍ）／Ｃｒ（５００Å）
膜を製膜し、フォトリソグラフィにより、上部電極１１
とコイル１２とをエッチング形成した後、無電解メッキ
法によりＡｕ（１μｍ）／Ｎｉ（１μｍ）を製膜する。
【００３２】このようにして得られた抵抗体９の抵抗値
は１ＫΩ±３％であった。
は１ＫΩ±３％であった。
【００３３】本実施例によれば、誘電体層１０をエッチ
ングしてパターニングする際に、基板の表面がエッチン
グ液に接触することが無いので、従来技術の難エッチン
グ層が不要になると共に、抵抗体９を形成する金属薄膜
が、後工程で使用される種々の液に接触することが無
く、高精度の抵抗体９を薄膜回路基板に内蔵させること
ができる。
ングしてパターニングする際に、基板の表面がエッチン
グ液に接触することが無いので、従来技術の難エッチン
グ層が不要になると共に、抵抗体９を形成する金属薄膜
が、後工程で使用される種々の液に接触することが無
く、高精度の抵抗体９を薄膜回路基板に内蔵させること
ができる。
【００３４】尚、本実施例では、コイルを上部金属パタ
ーンに形成したが、本実施例の抵抗体と同様にして、下
部金属パターンに形成すれば、コイル１２を形成する金
属薄膜が、後工程で使用される種々の液に接触すること
が無く、高精度のコイル１２を薄膜回路基板に内蔵させ
ることができる。
ーンに形成したが、本実施例の抵抗体と同様にして、下
部金属パターンに形成すれば、コイル１２を形成する金
属薄膜が、後工程で使用される種々の液に接触すること
が無く、高精度のコイル１２を薄膜回路基板に内蔵させ
ることができる。
【００３５】
【発明の効果】本願第１発明の薄膜回路基板は、薄膜キ
ャパシタの誘電体層を、前記薄膜キャパシタの電極外に
拡げて、下部金属パターンと上部金属パターン間を導通
接続する部分を除いて、前記薄膜回路基板全体に被覆し
ているので、前記誘電体層を、フォトリソグラフィによ
って、エッチングしてパターニングする際に、前記誘電
体層は、下部金属パターンと上部金属パターン間を導通
接続する部分を除いて、エッチング液に触れることが無
いので、その滑らかさを維持し、結果的に、従来技術の
難エッチング層の形成が不要になり、製造コストを約１
０％削減できるという効果を奏する。
ャパシタの誘電体層を、前記薄膜キャパシタの電極外に
拡げて、下部金属パターンと上部金属パターン間を導通
接続する部分を除いて、前記薄膜回路基板全体に被覆し
ているので、前記誘電体層を、フォトリソグラフィによ
って、エッチングしてパターニングする際に、前記誘電
体層は、下部金属パターンと上部金属パターン間を導通
接続する部分を除いて、エッチング液に触れることが無
いので、その滑らかさを維持し、結果的に、従来技術の
難エッチング層の形成が不要になり、製造コストを約１
０％削減できるという効果を奏する。
【００３６】本願第２発明の薄膜回路基板は、本願第１
発明の薄膜回路基板の効果に加えて、薄膜キャパシタの
電極外に拡がる誘電体層が、前記薄膜回路基板に内蔵さ
れている抵抗体、又は／及び、コイルを形成する金属薄
膜を被覆しているので、抵抗体やコイルを形成する金属
薄膜が、後工程で使用される種々の液に接触することが
無く、高精度の抵抗体を薄膜回路基板に内蔵させること
ができるという効果を奏する。
発明の薄膜回路基板の効果に加えて、薄膜キャパシタの
電極外に拡がる誘電体層が、前記薄膜回路基板に内蔵さ
れている抵抗体、又は／及び、コイルを形成する金属薄
膜を被覆しているので、抵抗体やコイルを形成する金属
薄膜が、後工程で使用される種々の液に接触することが
無く、高精度の抵抗体を薄膜回路基板に内蔵させること
ができるという効果を奏する。
【図１】本発明の薄膜回路基板の第１実施例の断面図で
ある。
ある。
【図２】本発明の薄膜回路基板の第２実施例の断面図で
ある。
ある。
【図３】従来例の薄膜回路基板の断面図である。
１、６ アルミナ基板 ２、７ ガラス層 ３、８ 下部電極 ４、１０ 誘電体層 ５、１１ 上部電極・配線 ９ 抵抗体 １２ コイル
Claims (2)
- 【請求項１】 薄膜キャパシタを内蔵する薄膜回路基板
において、前記薄膜キャパシタの誘電体層を、前記薄膜
キャパシタの電極外に拡げて、下部金属パターンと上部
金属パターン間を導通接続する部分を除いて、前記薄膜
回路基板全体に被覆することを特徴とする薄膜回路基
板。 - 【請求項２】 請求項１に記載の薄膜回路基板におい
て、薄膜キャパシタの電極外に拡がる誘電体層が、前記
薄膜回路基板に内蔵されている抵抗体、又は／及び、コ
イルを形成する金属薄膜を被覆していることを特徴とす
る薄膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284954A JPH08148795A (ja) | 1994-11-18 | 1994-11-18 | 薄膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284954A JPH08148795A (ja) | 1994-11-18 | 1994-11-18 | 薄膜回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148795A true JPH08148795A (ja) | 1996-06-07 |
Family
ID=17685235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6284954A Pending JPH08148795A (ja) | 1994-11-18 | 1994-11-18 | 薄膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148795A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311888A (ja) * | 2001-04-18 | 2002-10-25 | Nec Corp | プラズマディスプレイ装置 |
| US6552384B2 (en) * | 2000-07-04 | 2003-04-22 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
-
1994
- 1994-11-18 JP JP6284954A patent/JPH08148795A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552384B2 (en) * | 2000-07-04 | 2003-04-22 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| JP2002311888A (ja) * | 2001-04-18 | 2002-10-25 | Nec Corp | プラズマディスプレイ装置 |
| JP4596673B2 (ja) * | 2001-04-18 | 2010-12-08 | パナソニック株式会社 | プラズマディスプレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| US20030113669A1 (en) | Method of fabricating passive device on printed circuit board | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| US7005722B2 (en) | RC terminator and production method therefor | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| JP2749489B2 (ja) | 回路基板 | |
| JP3255112B2 (ja) | 抵抗内蔵型の配線基板及びその製造方法 | |
| JPS62199043A (ja) | 薄膜回路及びその製造法 | |
| JPH08148795A (ja) | 薄膜回路基板 | |
| JPH09199365A (ja) | 高周波インダクタの製造方法 | |
| JP3759381B2 (ja) | 電子回路基板 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPH10135077A (ja) | 薄膜キャパシタ | |
| JP2002033560A (ja) | 電子回路基板の製造方法 | |
| JP3144596B2 (ja) | 薄膜電子部品及びその製造方法 | |
| JP4328134B2 (ja) | プリント配線基板の製造方法 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH0259634B2 (ja) | ||
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| JP2000299202A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 |