JPH0677616A - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JPH0677616A JPH0677616A JP4230177A JP23017792A JPH0677616A JP H0677616 A JPH0677616 A JP H0677616A JP 4230177 A JP4230177 A JP 4230177A JP 23017792 A JP23017792 A JP 23017792A JP H0677616 A JPH0677616 A JP H0677616A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- vias
- insulating substrate
- thin film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 低コストで、セラミック絶縁基体２の導電性
ビア４と薄膜配線層の配線パターンとの接続不良の防止
を図る。 【構成】 セラミック配線基板は、表面と裏面との間を
貫通する複数の導電性ビア４を有するセラミック絶縁基
体２と、前記ビア４に接続された配線パターンを有しか
つ絶縁基体の表面に形成された薄膜配線層とを備えてい
る。前記ビア４は、セラミック絶縁基体２の表面におい
て放射状に露出している。
ビア４と薄膜配線層の配線パターンとの接続不良の防止
を図る。 【構成】 セラミック配線基板は、表面と裏面との間を
貫通する複数の導電性ビア４を有するセラミック絶縁基
体２と、前記ビア４に接続された配線パターンを有しか
つ絶縁基体の表面に形成された薄膜配線層とを備えてい
る。前記ビア４は、セラミック絶縁基体２の表面におい
て放射状に露出している。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック配線基板、
特に、複数の導電性ビアを有するセラミック絶縁基体
と、その表面に形成された薄膜配線層とを備えたセラミ
ック配線基板に関する。
特に、複数の導電性ビアを有するセラミック絶縁基体
と、その表面に形成された薄膜配線層とを備えたセラミ
ック配線基板に関する。
【０００２】
【従来の技術】従来、セラミック配線基板として、表面
と裏面との間を貫通する複数の導電性ビアを有するセラ
ミック絶縁基体と、前記ビアに接続された配線パターン
を有しかつ絶縁基体の表面に形成された薄膜配線層とを
備えたものが用いられている。セラミック絶縁基体は、
セラミックグリーンシートにビアとなる貫通孔を形成
し、その貫通孔に導電ペーストを充填し、それを高温で
焼成することにより作成される。そして、焼成済みのセ
ラミック絶縁基体上に配線パターンを有する薄膜配線層
が形成される。
と裏面との間を貫通する複数の導電性ビアを有するセラ
ミック絶縁基体と、前記ビアに接続された配線パターン
を有しかつ絶縁基体の表面に形成された薄膜配線層とを
備えたものが用いられている。セラミック絶縁基体は、
セラミックグリーンシートにビアとなる貫通孔を形成
し、その貫通孔に導電ペーストを充填し、それを高温で
焼成することにより作成される。そして、焼成済みのセ
ラミック絶縁基体上に配線パターンを有する薄膜配線層
が形成される。
【０００３】ところで、セラミック絶縁基体は、焼成時
に約１５％程度収縮する。また、その収縮程度は均一で
はなく、±０．３％前後のばらつきが存在する。そこ
で、前記収縮時のばらつきによりセラミック絶縁基体側
のビアと薄膜配線層側の配線パターンとが接続されなく
なるという不具合を防止するため、セラミック絶縁基体
の薄膜配線層側の表面に、ビアに接続された比較的大面
積のメタライズパッドを設ける構成が採用されている。
これにより、セラミック絶縁基体の収縮にばらつきが存
在しても、ビアと配線パターンとの接続不良が防止でき
る。
に約１５％程度収縮する。また、その収縮程度は均一で
はなく、±０．３％前後のばらつきが存在する。そこ
で、前記収縮時のばらつきによりセラミック絶縁基体側
のビアと薄膜配線層側の配線パターンとが接続されなく
なるという不具合を防止するため、セラミック絶縁基体
の薄膜配線層側の表面に、ビアに接続された比較的大面
積のメタライズパッドを設ける構成が採用されている。
これにより、セラミック絶縁基体の収縮にばらつきが存
在しても、ビアと配線パターンとの接続不良が防止でき
る。
【０００４】
【発明が解決しようとする課題】接続用メタライズパッ
ドを設ける前記従来の構成では、セラミック絶縁基体用
のグリーンシートにメタライズパッド用の金属ペースト
を印刷塗布する工程を付加する必要があり、工程数の増
加に基づくコストアップが避けられない。本発明の目的
は、低コストで、セラミック絶縁基体のビアと薄膜配線
層の配線パターンとの接続不良の防止を図ることにあ
る。
ドを設ける前記従来の構成では、セラミック絶縁基体用
のグリーンシートにメタライズパッド用の金属ペースト
を印刷塗布する工程を付加する必要があり、工程数の増
加に基づくコストアップが避けられない。本発明の目的
は、低コストで、セラミック絶縁基体のビアと薄膜配線
層の配線パターンとの接続不良の防止を図ることにあ
る。
【０００５】
【課題を解決するための手段】本発明に係るセラミック
配線基板は、表面と裏面との間を貫通する複数の導電性
ビアを有するセラミック絶縁基体と、前記ビアに接続さ
れた配線パターンを有しかつ絶縁基体の表面に形成され
た薄膜配線層とを備えている。そして、前記ビアは、セ
ラミック絶縁基体の表面において放射状に露出してい
る。
配線基板は、表面と裏面との間を貫通する複数の導電性
ビアを有するセラミック絶縁基体と、前記ビアに接続さ
れた配線パターンを有しかつ絶縁基体の表面に形成され
た薄膜配線層とを備えている。そして、前記ビアは、セ
ラミック絶縁基体の表面において放射状に露出してい
る。
【０００６】
【作用】本発明に係るセラミック配線基板では、ビア
が、セラミック絶縁基体の表面において放射状に露出し
ている。したがって、セラミック絶縁基体が製造時に収
縮しかつその収縮にばらつきが存在しても、ビアが放射
状に露出していることから、ビアと配線パターンとの接
続不良が防止できる。
が、セラミック絶縁基体の表面において放射状に露出し
ている。したがって、セラミック絶縁基体が製造時に収
縮しかつその収縮にばらつきが存在しても、ビアが放射
状に露出していることから、ビアと配線パターンとの接
続不良が防止できる。
【０００７】しかも、ここでは、接続不良防止のための
メタライズパッドを設ける必要がないので、その分の製
造工程を削減でき、製造コストの低減が図れる。
メタライズパッドを設ける必要がないので、その分の製
造工程を削減でき、製造コストの低減が図れる。
【０００８】
【実施例】図１及び図２は、本発明の一実施例としての
セラミック配線基板１を示している。このセラミック配
線基板１は、セラミック製の絶縁基体２と、その上に積
層された樹脂製の薄膜配線層３とから主に構成されてい
る。絶縁基体２は、たとえばアミルナセラミックス、ム
ライトセラミックス、窒化アルミニウムセラミックスま
たは炭化珪素セラミックス等のセラミック材料からな
り、板状である。絶縁基体２の内部には、厚み方向に延
びる多数のビア４が設けられている。ビア４は、絶縁基
体２内に所定のパターンで配置されており、タングステ
ンやモリブデン等の高融点金属からなる。
セラミック配線基板１を示している。このセラミック配
線基板１は、セラミック製の絶縁基体２と、その上に積
層された樹脂製の薄膜配線層３とから主に構成されてい
る。絶縁基体２は、たとえばアミルナセラミックス、ム
ライトセラミックス、窒化アルミニウムセラミックスま
たは炭化珪素セラミックス等のセラミック材料からな
り、板状である。絶縁基体２の内部には、厚み方向に延
びる多数のビア４が設けられている。ビア４は、絶縁基
体２内に所定のパターンで配置されており、タングステ
ンやモリブデン等の高融点金属からなる。
【０００９】薄膜配線層３は、ポリイミド樹脂製であ
り、絶縁基体２上に配置された第１樹脂層５と、第１樹
脂層５上にさらに積層された第２樹脂層６とから主に構
成されている。また、薄膜配線層３は、内部配線７と表
面配線８とを有している。内部配線７は、第１樹脂層５
上に所定のパターンで配置されており、第１樹脂層５に
設けられたスルーホールを通じて、絶縁基体２から露出
するビア４に接続されている。また、表面配線８は、第
２樹脂層６上に所定のパターンで配置されており、第２
樹脂層６に設けられたスルーホールを通じて内部配線７
に接続されている。表面配線８の所定位置には、電子回
路チップ９のバンプ電極１０が接続されている。
り、絶縁基体２上に配置された第１樹脂層５と、第１樹
脂層５上にさらに積層された第２樹脂層６とから主に構
成されている。また、薄膜配線層３は、内部配線７と表
面配線８とを有している。内部配線７は、第１樹脂層５
上に所定のパターンで配置されており、第１樹脂層５に
設けられたスルーホールを通じて、絶縁基体２から露出
するビア４に接続されている。また、表面配線８は、第
２樹脂層６上に所定のパターンで配置されており、第２
樹脂層６に設けられたスルーホールを通じて内部配線７
に接続されている。表面配線８の所定位置には、電子回
路チップ９のバンプ電極１０が接続されている。
【００１０】ビア４は、絶縁基体２の厚み方向に延び、
かつ下端面と上端面とにそれぞれ露出している。絶縁基
体２の下端面には、ビア４に接続された外部メタライズ
パッド１１が形成されている。外部メタライズパッド１
１は、ビア４と同様にタングステン等の高融点金属から
構成されている。各ビア４は、それぞれ１対のビア本体
１２により構成されている。図２に示すように、各ビア
４は、絶縁基体２の中心Ｃを中心として放射状に配置さ
れている。各対のビア本体１２間の間隔Ｗは、０．３〜
０．６ｍｍ程度に設定されている。
かつ下端面と上端面とにそれぞれ露出している。絶縁基
体２の下端面には、ビア４に接続された外部メタライズ
パッド１１が形成されている。外部メタライズパッド１
１は、ビア４と同様にタングステン等の高融点金属から
構成されている。各ビア４は、それぞれ１対のビア本体
１２により構成されている。図２に示すように、各ビア
４は、絶縁基体２の中心Ｃを中心として放射状に配置さ
れている。各対のビア本体１２間の間隔Ｗは、０．３〜
０．６ｍｍ程度に設定されている。
【００１１】次に、上述の実施例の製造方法について説
明する。まず、絶縁基体２を製造する。ここでは、所定
のセラミック原料粉末からなるペーストをドクターブレ
ード法やカレンダーロール法等の周知の方法によりグリ
ーンシートとする。次に、このグリーンシートに、ビア
４用の貫通孔を図２に示すように放射状に形成する。そ
して、その貫通孔内に、タングステンやモリブデン等の
高融点金属粉末からなる金属ペーストを、スクリーン印
刷法や圧入法等を用いて充填する。このとき、絶縁基体
２の下面に外部メタライズパッド１１も形成する。
明する。まず、絶縁基体２を製造する。ここでは、所定
のセラミック原料粉末からなるペーストをドクターブレ
ード法やカレンダーロール法等の周知の方法によりグリ
ーンシートとする。次に、このグリーンシートに、ビア
４用の貫通孔を図２に示すように放射状に形成する。そ
して、その貫通孔内に、タングステンやモリブデン等の
高融点金属粉末からなる金属ペーストを、スクリーン印
刷法や圧入法等を用いて充填する。このとき、絶縁基体
２の下面に外部メタライズパッド１１も形成する。
【００１２】得られたセラミックグリーンシートを還元
雰囲気中約１６００℃で焼成する。この結果得られた絶
縁基体２は、元のセラミックグリーンシートに比べて約
１５％収縮する。また、この収縮程度には、絶縁基体２
の各部間において±０．３％程度のばらつきが存在す
る。次に、例えば、４，４' −ジアミンジフェノールエ
ーテル５０モル％、ジアミノジフェニルスルホン酸５０
モル％、３，３' ，４，４' −ビフェニルテトラカルボ
ン酸二無水物からなるポリマー溶液を、絶縁基体２の上
面にスピンコーティング法により塗布し、約４００℃で
架橋させて半硬化状態とする。そして、半硬化した樹脂
にフォトリソグラフィー法により所定の配置でスルーホ
ールを形成する。その後、樹脂を完全に硬化させ、さら
に所定パターンの配線を周知のスパッタ法を用いて形成
する。この工程を２度繰り返すことにより、薄膜配線層
３が得られる。
雰囲気中約１６００℃で焼成する。この結果得られた絶
縁基体２は、元のセラミックグリーンシートに比べて約
１５％収縮する。また、この収縮程度には、絶縁基体２
の各部間において±０．３％程度のばらつきが存在す
る。次に、例えば、４，４' −ジアミンジフェノールエ
ーテル５０モル％、ジアミノジフェニルスルホン酸５０
モル％、３，３' ，４，４' −ビフェニルテトラカルボ
ン酸二無水物からなるポリマー溶液を、絶縁基体２の上
面にスピンコーティング法により塗布し、約４００℃で
架橋させて半硬化状態とする。そして、半硬化した樹脂
にフォトリソグラフィー法により所定の配置でスルーホ
ールを形成する。その後、樹脂を完全に硬化させ、さら
に所定パターンの配線を周知のスパッタ法を用いて形成
する。この工程を２度繰り返すことにより、薄膜配線層
３が得られる。
【００１３】ここでは、間隔Ｗを隔てた対のビア本体１
２で各ビア４が構成されており、それらが中心Ｃを中心
に放射状に配置されているので、絶縁基体２の焼成時の
収縮程度にばらつきが存在しても、薄膜配線層３の内部
配線７は、確実に所定のビア４に電気的に接続される。
すなわち、絶縁基体２の収縮のばらつきによって生じる
ビア４の配置のばらつきは、中心Ｃを中心に放射方向に
変動するので、１対のビア本体１２のうち少なくとも一
方が確実に内部配線７に電気的に接続され得る。
２で各ビア４が構成されており、それらが中心Ｃを中心
に放射状に配置されているので、絶縁基体２の焼成時の
収縮程度にばらつきが存在しても、薄膜配線層３の内部
配線７は、確実に所定のビア４に電気的に接続される。
すなわち、絶縁基体２の収縮のばらつきによって生じる
ビア４の配置のばらつきは、中心Ｃを中心に放射方向に
変動するので、１対のビア本体１２のうち少なくとも一
方が確実に内部配線７に電気的に接続され得る。
【００１４】〔他の実施例〕 （ａ） ビア４を１対のビア本体１２で構成する前記実
施例に代えて、ビア４を図３及び図４に示すように長円
（または楕円）形に形成してもよい。この場合にも、ビ
ア４は絶縁基体２の中心Ｃを中心に放射状に配置され
る。 （ｂ） 絶縁基体２に複数個の電子回路チップ９を配置
する場合には、図５に示すように、各電子回路チップ９
の配置中心Ｃ１〜Ｃ４を中心としてビア４を放射状に配
置する構成としてもよい。 （ｃ） 電子回路チップ９としてジョセフソン素子を用
いた場合には、ビア４をニオブ等の超電導物質で構成し
てもよい。
施例に代えて、ビア４を図３及び図４に示すように長円
（または楕円）形に形成してもよい。この場合にも、ビ
ア４は絶縁基体２の中心Ｃを中心に放射状に配置され
る。 （ｂ） 絶縁基体２に複数個の電子回路チップ９を配置
する場合には、図５に示すように、各電子回路チップ９
の配置中心Ｃ１〜Ｃ４を中心としてビア４を放射状に配
置する構成としてもよい。 （ｃ） 電子回路チップ９としてジョセフソン素子を用
いた場合には、ビア４をニオブ等の超電導物質で構成し
てもよい。
【００１５】
【発明の効果】本発明に係るセラミック配線基板によれ
ば、ビアが、セラミック絶縁基体の表面において放射状
に露出しているので、低コストでビアと配線パターンと
の接続不良の防止が図れるようになる。
ば、ビアが、セラミック絶縁基体の表面において放射状
に露出しているので、低コストでビアと配線パターンと
の接続不良の防止が図れるようになる。
【図１】本発明の一実施例の縦断面部分図。
【図２】図１のII−II断面図。
【図３】別の実施例の図１に相当する図。
【図４】図３のIV−IV断面図。
【図５】さらに別の実施例の図２に相当する図。
１ セラミック配線基板 ２ 絶縁基体 ３ 薄膜配線層 ４ ビア ７，８ 配線
Claims (1)
- 【請求項１】表面と裏面との間を貫通する複数の導電性
ビアを有するセラミック絶縁基体と、前記ビアに接続さ
れた配線パターンを有しかつ前記絶縁基体の表面に形成
された薄膜配線層とを備えたセラミック配線基板におい
て、 前記ビアが、前記セラミック絶縁基体の表面において放
射状に露出していることを特徴とするセラミック配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230177A JPH0677616A (ja) | 1992-08-28 | 1992-08-28 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230177A JPH0677616A (ja) | 1992-08-28 | 1992-08-28 | セラミック配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677616A true JPH0677616A (ja) | 1994-03-18 |
Family
ID=16903816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230177A Pending JPH0677616A (ja) | 1992-08-28 | 1992-08-28 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198137A (ja) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | 多層配線基板 |
| JP2011249661A (ja) * | 2010-05-28 | 2011-12-08 | Kyocera Corp | インターポーザー及びそれを用いた実装構造体 |
-
1992
- 1992-08-28 JP JP4230177A patent/JPH0677616A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198137A (ja) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | 多層配線基板 |
| JP2011249661A (ja) * | 2010-05-28 | 2011-12-08 | Kyocera Corp | インターポーザー及びそれを用いた実装構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237606A (en) | Method of manufacturing multilayer ceramic board | |
| KR0127264B1 (ko) | 반도체 장치의 제조방법 | |
| US4439813A (en) | Thin film discrete decoupling capacitor | |
| JPH0150119B2 (ja) | ||
| WO1986003337A1 (en) | Process for fabricating dimensionally stable interconnect boards and product produced thereby | |
| US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
| US5292548A (en) | Substrates used in multilayered integrated circuits and multichips | |
| US4562513A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
| JP2749489B2 (ja) | 回路基板 | |
| JPH0677616A (ja) | セラミック配線基板 | |
| JP3071723B2 (ja) | 多層配線基板の製造方法 | |
| JP2551221B2 (ja) | セラミック多層配線基板のスルーホール構造 | |
| JP3934906B2 (ja) | 回路基板 | |
| JPH1093246A (ja) | 多層配線基板 | |
| JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
| JPH0496254A (ja) | 薄膜多層回路基板とその製造方法 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 | |
| KR100476027B1 (ko) | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 | |
| JPH10125820A (ja) | セラミックス回路基板及びその製造方法 | |
| JP2710430B2 (ja) | パターン形成方法 | |
| JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
| JPH1126939A (ja) | 多層配線基板 | |
| JP3633138B2 (ja) | 厚膜多層回路基板およびその製造方法 | |
| JPH0380358B2 (ja) | ||
| JPH0537156A (ja) | 多層回路基板及びその製造方法 |