JPH0433396A - 空気層を有するセラミック多層プリント板 - Google Patents

空気層を有するセラミック多層プリント板

Info

Publication number
JPH0433396A
JPH0433396A JP13857190A JP13857190A JPH0433396A JP H0433396 A JPH0433396 A JP H0433396A JP 13857190 A JP13857190 A JP 13857190A JP 13857190 A JP13857190 A JP 13857190A JP H0433396 A JPH0433396 A JP H0433396A
Authority
JP
Japan
Prior art keywords
air layer
multilayer printed
layer
pads
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13857190A
Other languages
English (en)
Inventor
Yasuhito Takahashi
康仁 高橋
Shigeru Tomizawa
富沢 茂
Sadao Inoue
貞夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13857190A priority Critical patent/JPH0433396A/ja
Publication of JPH0433396A publication Critical patent/JPH0433396A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多層プリント板、より詳しくは、低誘電率にした空気層
を有するセラミック多層プリント板に関し、 空気層を利用して低誘電率としかつ多層配線層で高密度
パターンおよび安定した寸法精度を有する構成の多層プ
リント板を提供することを目的とし、 導体充填のバイアホールを備えたセラミック基体と、該
セラミック基体の両側表面のそれぞれに形成されかつ電
源/アースのライン、信号ライン、接続用パッドおよび
樹脂絶縁膜からなる多層配線層とで一つの中間基板を構
成し、複数の該中間基板を積層し、各中間基板の前記接
続用パッド同士をろう材で接続して該中間基板の間に空
気層を形成しているように構成する。
〔産業上の利用分野] 本発明は、多層プリント板、より詳しくは、低誘電率に
した空気層を有するセラミック多層プリント板に関する
近年のコンピュータシステムの高速化の要求に伴い、特
性インピーダンス、信号遅延時間、高周波特性などの点
から低誘電率の多層プリント板が求められている。
〔従来の技術〕
ガラス布基材エポキシ樹脂プリント配線板では誘電率が
4.0〜4.5であり、もっと誘電率を下げるために、
絶縁層に空気を利用して多層化した空気層を有する樹脂
多層プリント板が提案されている。空気は誘電率が1で
あり、この樹脂多層プリント板では誘電率を2以下とす
ることが出来る。
〔発明が解決しようとする課題] 空気層を有する樹脂多層プリント板は、樹脂基体の銅張
積層板を用いて接続用パッド(バンプ)を形成しておい
て積層するわけであるが、コア材が樹脂の有機材である
ために、配線パターンに寸法変動が発生し易くパターン
密度や寸法精度の向上が図れない。このことは、積層し
て一体化する際に、パッドの位置ずれが生じて接続不良
となる場合を含む。
本発明の目的は、空気層を利用して低誘電率としかつ多
層配線層で高密度パターンおよび安定した寸法精度を有
する構成の多層プリント板を提供することである。
〔課題を解決するための手段〕
上述の目的が、導体充填のバイアホールを備えたセラミ
ック基体と、該セラミック基体の両側表面のそれぞれに
形成されかつ電源/アースのライン、信号ライン、接続
用パッドおよび樹脂絶縁膜からなる多層配線層とで一つ
の中間基板を構成し、複数の該中間基板を積層し、各中
間基板の前記接続用パッド同士をろう材で接続して該中
間基板の間に空気層を形成していることを特徴とする空
気層を有するセラミック多層プリント板によって達成さ
れる。
〔作用〕
積層する中間基板の間に従来の樹脂多層プリント板と同
様に空気層を形成するので、一つの中間基板の信号ライ
ンと隣接する中間基板の信号ラインとが空気で絶縁され
ており、プリント板としての誘電率を2以下とすること
が出来る。そして、中間基板のコア材を導体充填のノ\
イアホールを備えたセラミック基体としたことによって
、その上に形成する配線パターンは製造時及び使用時で
のに寸法変動が非常に小さくかつ精度が高いので、高密
度パターン形成と寸法安定性の向上とが可能となる。
〔実施例〕
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
第1図は、本発明に係る空気層を有するセラミック多層
プリント板の概略断面図であり、2つの中間基板を積層
した場合である。
それぞれの中間基板IAおよびIBは、第1図に示すよ
うに、セラミック基体2A (2B)と、そのセラミッ
ク基体の両側に形成された多層配線層3Aa (3Ab
、3Baおよび3Bb)とで構成される。セラミック基
体2A (2B)は導体(例えば、銅、Au、 Ag、
、Ag−PB 、 W、Mo等)が充填されたバイアホ
ール4A  (4B)を有し、それぞれの多層配線N3
 A a  (3A b、3Baおよび3Bb)は電源
/アースのライン(11,21,31,41)、信号ラ
イン(12,22,32,42)、接続用パッド (1
3,23,33,43)および樹脂絶縁膜 (14,2
4,34,44)からなり、さらにセラミック基体焼成
時の収縮のバラツキなどを考慮したコレクテイフ導体層
(15,25,35,45)および積層時の位置合わせ
用のセルフアライメントパッド(16,26,36,4
6)をも備えている。接続用パッド(13,23,33
,43)およびセルフアライメントパッド(16,26
,36,46)は信号ライン(12,22,32,42
)よりも嵩上げ(盛り上げ)して高くなっており、中間
基板IAおよびIBの間に空気層5が存在するようにな
っている。
本発明に係るプリント板が次のようにして製造される。
なお、セラミック基体2Aおよび多層配線層3Aaの場
合で説明するが、他のセラミック基体および多層配線層
も同様に形成出来る。
先ず、セラミック基体2A(例えば、厚さ1mm)を公
知の製造工程に従って、グリーンシート形成、バイアホ
ールの穴明け(30μm径)、導体(銅粉)の充填、焼
成を経て製造する。
得られたセラミック基体2Aの全面に金属膜(銅、クロ
ム、チタン、金、アルミニウム、銀、モリブデン、タン
グステンなど、厚さ5μm)を真空蒸着、スパッタリン
グ、めっきなどによって成形する。その上にフォトレジ
ストをスピンコード法で塗布し、露光・現像してエツチ
ングマスク膜を形成する。次に、金属膜を選択エツチン
グして所定パターンのコレクティブ導体層15(ランド
では450um径)とする。このフォトレジストを除去
してから次に樹脂絶縁膜14を形成する。
形成した第1の樹脂絶縁膜14の全面にそのコンタクト
ホールを介してコレクティブ導体層15と接触した金属
膜を上述のように形成する。そして、上述したように感
光性のフォトレジストを塗布し、露光・現像してエツチ
ングマスク膜を形成し、続いて金属膜をエツチングして
所定パターン(パターンギャップ30μm、ランド径5
0μm)の電源/アースのライン11とする。
次に、形成した第2の梼脂絶縁膜14の全面にそのコン
タクトホールを介して電源/アースのライン11と接触
した金属膜を同様に形成する。この金属膜の上にフォト
レジストをスピンコード法で塗布し、露光・現像してエ
ツチングマスク膜(図示せず)を形成し、次に、金属膜
をエツチング法などで選択エツチングして所定パターン
(25μm)の信号ライン12とする。そして、エツチ
ングマスク膜を除去する。
この信号ライン12の形成前に、接続用パッド13およ
びセルフアライメントパッド16に相当する部分にもめ
っき法ないしスクリーン印刷法によって金属を嵩上げ(
盛り上げ、高さ10μm、50μm径)で、これらパッ
ド13および16を形成する。これらパッド13および
16の表出面をろう材(半田)とすることが望ましい。
また、これらパッドI3および16の上にろう材を載置
してもよい。
以上のようにして造った中間基板IAおよびIB、更に
はもっと多くの中間基板をセルファライメンドパノド1
6.36が合致するように重ねて、ろう材の溶融温度ま
で加熱しかつ加圧して積層する。その結果として、中間
基板の間に空気層を有するセラミック多層プリント板が
得られる。
〔発明の効果) 以上説明したように、本発明によれば、空気層形成で従
来と同じに誘電率を2以下とすることができ、コア材に
セラミックスを用いるので、樹脂の場合と比べて、多層
配線層で高密度パターンを精度高くかつ安定して形成す
ることができて、さらに、セルフアライメントパッドに
よる高精度位置合わせが可能となる。従って、高密度化
で配線長を短縮することができ、プリント板の性能向上
(モジュールの高速度化)が図れる。
【図面の簡単な説明】
第1図は、本発明に係る空気層を有するセラミック多層
プリント板の概略断面図である。 LA、1 2A、 2 3Aa。 A34 L2 B・・・中間基板 B・・・セラミック基体 3Ab、3Ba、3 B b ・・・多層配線層B・・
・バイアホール 1.31.41・・・電源/アースのライン 12、22. 13、23. 14、24. 16、26、 パッド 5・・・空気層 32.42・・・信号ライン 33.43・・・接続用パッド 34.44・・・樹脂絶縁膜 36.46・・・セルファライメント

Claims (1)

    【特許請求の範囲】
  1. 1.導体充填のバイアホールを備えたセラミック基体と
    、該セラミック基体の両側表面のそれぞれに形成されか
    つ電源/アースのライン、信号ライン、接続用パッドお
    よび樹脂絶縁膜からなる多層配線層とで一つの中間基板
    を構成し、複数の該中間基板を積層し、各中間基板の前
    記接続用パッド同士をろう材で接続して該中間基板の間
    に空気層を形成していることを特徴とする空気層を有す
    るセラミック多層プリント板。
JP13857190A 1990-05-30 1990-05-30 空気層を有するセラミック多層プリント板 Pending JPH0433396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13857190A JPH0433396A (ja) 1990-05-30 1990-05-30 空気層を有するセラミック多層プリント板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13857190A JPH0433396A (ja) 1990-05-30 1990-05-30 空気層を有するセラミック多層プリント板

Publications (1)

Publication Number Publication Date
JPH0433396A true JPH0433396A (ja) 1992-02-04

Family

ID=15225246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13857190A Pending JPH0433396A (ja) 1990-05-30 1990-05-30 空気層を有するセラミック多層プリント板

Country Status (1)

Country Link
JP (1) JPH0433396A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029522A (ja) * 2009-07-29 2011-02-10 Kyocera Corp 多層配線基板
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
CN110349934A (zh) * 2018-04-02 2019-10-18 欣兴电子股份有限公司 线路板、封装结构及其制造方法
US10897823B2 (en) 2018-04-02 2021-01-19 Unimicron Technology Corp. Circuit board, package structure and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029522A (ja) * 2009-07-29 2011-02-10 Kyocera Corp 多層配線基板
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
CN110349934A (zh) * 2018-04-02 2019-10-18 欣兴电子股份有限公司 线路板、封装结构及其制造方法
US10897823B2 (en) 2018-04-02 2021-01-19 Unimicron Technology Corp. Circuit board, package structure and method of manufacturing the same
CN110349934B (zh) * 2018-04-02 2021-08-03 欣兴电子股份有限公司 线路板、封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP2996510B2 (ja) 電子回路基板
JP3732927B2 (ja) 多層配線基板
US6326561B1 (en) Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer
KR100188620B1 (ko) 전자적 패키지
JP5172341B2 (ja) 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法
WO2021004459A1 (zh) 一种埋入式电路板及其制备方法
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
JP2510747B2 (ja) 実装基板
US10863618B2 (en) Composite substrate structure and manufacturing method thereof
US5526564A (en) Method of manufacturing a multilayered printed wiring board
JP2006310421A (ja) 部品内蔵型プリント配線板とその製造方法
JPH0433396A (ja) 空気層を有するセラミック多層プリント板
JP2023134328A (ja) パッケージ基板構造
JPH0227835B2 (ja)
JP2006140513A (ja) セラミック多層基板の製造方法
JPS6116415A (ja) 配線体
JP2000188475A (ja) セラミック多層基板の製造方法
JPH0239878B2 (ja)
JPH06334346A (ja) 厚膜・薄膜混成多層配線基板のパターン形成方法
JP2000349447A (ja) 多層プリント配線板と、その多層プリント配線板の製造方法
JPH0697655A (ja) 無機多層配線基板の設計方法及び製造方法
KR20230134421A (ko) 세라믹 기판의 복합 구조체
JP2001044631A (ja) 多層基板
JPH0537156A (ja) 多層回路基板及びその製造方法
JPH0680878B2 (ja) 集積回路