JP2023134328A - パッケージ基板構造 - Google Patents
パッケージ基板構造 Download PDFInfo
- Publication number
- JP2023134328A JP2023134328A JP2022134224A JP2022134224A JP2023134328A JP 2023134328 A JP2023134328 A JP 2023134328A JP 2022134224 A JP2022134224 A JP 2022134224A JP 2022134224 A JP2022134224 A JP 2022134224A JP 2023134328 A JP2023134328 A JP 2023134328A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer
- multilayer substrate
- package
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 212
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 27
- 238000000034 method Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000010344 co-firing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】将来の高次パッケージ回路基板の高平坦化を達成するパッケージ基板構造を提供する。【解決手段】パッケージ基板構造１０は、複数の誘電体層１０１２及び複数の金属配線層を含んで、対向する第１面１０００と第２面１００２とを有する第１多層基板１００と、対向する第１面１０２０と、第２面１０２２とを有し、第１面１０２０が第１多層基板の第２面１００２上に設けられて、第１多層基板１００と電気的に接続され、第１面１０２０と第１多層基板１００の第２面１００２との間に隙間がなく、第１面１０２０と第２面１０２２とを電気的に接続するための垂直ビアホール１０２４を複数含む支持基板１０２と、を含む。【選択図】図２
Description
本発明は、パッケージ基板の技術分野に関し、特にパッケージ基板構造に関する。
ウエハの微細化技術が持続的に発展するにつれて、将来のウエハの外部の電気的接点の小型化、薄型化が進んでおり、さらに、電気的接点間の距離もますます小さくなっており、このような傾向において、ウエハと接触する回路基板として、ウエハと接触する表面のパッド層と表面の誘電体層との段差を無くすことで、ウエハと接触する回路基板がウエハと完全に密着するときに、パッド層と表面の誘電体層との段差に起因する気泡を除去することに加えて、ウエハと接触する回路基板自体を非常に精密にする必要があり、つまり、ウエハと接触する表面の２つの隣接するパッド層の距離を小さくして、将来のパッケージのニーズを満たすように、回路基板自体を極めて薄くする必要がある。回路基板の機械的支持も非常に平らにして初めて、ウェハパッケージの高い成功率を保証することができ、１枚の２センチ（ｃｅｎｔｉｍｅｔｅｒ，ｃｍ）×２センチのベアウエハ中に、２０，０００個以上の電気的接点を有することが多いが、これらの電気的接点はますます薄くなり（つまり小さくなり）、このベアウエハをあまり平らでない回路基板の表面に貼り付けると、貼り合わせが不良になり、ひいては失敗になる。
従来のプリント基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ，ＰＣＢ）では、上記の２つの要求を満たすことがますます困難となり、回路基板本体が有機物質のＦＲ４などからなり、研削、研磨などの方法により高い平坦度を達成することができない。
従来の良い技術的解決手段は、同時焼成方法で生成されたセラミック基板を回路基板の本体として形成し、図１に示すように、図１には従来技術の同時焼成セラミックの製造工程及びその構造が示されるが、高温同時焼成セラミック（ｈｉｇｈ－ｔｅｍｐｅｒａｔｕｒｅ ｃｏ－ｆｉｒｅｄ ｃｅｒａｍｉｃ，ＨＴＣＣ）過程であれ、低温同時焼成セラミック（ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅ ｃｏ－ｆｉｒｅｄ ｃｅｒａｍｉｃ，ＬＴＣＣ）過程であれ、その焼成の際にセラミック粉末を４～８％の有機バインダと均一に混合して、焼成時にセラミック粉末を互いに結合させることができ（低温同時焼成セラミック過程は高温同時焼成セラミック過程よりも低融点ガラスフリットを３０％～５０％多く加える）、焼成の際（高温同時焼成過程は約１６００℃で、低温同時焼成過程は約８５０～９００℃である）に、これらの有機バインダが気化することで、比較的純粋なセラミック材料を生成するが、焼成後のセラミック基板にボイドや応力が残留し、焼成後のセラミック基板とボイドと変形との共存も不可避となっている。
上記の同時焼成セラミック方法で生成されたセラミック基板を上記に記載のパッケージ基板に適用しようとすると、小面積の同時焼成セラミック基板しか選択することができず、その面積が小さいため、垂直変形も小さく、即ち上記の同時焼成セラミック方法は小さなウエハにしか適用することができない。
したがって、従来のＰＣＢ基板や同時焼成セラミック基板では、将来の高次パッケージ回路基板の高平坦化が要求される場合に、困難に直面している。
本発明は、上記の問題点を解決することができるパッケージ基板構造を提供する。
本発明は、複数の誘電体層及び複数の金属配線層を含んで、対向する第１面と第２面とを有する第１多層基板であって、これらの誘電体層及びこれらの金属配線層が相互に積層され、これらの金属配線層が対応するこれらの誘電体層に個別に埋め込まれるように、これらの誘電体層が相互に接着され、前記第１多層基板の前記第１面に位置する誘電体層はソルダーレジスト層として使用されて、少なくとも１つのパッド層が埋め込まれている第１多層基板と、対向する第１面と第２面とを有する支持基板であって、前記支持基板の前記第１面が前記第１多層基板の前記第２面上に設けられて、前記第１多層基板と電気的に接続され、前記支持基板の前記第１面と前記第１多層基板の前記第２面との間に隙間がなく、結晶成長により生成されたセラミック基板又はガラス基板であり、前記支持基板の前記第１面と前記第２面とを電気的に接続するための垂直ビアホールを複数含み、前記支持基板の第２面には、回路基板又は電子部品と電気的に接続されるように、少なくとも１つの電気的接点が設けられている支持基板と、を含むパッケージ基板構造を提供する。
本発明のパッケージ基板構造において、第１多層基板は、極めて平坦な支持基板に覆われており、支持基板と第１多層基板との間に隙間がない。第１多層基板の厚さの均一性を制御すれば、それ自体が薄い第１多層基板は、表面を非常に平坦にしてウエハとの密着性を高めることができるように、支持基板の平坦性をパッケージ基板構造の表面に忠実に反映させる。
本発明の目的、技術的解決手段及び効果をより明瞭にするために、以下では図面及び実施例を参照しながら本発明をさらに詳細に説明する。本明細書で説明される具体的な実施例は、本発明を解釈するためだけのものであり、本発明の明細書で使用される「実施例」という用語は、実例、例示又は例として役立つことを意味し、本発明を限定するためのものではないことを理解されたい。さらに、本発明の明細書及び添付の特許請求の範囲で使用される冠詞「ａ」及び「ａｎ」は、単数形が特に指定されない限り、又は文脈から明らかに特定されない限り、「１つ又は複数」を意味すると一般的に解釈され得る。また、添付図面において、類似又は同一の構造、機能を持つ要素は、同じ要素番号で示される。
以下、図２～図６を参照して本発明の複数の実施例のパッケージ基板構造を説明する。
図２には、本発明の一実施例に係るパッケージ基板構造１０の断面概略図が示される。パッケージ基板構造１０は、第１多層基板（ｍｕｌｔｉ－ｌａｙｅｒ ｓｕｂｓｔｒａｔｅ）１００及び支持基板１０２を含む。第１多層基板１００は、多層薄膜基板であって対向する第１面１０００と第２面１００２とを有する。本実施例において、支持基板１０２は、結晶成長で生成されたセラミック基板、ガラス基板又は表面が平坦で硬い基板であってもよく、結晶成長で生成されたセラミック基板の材料は、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化アルミニウム（Ａｌｕｍｉｎｕｍ Ｎｉｔｒｉｄｅ，ＡｌＮ）結晶であり、対向する第１面１０２０と第２面１０２２とを有し、複数の垂直ビアホール１０２４を有し、支持基板１０２の第１面１０２０と第２面１０２２とを電気的に接続するように、これらの垂直ビアホール１０２４に充填された導電性物質１０２６（斜線部で示す）を有し、支持基板１０２の第１面１０２０が第１多層基板１００の第２面１００２上に設けられ、第１多層基板１００に電気的に接続され、支持基板１０２の第１面１０２０と第１多層基板１００の第２面１００２との間に隙間がなく、したがって、支持基板１０２は、平坦な表面を提供することができ、さらに第１多層基板１００を表面が平坦な構造にする。支持基板１０２の第２面１０２２には、別の回路基板（図示せず）又は別の電子部品（図示せず）と電気的に接続されるように、少なくとも１つの電気的接点１０２８（図２に示される複数の電気的接点１０２８）が設けられている。
上述したように、支持基板１０２は、結晶成長方法で生成された酸化アルミニウム又は窒化アルミニウム又は他の材料のセラミック材料であってもよく、セラミック基板は、結晶成長方法で生成されたものであるため、ボイド現象がなく、研削、研磨により極めて平坦で硬い表面を形成することができ、同時焼成セラミック基板の欠点を効果的に解決することができる。また、支持基板１０２は、ガラス基板であってもよく、ガラス基板は、極めて平坦で硬い表面を提供することもできる。
本発明において、パッケージ基板構造体１０を形成するように、本体がフレキシブル誘電体（例えば、ポリイミド）等からなる第１多層基板１００を、極めて平坦な支持基板１０２に覆って、支持基板１０２と第１多層基板１００との間に隙間がない。第１多層基板１００の厚さの均一性を制御すれば、それ自体が薄い第１多層基板１００は、表面を非常に平坦にしてウエハとの密着性を高めることができるように、支持基板１０２の平坦性をパッケージ基板構造１０の表面に忠実に反映させる。
図２に示すように、第１多層基板１００は、第１本体１００４、少なくとも１つのパッド層１００６（図２に示される複数のパッド層１００６）、少なくとも１つの電気的接点１００８（図２に示される複数の電気的接点１００８）及び少なくとも１つの内部金属層１０１０（図２に示される複数の内部金属層１０１０）を含む。第１本体１００４の材料は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ，ＰＩ）である。これらのパッド層１００６は、全て第１本体１００４に嵌合（埋設）されて、第１多層基板１００の第１面に位置する。これらの電気的接点１００８は、第１多層基板１００の第２面１００２に形成されている。これらの内部金属層１０１０は、第１本体１００４の内部に設けられる。これらのパッド層１００６の少なくとも１つは、少なくとも１つの内部金属層１０１０を介してこれらの電気的接点１００８の少なくとも１つに電気的に接続される。第１本体１００４は、これらのパッド層１００６が全て嵌合（埋設）される誘電体層１０１２を含み、これらのパッド層１００６の表面及び誘電体層１０１２の表面が共に第１多層基板１００の第１面１０００を形成する。なお、本実施例において、これらのパッド層１００６は誘電体層１０１２内に完全に埋設され、別の実施例において、これらのパッド層１００６の一部が誘電体層１０１２内に埋設される。
第１多層基板１００の層数は、２層～２０層であってもよい。誘電体層１０１２の厚さは、５μｍ（ｍｉｃｒｏｍｅｔｅｒ，μｍ）～２０μｍであり、その材料がポリイミド等の有機誘電体材料であってもよい。これらのパッド層１００６の高さ、これらの内部金属層１０１０の厚さ、及びこれらの電気的接点１００８の高さは、１μｍ～１０μｍであり、これらの内部金属層１０１０の線幅は、２μｍ～１００μｍである。なお、これらの内部金属層１０１０の厚さを全面金属層の形式で電源層又はグランド層とすることができる。これらの内部金属層１０１０のビア（ｖｉａ）サイズは、２μｍ～５０μｍである。
ベアウエハ（図示せず）の電気的接点をパッケージ基板構造１０における多層基板１００の第１面１０００のこれらのパッド層１００６に接触させる実施形態は、アライメント機構及び超音波溶接によって達成することができるが、これらに限定されるものではない。
パッケージ基板構造１０上にパッケージを完成したベアウエハは、発熱部のベアウエハが密封されていないため、熱が容易に放出され、ベアウエハの裏面に銅線、金属フィン又はヒートパイプを接続して放熱を強化すると、最適な熱伝達機能を達成することができ、熱伝達性能は機能がますます強くなるウエハにおいても重要となっている。
図３には、図２のパッケージ基板構造１０における支持基板１０２の詳細断面図が示され、支持基板１０２は、第２本体１０３０と、これらの垂直ビアホール１０２４と、導電性物質１０２６と、これらの電気的接点１０２８とを含む。第２本体１０３０の材料は、酸化アルミニウム（Ａｌ２Ｏ３）である。これらの垂直ビアホール１０２４は、支持基板１０２の第１面１０２０と支持基板１０２の第２面１０２２とを連通するように第２本体１０３０を貫通しており、レーザ（Ｌａｓｅｒ）又はエッチングにより形成されてもよい。これらの導電性物質１０２６は、これらの垂直ビアホール１０２４内に充填されて、その材料が銅であり、これらの垂直ビアホール１０２４内の導電性物質１０２６が、第１多層基板１００のこれらの電気的接点１００８及びそれ自体が第２面１０２２に位置するこれらの電気的接点１０２８にそれぞれ上下に接触しており、導電性物質１０２６は、これらの垂直ビアホール１０２４内に銅線を挿入するか、又はこれらの垂直ビアホール１０２４内に液体銅を注入することにより形成されてもよい。
図４Ａ～４Ｃには、本発明の一実施例に係る多層基板を製造する工程図が示される。
図４Ａにおいて、図２における支持基板１０２であるキャリア板４００が示され、キャリア板４００上に第１誘電体層４０２が形成されている。図４Ｂにおいて、第１誘電体層４０２上に金属配線層４０４が形成され、金属配線層４０４をパターニングした後、これらの金属配線層４０４上に第２誘電体層４０６が形成されて、第２誘電体層４０６にビアホール４０８が形成される。図４Ｃにおいて、第２誘電体層４０６上に別の金属配線層４１０が形成され、別の金属配線層４１０をパターニングした後、別の金属配線層４１０上に別の第２誘電体層４１２と別のビアホール４１４とが形成されて、別のビアホール４１４の表面から金属を充填してパッド層４１６とし、以下同様であり、図２に示される第１多層基板１００が形成される。
本実施例において、第１誘電体層４０２、第２誘電体層４０６及び別の第２誘電体層４１２をスピンコート法（ｓｐｉｎ ｃｏａｔｉｎｇ）により形成した後、乾燥して硬化させる。また、金属配線層の製造は、銅（Ｃｕ）を真空スパッタリングすることにより、金属配線層４０４及び別の金属配線層４１０を形成し、次いでフォトリソグラフィ、現像、エッチング等の工程を経て配線を製造する。金属層間のビアホール４０８及び別のビアホール４１４は、第２誘電体層４０６及び別の第２誘電体層４１２にレーザにより穿孔して、さらに銅をメッキ法で充填して形成することができる。
以上のように、図４Ｃにおいて、第１誘電体層４０２、金属配線層４０４、第２誘電体層４０６、ビアホール４０８、別の金属配線層４１０、別の第２誘電体層４１２、別のビアホール４１４及びパッド層４１６により形成された構造は、図２の第１多層基板１００であり、図２に示すように、第１多層基板１００は、少なくとも１つの誘電体層１０１２と、誘電体層１０１２に全て形成される少なくとも１つのパッド層１００６であって、パッド層１００６と誘電体層１０１２の上面との間に段差がないようにする少なくとも１つのパッド層１００６とを含む。このパッケージ基板構造１０のパッド層１００６とウエハ（図示せず）の電気的接点とが接触すると、第１多層基板１００の第１面１０００とウエハの電気的接点の表面との間に隙間がなくても、ウエハとパッケージ基板構造１０との間に気泡が発生することはない。
図４Ｃに示される形成された構造は、図２の第１多層基板１００であるので、図４Ｃから分かるように、図２の第１多層基板１００は、複数の誘電体層と複数の金属配線層とを含み、これらの誘電体層とこれらの金属配線層とは交互に積層され、これらの誘電体層は互いに接着されており、これらの金属配線層は、対応するこれらの誘電体層に個別に埋め込まれており、第１多層基板１００の第１面１０００に位置する誘電体層１０１２は、ソルダーレジスト層として使用されて、少なくとも１つのパッド層１００６が埋め込まれている。
図５Ａ～５Ｃには、図２で製造された第１多層基板１００の第１面上のパッド層１００６と誘電体層１０１２との間に段差がない状態を示す工程図が示される。
図５Ａにおいて、表面の平坦性に優れたシリコンウエハをキャリア板５００として提供し、キャリア板５００上にソルダーレジスト層５０２をコートで形成し、次いでエッチング、メッキ又はフォトリソグラフィ等の方法により、ソルダーレジスト層５０２の表面に少なくとも１つのパッド層５０４を順次形成する。
図５Ｂにおいて、ソルダーレジスト層５０２及び少なくとも１つのパッド層５０４上には、少なくとも１つのパッド層５０４及びソルダーレジスト層５０２を覆う誘電体層５０６が形成されており、より具体的には、少なくとも１つのパッド層５０４が誘電体層５０６（図５Ｃ参照）に完全に埋め込まれており、誘電体層５０６を形成した後、さらに多層基板の設計に応じて、後続の製造工程を経て多層基板全体を完成することができる。
図５Ｃにおいて、ソルダーレジスト層５０２と誘電体層５０６とを分離して、少なくとも１つのパッド層５０４の上面と誘電体層５０６の上面との段差のない多層基板を得るように、誘電体層５０６と誘電体層５０６に埋め込まれた少なくとも１つのパッド層５０４とを反転させる。
本実施例では、多層基板（誘電体層５０６及び少なくとも１つのパッド層５０４を含む）をソルダーレジスト層５０２の表面から分離する方法は、犠牲層プロセス又はキャリア表面接着強度弱化法などであってもよい。
図６には、本発明の別の実施例のパッケージ基板構造６０の断面概略図が示され、パッケージ基板構造６０は、第１多層基板６００、支持基板６０２及び第２多層基板６０４を含む。第１多層基板６００は、多層薄膜基板であって対向する第１面６０００と第２面６００２とを有する。本実施例において、支持基板６０２は、結晶成長で生成されたセラミック基板、ガラス基板又は表面が平坦で硬い基板であってもよく、結晶成長で生成されたセラミック基板の材料は、酸化アルミニウム又は窒化アルミニウム結晶であり、対向する第１面６０２０と第２面６０２２とを有し、複数の垂直ビアホール６０２４を有し、支持基板６０２の第１面６０２０と第２面６０２２とを電気的に接続するように、これらの垂直ビアホール６０２４に充填された導電性物質６０２６（斜線部で示す）を有し、支持基板６０２の第１面６０２０が第１多層基板６００の第２面６００２上に設けられて、第１多層基板６００に電気的に接続され、支持基板６０２の第１面６０２０と第１多層基板６００の第２面６００２との間に隙間がない。支持基板６０２の第２面６０２２に第２多層基板６０４が電気的に接続され、第２多層基板６０４は回路基板（図示せず）又は電子部品（図示せず）と電気的に接続するためのものであり、つまり、支持基板６０２の第２面６０２２には、第２多層基板６０４と電気的に接続されるように、少なくとも１つの電気的接点６０２８が設けられる。
パッケージ基板構造６０の第１多層基板６００及び支持基板６０２は、それぞれ図２の第１パッケージ基板構造１０の第１多層基板１００及び支持基板１０２と同じであり、第２多層基板６０４の実施形態は、上記図２、図４Ａ～図４Ｃ及び図５Ａ～図５Ｃの関連説明を参照することができ、ここではその説明を省略する。
図６に示すように、第１多層基板６００と第２多層基板６０４とは、支持基板６０２とそれぞれ電気的に接続され、第１多層基板６００と支持基板６０２との間に隙間がなく、第２多層基板６０４と支持基板６０２との間に隙間がなく、第１多層基板６００と第２多層基板６０４との水平引張力がほぼ等しい。第１多層基板６００と第２多層基板６０４との支持基板６０２に対する水平引張力を等しくすることにより、支持基板６０２の変形を最小限に抑えることにより、優れた平坦性を維持することができる。
一実施例において、第１多層基板６００と第２多層基板６０４との構造を調整することにより、第１多層基板６００の誘電体層の合計厚さを、第２多層基板６０４の誘電体層の合計厚さとほぼ等しくし、第１多層基板６００の金属配線層の合計厚さを、第２多層基板６０４の金属配線層の合計厚さとほぼ等しくすることにより、パッケージ基板構造６０が略対称な構造を有して、構造の強度を高めることができる。
ベアウエハ（図示せず）の電気的接点をパッケージ基板構造６０における第１多層基板６００の第１面６０００のパッド層に接触させる実施形態は、図２のパッケージ基板構造１０と同様であり、その技術的効果もパッケージ基板構造１０と同様である。
従来の同時焼成セラミックを材料とするセラミック基板に比べて、本発明は、将来の高次パッケージのニーズに適応するために、ボイドがなく、優れた平坦度を有することに加えて、本発明の導線は、第１多層基板６００及び第２多層基板６０４で、有機ポリイミドを誘電体として使用することを例に、その誘電率が約３であり、従来の同時焼成セラミックアルミナの９．４又は他のセラミック材料の誘電率よりも非常に低い。明らかに、本発明のパッケージ基板構造は、従来の同時焼成セラミック基板やＰＣＢのＦＲ４に比べて、いずれも高周波信号の減衰が少ないという利点を有しており、これも将来の半導体の発展傾向に合致している。
本発明の各パッケージ基板構造上のベアウエハは、単一のベアウエハであってもよいし、複数以上のベアウエハであってもよく、ベアウエハの種類は、ロジックウエハ、メモリ、イメージセンサウエハなどの様々な半導体であってもよい。また、様々な受動素子、様々なセンサ、様々なアンテナ、様々な電子素子回路を同一のパッケージ基板構造に接続して高効率の電子システム全体を形成することもできる。
本発明を好ましい実施例により上記の通りに説明したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の精神及び範囲から逸脱しない限り、様々な変更や修正を加えることができ、したがって、本発明の保護範囲は、添付の特許請求の範囲で指定したものを基準とする。
１０、６０ パッケージ基板構造
１００、６００ 第１多層基板
１０２、６０２ 支持基板
４００、５００ キャリア板
４０２ 第１誘電体層
４０４ 金属配線層
４０６ 第２誘電体層
４０８ ビアホール
４１０ 別の金属配線層
４１２ 別の第２誘電体層
４１４ 別のビアホール
４１６、５０４ パッド層
５０２ ソルダーレジスト層
５０６、１０１２ 誘電体層
６０４ 第２多層基板
１０００、１０２０、６０００、６０２０ 第１面
１００２、１０２２、６００２、６０２２ 第２面
１００４ 第１本体
１００６ パッド層
１００８、１０２８、６０２８ 電気的接点
１０１０ 内部金属層
１０２４、６０２４ 垂直ビアホール
１０２６、６０２６ 導電性物質
１０３０ 第２本体
１００、６００ 第１多層基板
１０２、６０２ 支持基板
４００、５００ キャリア板
４０２ 第１誘電体層
４０４ 金属配線層
４０６ 第２誘電体層
４０８ ビアホール
４１０ 別の金属配線層
４１２ 別の第２誘電体層
４１４ 別のビアホール
４１６、５０４ パッド層
５０２ ソルダーレジスト層
５０６、１０１２ 誘電体層
６０４ 第２多層基板
１０００、１０２０、６０００、６０２０ 第１面
１００２、１０２２、６００２、６０２２ 第２面
１００４ 第１本体
１００６ パッド層
１００８、１０２８、６０２８ 電気的接点
１０１０ 内部金属層
１０２４、６０２４ 垂直ビアホール
１０２６、６０２６ 導電性物質
１０３０ 第２本体
Claims (9)
- 複数の誘電体層及び複数の金属配線層を含んで、対向する第１面と第２面とを有する第１多層基板であって、前記複数の誘電体層及び前記複数の金属配線層が相互に積層され、前記複数の金属配線層が対応する前記複数の誘電体層に個別に埋め込まれるように、前記複数の誘電体層が相互に接着され、前記第１多層基板の前記第１面に位置する誘電体層はソルダーレジスト層として使用されて、少なくとも１つのパッド層が埋め込まれている前記第１多層基板と、
対向する第１面と第２面とを有する支持基板であって、前記支持基板の前記第１面が前記第１多層基板の前記第２面上に設けられて、前記第１多層基板と電気的に接続され、前記支持基板の前記第１面と前記第１多層基板の前記第２面との間に隙間がなく、結晶成長により生成されたセラミック基板又はガラス基板であり、前記支持基板の前記第１面と前記第２面とを電気的に接続するための垂直ビアホールを複数含み、前記支持基板の第２面には、回路基板又は電子部品と電気的に接続されるように、少なくとも１つの電気的接点が設けられている前記支持基板と、を含む、
パッケージ基板構造。 - 第２多層基板をさらに含み、前記第２多層基板に電気的に接続されるように、前記支持基板の前記第２面に少なくとも１つの電気的接点が設けられ、前記第２多層基板が回路基板又は電子部品を電気的に接続するためのものである、請求項１に記載のパッケージ基板構造。
- 前記支持基板は前記結晶成長により生成されたセラミック基板であり、前記結晶成長により生成されたセラミック基板の材料が酸化アルミニウム又は窒化アルミニウム結晶であり得る、請求項１に記載のパッケージ基板構造。
- 電気的に接続を完成するように、ベアウエハの少なくとも１つの電気的接点と、前記第１多層基板の前記第１面の前記少なくとも１つのパッド層とを接触させる、請求項１に記載のパッケージ基板構造。
- 前記支持基板の前記第２面と前記第２多層基板との間に隙間がなく、前記第１多層基板と前記第２多層基板との前記支持基板に対する水平引張力がほぼ等しい、請求項２に記載のパッケージ基板構造。
- 電気的に接続を完成するように、ベアウエハの少なくとも１つの電気的接点と、前記第１多層基板の前記第１面の前記少なくとも１つのパッド層とを接触させる、請求項２に記載のパッケージ基板構造。
- 前記少なくとも１つのパッド層が、前記第１多層基板の前記第１面の誘電体層に完全に埋め込まれているか、又は部分的に埋め込まれており、前記少なくとも１つのパッド層と前記第１多層基板の前記第１面の誘電体層との間に段差がない、請求項１に記載のパッケージ基板構造。
- 前記第１多層基板における前記複数の誘電体層の材料がポリイミドである、請求項１に記載のパッケージ基板構造。
- 前記第１多層基板は、前記複数の誘電体層に位置して前記複数の金属配線層を接続するためのビアホールを複数さらに含む、請求項１に記載のパッケージ基板構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111109272A TWI806490B (zh) | 2022-03-14 | 2022-03-14 | 封裝基板結構 |
| TW111109272 | 2022-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023134328A true JP2023134328A (ja) | 2023-09-27 |
Family
ID=87803182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022134224A Pending JP2023134328A (ja) | 2022-03-14 | 2022-08-25 | パッケージ基板構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230317587A1 (ja) |
| JP (1) | JP2023134328A (ja) |
| KR (1) | KR20230134440A (ja) |
| CN (1) | CN116798982A (ja) |
| TW (1) | TWI806490B (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI337059B (en) * | 2007-06-22 | 2011-02-01 | Princo Corp | Multi-layer substrate and manufacture method thereof |
| TWI546911B (zh) * | 2012-12-17 | 2016-08-21 | 巨擘科技股份有限公司 | 封裝結構及封裝方法 |
| US11488898B2 (en) * | 2020-04-27 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump joint structure with distortion and method forming same |
| KR20210155696A (ko) * | 2020-06-16 | 2021-12-23 | 삼성전자주식회사 | 인터포저 및 이를 포함하는 반도체 패키지 |
-
2022
- 2022-03-14 TW TW111109272A patent/TWI806490B/zh active
- 2022-06-10 CN CN202210656526.XA patent/CN116798982A/zh active Pending
- 2022-08-25 JP JP2022134224A patent/JP2023134328A/ja active Pending
-
2023
- 2023-03-01 US US18/115,865 patent/US20230317587A1/en active Pending
- 2023-03-08 KR KR1020230030349A patent/KR20230134440A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20230317587A1 (en) | 2023-10-05 |
| TWI806490B (zh) | 2023-06-21 |
| KR20230134440A (ko) | 2023-09-21 |
| TW202336963A (zh) | 2023-09-16 |
| CN116798982A (zh) | 2023-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| JP4023076B2 (ja) | 表裏導通基板及びその製造方法 | |
| KR100188620B1 (ko) | 전자적 패키지 | |
| KR101053419B1 (ko) | 다층 배선 회로 모듈 및 그 제조 방법 | |
| JP2013098526A (ja) | ビアホール中間層が埋め込まれたパッケージ基板及びその製造方法 | |
| US6323435B1 (en) | Low-impedance high-density deposited-on-laminate structures having reduced stress | |
| KR20140086375A (ko) | 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머 | |
| JP3910379B2 (ja) | ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 | |
| US6440641B1 (en) | Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
| JP4407702B2 (ja) | 表裏導通基板の製造方法および表裏導電基板 | |
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| JP2023134328A (ja) | パッケージ基板構造 | |
| WO2018098648A1 (zh) | 集成电路封装方法以及集成封装电路 | |
| US8125074B2 (en) | Laminated substrate for an integrated circuit BGA package and printed circuit boards | |
| TWI817388B (zh) | 陶瓷基板複合結構 | |
| TWI758756B (zh) | 封裝載板及其製作方法 | |
| JPH0677649A (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| CN111463187B (zh) | 基于系统级封装的柔性装置及其制造方法 | |
| JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
| TW202322327A (zh) | 晶片封裝結構及其製作方法 | |
| TW202406086A (zh) | 實現晶片互連的封裝結構及其製作方法 | |
| KR20100126991A (ko) | 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법 | |
| JP2022133442A (ja) | パッケージング基板及びこれを含む半導体装置 | |
| CN117751448A (zh) | 复合基板及其制备方法、电子设备 | |
| KR20010072144A (ko) | 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조를 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240405 |