KR20010072144A - 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조를 형성하는 방법 - Google Patents

감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조를 형성하는 방법 Download PDF

Info

Publication number
KR20010072144A
KR20010072144A KR1020017001337A KR20017001337A KR20010072144A KR 20010072144 A KR20010072144 A KR 20010072144A KR 1020017001337 A KR1020017001337 A KR 1020017001337A KR 20017001337 A KR20017001337 A KR 20017001337A KR 20010072144 A KR20010072144 A KR 20010072144A
Authority
KR
South Korea
Prior art keywords
forming
laminated
junction
conductive
build
Prior art date
Application number
KR1020017001337A
Other languages
English (en)
Inventor
얀 아이. 스트랜드버그
데이비드 제이. 차쟌
마이클 피. 스키너
Original Assignee
씨. 스코트 클리크
클리크 앤드 소파 홀딩스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/127,580 external-priority patent/US6165892A/en
Priority claimed from US09/127,579 external-priority patent/US6203967B1/en
Priority claimed from US09/172,178 external-priority patent/US6440641B1/en
Priority claimed from US09/191,594 external-priority patent/US6262579B1/en
Application filed by 씨. 스코트 클리크, 클리크 앤드 소파 홀딩스 인코포레이티드 filed Critical 씨. 스코트 클리크
Publication of KR20010072144A publication Critical patent/KR20010072144A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 적층 인쇄회로기판상에 존재하는 금속화를 감소시키는 감소된 응력 특징을 가지는 저임피던스 고밀도로 증착된 적층(DONL) 구조를 형성하는 방법에 관한 것이다. 이 방식으로, 일반적으로 구조의 열적 주기동안 존재하는 적층물질에 인접하게 배치된 유전물질상에 가해지는 단위 면적당 힘이 감소된다.

Description

감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층 구조를 형성하는 방법 {METHOD FOR FORMING LOW-IMPEDANCE HIGH-DENSITY DEPOSITED-ON-LAMINATE STRUCTURES HAVING REDUCED STRESS}
반도체 산업에서는 계속해서 더욱 복잡하고 더욱 높은 밀도를 가지는 집적회로를 생산하고 있다. 이 집적회로 중 일부는 더욱 복잡해져서 회로 칩상의 입력/출력 패드의 수가 증가되는 결과를 가져온다. 동시에, 칩의 밀도 증가로 인해 입력/출력 패드의 피치가 감소한다. 이 2가지 추세의 결합으로 인해 외측과 연결되고 칩들을 다른 집적회로 디바이스에 상호접속시키는, 패키지에 칩들을 접속시키기 위해 필요한 커넥터 핀의 배선 밀도가 상당히 증가되었다.
하나 이상의 집적회로와 해당 구성요소를 상호접속하는 여러 기술들이 개발되었다. 상기 기술 중 하나는 집적회로가 쿼드 플랫 패키지(quad flat package)(QFP)와 같은 표면 실장 디바이스에서 패키징되는 동안 널리 사용된 대표적인 인쇄배선기판(PWB)에 기초한다. PWB 기술은 일반적으로 구리와 구성 블록으로서 절연된 유전물질의 보조적층부를 사용하여 요구되는 상호접속 구조를 형성한다. PWB 기술로 보조적층부 상에 구리 도전패턴을 형성하는 공정은 일반적으로 구리층위에 포토레지스트 건식막을 형성하고, 패터닝하며 상기 포토레지스트를 현상하여 적절한 마스크를 형성하며 선택적으로 원하지 않는 구리를 에칭함으로써, 원하는 패턴화된 도전층을 남기는 단계를 포함한다.
PWB 기술에서 사용되는 기판은 효율성을 제공하는 대형 패널로 제조되어 제조 비용을 낮출 수 있다. 이 기술에서 일반적으로 사용되는 상호접속 방법은 비교적 우수한 성능 특성을 갖는데, 이는 구리 및 저유전상수(예를 들어, 4.0 이하) 때문이다. 그러나, 인쇄배선기판 분야는 패드 밀도 및 패드 카운트에 관한 반도체 제조의 발전에 뒤처져있다. 따라서, 반도체 제조와 상호접속 인쇄배선기판 제조 사이에는 제조 능력의 차가 있다.
일부 응용에서는, 2개 이상의 적층부가 함께 적층되어 최종 구조를 형성한다. 기계적으로 드릴링된 후에 도금된 스루홀을 통해서 적층된 층 사이에 상호접속부가 제공될 수 있다. 상기 드릴링 공정은 비교적 느리고 많은 비용이 필요하며 대형 기판공간이 필요할 수도 있다. 상호접속 패드의 수가 증가함에 따라, 증가된 수의 신호층이 종종 사용되어 상호접속 구조를 형성한다. 이러한 제한으로 인해, 통상적인 인쇄배선기판 기술은 고밀도의 집적회로 패키징 및 보조기판 제조시 일부응용을 위해 다수의 금속층(예를 들어, 8개의 층 이상)이 필요하다. 이러한 정황으로 상당수의 층들의 사용은 비용을 증가시키고 전기적 성능을 감소시킨다. 또한, 패드의 크기는 이러한 기술로는 제공된 임의의 층상에서 배선 밀도를 제한한다. 따라서, PWB 기술은 일부 응용에서 사용될 수 있지만, 다른 응용에서 요구되는 접속 밀도를 제공할 수는 없다.
PWB 기술의 상호접속 밀도를 향상시키기 위해서, 다중층 빌드-업이라는 개선된 인쇄배선기판 기술이 개발되었다. 이 기술에 있어서 통상적인 인쇄배선기판 코어는 시작점이다. 표준 드릴링 및 도금 기술은 코어내에 도금된 스루홀을 형성한다. 기본 코어로부터 이 빌드-업 방법은 많은 변형을 가진다. 일반적으로 대략 50 미크론 두께의 유전층은 통상적으로 제조된 인쇄배선기판의 상부 및 하부 주표면 모두에 적층된다. 레이저 제거, 포토마스크/플라즈마 에칭, 또는 다른 공지된 방법에 의해 빌드-업 층에 비아들이 형성된다. 다음으로 무전극 시드(seeding) 단계가 상부 및 하부면 모두를 금속화하는 패널 도금 단계 이전에 행해진다. 다음으로 마스킹 및 습식에칭 단계를 통해 적층된 유전층 위에 원하는 도전 패턴이 형성된다.
이 기술은 표준 PWB 기술하에서 빌드-업 층이 없이 밀도에 대한 상당한 개선점을 제공하지만, 상기 빌드-업 기판은 개발중인 고밀도 패키징 및 보조 기판 요건을 충족시키기 위해서 다중층이 필요하다. 따라서 이 기술은 여전히 제한된 조건을 가진다.
고밀도 상호접속 응용을 패키징하는데 사용되는 다른 통상적인 방법은 코파이어 세라믹 기판을 사용하며 일반적으로 다중층 세라믹 또는 MLC 기술이라고 한다. 기본적으로, MLC 기술은 세라믹 혼합물을 시트로 롤링하고, 시트를 건조하고, 비아를 드릴링하며, 세라믹 표면상의 경로 패턴을 나타내는 금속 패이스트로 이루어진 롤링된 시트를 스크린하며, 모든 층을 함께 스태킹하고 적층한 후에, 고온(예를 들어, 850℃ 이상)으로 코파이어링하여 원하는 상호접속을 달성하는 단계를 포함한다.
MLC 구성은 고밀도 및 고신뢰성 제품에 포괄적으로 사용되며 고밀도 상호접속 패키지의 견고함은 비용에 대한 중요성보다 우선한다. 세라믹에서 밀봉부를 형성할 수 있는 능력은 통상적인 인쇄배선기판 기술에 허용되지 않는 환경을 견딜 수 있는 능력을 향상시킨다. 이 기술은 고밀도 패키징 응용(예를 들어, 1000 패드 이상)에 대해 가능하지만, 높은 비용이 요구된다. 또한, 신호 전파 시간과 같은 성능 특성은 세라믹 물질의 상대적으로 고유전상수(예를 들어, 5.0에서 9.0 사이)에 의해 영향을 받는다. MLC 기술은 PWB 기술보다 높은 접속 밀도를 제공하지만, 현재의 몇몇 고밀도 상호접속 응용에 요구되는 접속 밀도를 제공할 수는 없다.
제 3의 방법으로써, 고밀도 상호접속 및 패키징 산업은 박막 증착 기술을 이용하여 이러한 고밀도 상호접속 응용을 처리하도록 바뀌었다. 이것은 종종 증착된 적층 또는 광범위하게 D/L 기술 및 다중칩 모듈 환경에서의 MCM-D 또는 MCM 증착 기술이라고 한다. 일부 응용에서, 상기 D/L 기술은 전술한 적층된 인쇄배선기판과 같은 대형 기판위에 박막 도전경로를 형성하고 패터닝하는 단계를 포함한다. 상기 대형 기판은 40 센티미터×40 센티미터 이상의 표면적을 가질 수 있으며, 이에 의해 생산 비용이 낮아진다.
D/L 기술은 고밀도 및 저비용 상호접속 요건을 충족시키는 시작점으로서 인쇄배선기판상에 빌드 업 다중층을 사용하거나 사용하지 않고, 저비용 인쇄배선기판 구조의 결합을 이용한다. 통상적인 대형 인쇄배선기판 기술 및 개선된 박막 증착 기술에서의 이 결합은 이전에 논의된 PWB 및 MLC 기술과 비교하여 상당한 경제적 이점 및 밀도의 향상을 나타낸다.
D/L 기술의 중요한 한가지 특징은 인쇄배선기판의 일 측면에서만 박막 공정을 이용하여 고밀도 상호접속 기판을 형성한다는 것이다. 고밀도 상호접속부는 교대로 절연 및 도전층을 증착함으로써 형성된다. 이러한 여러 증착층의 총 두께는 통상적인 단일 빌드 업 층의 두께보다 작다. 이것은 기판의 휨을 방지하기 위해 상부 및 하부 상에 빌드 업 층의 균형을 맞출 필요성을 배제시킨다.
D/L 공정은 우선 인쇄배선기판의 상부면 상에 절연 유전물질층을 형성하고, 유전층 위에 도전물질을 증착하며, 도전물질에 회로 패턴을 형성한 후에, 절연층 및 도전층을 증착하는 단계를 포함한다. 이렇게 형성된 여러 층은 습식 화학 에칭, 노광 및 현상 또는 레이저 제거등의 공지된 다양한 기술을 이용하여 구현된 비아를 통해서 접속된다. 이 방법에서 3차원의 증착된 적층 구조는 고밀도 상호접속 패턴이 작은 물리적 영역에서 제조될 수 있게 하여 달성된다.
D/L 기술의 분명한 이점에도 불구하고, 상부에 증착된 박막층이 적절하게 실행되지 않으면 결함 모드 및 성능 제한의 결과를 초래할 수 있는 잠재적인 문제점이 있다. 인쇄배선기판 표면상에 증착된 박막층을 수행하는데 있어서의 한 가지중요한 측면은 프로세싱과 운용을 통해서 발생되는 기계적 응력의 제어이다. 이러한 응력을 제어하는 열쇠는 응력의 소스를 이해하고 그것을 최소화하는 방법 및 구조를 제공하는 것이다.
고밀도 상호접속 구조에서의 응력은 다수의 소스로부터 발생된다. 이 소스는 유전물질, 적층물질 및 도전물질, 물리적 처리, 및 인쇄배선기판과 증착된 박막 빌드 업 층 모두에서의 유전물질로 이루어진 중합체에 의해 흡수된 수증기 사이의 열팽창 계수차를 포함한다. 각각의 이러한 응력은 유전물질의 크래킹 및 도전물질의 크래킹 및 갈라짐(delamination)과 같은 결함 소스일 수 있다. 이러한 경우 중 어느 하나에서 개방 및 단락은 완전한 고밀도 상호접속 구조의 기능을 파괴할 수 있다. 물리적 처리와 관련된 응력은 적절한 공정 설계, 운용자 훈련, 및 적절한 장치 설계를 통해서 제거될 수 있다. 그러나, 열적 변화와 관련된 응력은 고밀도 상호접속 구조의 적절한 설계를 통해서 최소화되야 한다.
열적 변화와 관련된 응력은 여러 가지 이유로 인해 발생되지만, 그 결과 응력은 고밀도 상호접속 구조의 금속 도전성 피처와 주위의 유전체 사이의 인터페이스에 축적된다. 충분한 응력이 축적되면, 방해요인이 없더라도, 증착된 박막층을 통해 전파되어 결함을 발생시키는 크랙이 진행된다. 증착시 응력을 감소시키려는 한 가지 시도는 충전재를 유전층에 첨가하는 것을 포함한다. 상기 충전재는 응력이 가해져서 물질이 열적으로 불일치될 때, 유전층의 부서지기 쉬운 성질을 감소시킴으로써 유전층의 내구성을 증가시키도록 작용한다. 통상적인 충전재는 이산화실리콘, 실리카 유리 등의 실리카 혼합물을 포함한다. 또한 고무 합성물이 충전재로서 사용될 수 있다. 유전층의 충전물이 증가함에 따라 발생되는 문제는 유전상수가 유전층에 포함된 충전재 양에 비례한다는 점이다. 따라서, 유전층의 내구성이 감소할수록, 상기 층으로 형성된 구조에 대한 임피던스는 높아진다.
따라서, 감소된 응력을 가지는 저임피던스 고밀도로 증착된 적층 구조가 요구된다.
본 발명은 통상적인 인쇄배선기판상에 형성된 고밀도 상호접속부를 가진 고속 구조를 형성하기 위해 박막 증착 기술을 사용하는 것에 관한 것이다. 보다 구체적으로는, 본 발명은 결과 구조물에서 전체적으로 저임피던스를 유지하는 동안 인쇄배선기판과 그 위에 증착된 박막층 사이에 축적된 응력의 영향을 최소화하는 개선된 방법에 관한 것이다. 본 발명의 방법은 또한 패키징된 디바이스를 유지하는 고밀도 보조기판상에 상호 접속부를 형성하는데 사용될 수 있다.
도 1은 본 발명에 따라 형성된 예시적 구조의 단면도이다.
도 2는 도 1에서 도시된 회로의 상세 단면도이다.
도 3은 도 1 및 도 2에서 도시된 도전 경로의 형태를 도시한 추가의 상세 단면도이다.
도 4는 종래 구조에 따라 도시된 도전 경로의 형태를 도시한 상세 단면도이다.
도 5는 본 발명에 따른 도 1, 2 및 3의 회로를 형성하는데 적용되는 방법에 대한 흐름도이다.
도 6은 본 발명의 선택적 실시예에 따라 도시된 도전 경로의 형태를 도시한 상세 단면도이다.
도 7은 본 발명의 제 2 실시예에 따른 도 1 및 도 2의 회로를 형성하는데 적용되는 방법에 대한 흐름도이다.
본 발명은 감소된 응력 피처를 가지는 저임피던스 고밀도 증착 적층 구조는 적층 인쇄회로기판 상의 금속화를 감소시키는 방법에 관한 것이다. 이 방법으로, 통상적으로 구조의 열적 주기동안 존재하는 적층물질에 인접하게 배치된 유전물질에 가해지는 단위 면적당 힘이 감소한다. 특히, 적층 인쇄회로기판은 2개의 대향된 주표면을 가지며, 도전성 배선패턴은 2개의 대향된 주표면 중 한 면에 형성된다. 도전성 배선패턴은 통상적으로 하나 이상의 도전경로를 포함한다. 각 도전경로는 접합부를 형성하는 공통 영역에서 서로 가로질러 연장하는 적어도 2개의 측면을 가진다. 2개의 측면 중 하나는 제 1 표면에 인접한 곳까지 연장된다. 유전물질에 가해지는 힘을 감소시키는 방법은 도전경로인 2개의 측면 중 하나의 영역을 감소시키는 단계를 포함한다.
하나의 실시예에서, 상기 영역은 연마 공정을 통해서 접합부 영역을 증가시킴으로써 감소된다. 통상적으로 2개의 측면이 서로 직각으로 연장되면, 이에 의해 형성된 접합부는 직각을 형성한다. 접합부의 영역은 아치형 접합부를 제공함으로써 증가된다. 표면 영역의 증가는 도전경로에 인접하게 배치된 유전물질상에 가해지는 단위 면적당 힘을 감소시킨다.
다른 실시예에서, 도전경로의 3개의 노출된 측면 중 2개의 영역은 도전성 배선패턴을 연마함으로서 제 1 주표면으로부터, 10 내지 20 미크론 범위 이내로 도전경로의 높이를 감소시키도록 감소된다. 이 방법으로, 도전성 배선패턴과 유전물질 사이의 열팽창 계수의 차가 감소되는 결과를 초래한다. 열적 주기동안 유전물질은 도전성 배선패턴보다 빠른 속도로 확장 및 수축된다. 제 1 표면 및 도전성 배선패턴에 인접하게 배치된 유전물질 사이의 간격을 줄임으로써, 도전경로에 의해 가해지는 힘이 감소된다. 그러나, 2개의 실시예가 단일 구조에 사용되어 단일 구조의 전체 응력을 추가로 감소시킬 수 있다.
본 발명의 다른 실시예에서, 상기 구조의 응력은 대향된 주표면 사이에서 연장되는 스루홀이 존재할 때 감소될 수 있다. 통상적으로, 상기 스루홀은 도전물질로 코팅되며 안에 증착되는 에폭시 충전재를 포함한다. 에폭시 충전재가 확장되고 등방성으로 수축되면, 도전물질에 가해지는 힘이 도전경로에 가해져서, 유전물질에서의 결함을 초래하게된다. 이 문제를 방지하기 위해서, 에폭시 충전재는 20-25×10-6/℃ 범위의 열팽창 계수를 가지도록 선택된다.
여러 이점과 특징에 따른 본 발명의 이 실시예 및 다른 실시예가 이하의 설명과 첨부된 도면과 함께 더욱 상세히 기술된다.
도 1에서는 2개의 대향되는 주표면(12a, 12b)을 가지는 적층기판(12)을 포함하며, 일반적으로 도전 경로(14a, 14b)로서 도시된 도전성 배선패턴이 상기 적층기판상에 배치되는 본 발명에 따른 적층상에 증착된(D/L) 구조(10)가 도시되어 있다. 기판(12a, 12b) 사이에 배치된 적층기판(12) 영역은 그 내부에 위치한 도전 경로(18a, 18b)를 가지는 적층 합성수지 절연물(16)이다. 일반적으로 스루홀(22)은 적층기판(12)내에 형성되어, 대향면(12a, 12b)에 각각 위치한 대향 개구(22a, 22b) 사이의 합성수지 절연물을 통해 연장된다. 도전성 물질(24)은 스루홀(22)내에 위치하며 그 형상과 일치한다. 본 발명의 실시예에서, 도전성 물질은 중공 원통을 형성한다. 일반적으로, 도전경로(18a, 18b) 중 하나 이상은 도전성 물질(24)과 전기적으로 연결된다. 개구(22a)를 둘러싸는 도전패드(26a)는 표면(12a)에 인접하게 배치된다. 개구(22b)를 둘러싸는 다른 도전패드(26b) 역시 표면(22b)상에 배치된다. 이러한 구조에 있어서, 도전성 물질(24)은 서로 전기적으로 연결되는 도전패드(26a, 26b) 및 도전경로(18a, 18b)를 배치한다. 구조(10)의 도전 엘리먼트는 공지된 도전성 또는 반도전성 물질로부터 형성될 수 있지만, 구리 함유물과 같은 금속 물질로부터 형성되는 것이 바람직하다.
표면(12a)에 인접하게 배치된 유전물질(32)을 포함하는 빌드-업 유전층(30)은 적층기판(12)에 인접하게 배치되어 있다. 비아(34)는 유전물질(32)에서 형성되어 빌드-업 층(30)의 양측의 전기 접속을 가능하게 한다. 그 결과, 도전성 접촉부(36)는 도전경로(14a)와 전기 접속되는 비아(34)내에 배치된다.
다수의 유전층(42, 44)을 포함하는 확장된 적층막(40)은 빌드-업 층(30)에 인접하게 배치된다. 도전성 접촉부(46)는 층(42, 44) 사이에 배치된다. 비아(48)는 유전층(42)을 통해 형성되어 도전성 접촉부(46) 및 확장된 적층막(40)에 인접하게 배치된 회로 사이의 전기 접속을 용이하게 한다. 도시된 바와 같이, 회로(50)는 결합 패드(54)에 접속된 결합(solder) 공(52)을 통해 도전성 접촉부(46)와 전기 접속된다. 통상적으로, 회로(50)는 확장된 적층막(40)과 간격이 생겨 그 사이에 갭(56)을 형성한다. 갭(56)에 배치되는 에폭시 또는 다른 적절한 물질과 같은 충전재를 가지는 회로(50)에 기계적 지지체가 제공된다.
본 발명에 의해 해결된 문제점은 도전경로/유전물질 인터페이스에서 응력 결함에 관한 것이다. 보다 쉬운 논의를 위해서, 빌드-업 층(30) 내에서 발생하는 응력 결함이 논의되어 본 발명이 어떠한 도전 물질/유전성 인터페이스에서 응력을 감소시키는데 사용될 수 있다는 것이 이해된다. 특히, 도전경로(14a, 14b)에 인접하게 배치된 유전물질의 일부 및 도전패드(26a)에서 형성된 크랙은 일반적으로 도면부호 60으로 도시된다. 크랙은 도전경로(14a, 14b, 22a) 및 빌드-업 층(30)이 형성된 물질의 열적팽창 계수의 차의 결과이다. 특히, 유전물질 빌드-업 층(30)은최대 20 내지 30 미크론의 두께로 코팅된 Nippon Steel Chemical V-259P의 유전물질로부터 형성된다. Nippon Steel Chemical의 중합체는 포토 형성 가능한 카르도(cardo) 아크릴 물질이며 대략 50×10-6/℃의 열적팽창 계수를 가진다. 전술한 바와 같이, 도전경로(14a, 14b) 및 도전패드(22a)는 구리 함유 물질로부터 형성된다. 통상적으로 구리 함유 물질은 예를 들어, 당업자에게 공지된 스퍼터링 공정으로부터 증착된 크롬/구리 스택이다. 다른 구리 금속주조(예를 들어, 다른 것들 중의 크롬/구리/크롬 또는 구리/팔라듐)는 당업자에게 공지된 도금 공정으로부터 증착될 수 있다. 그럼에도 불구하고, 구리 함유 물질의 열적팽창 계수는 구리의 열적팽창 계수와 같은, 즉 대략 16.5×10-6/℃일 것이다. 이것은 유전물질(32)이 구리 함유 물질보다 빠르게 확장되고 수축되는 결과를 초래한다. 수축의 속도차는 유전물질(32)이 수축할 때, 도전경로(14a, 14b) 및 도전패드(22a)가 유전물질(32)에 대해 단위 면적당 대량의 힘을 가하여, 이에 의해 유전물질(32)을 크래킹하게 된다.
도 2 및 3에서, 이 문제점을 해결하기 위해서, 유전물질(32)에 가해지는 단위 면적당 힘은 도전경로(14a, 14b) 및 도전패드(22a) 측면의 하나 이상의 영역을 감소시킴으로써 감소될 수 있다는 것이 결정되었다. 도시된 바와 같이, 각각의 도전경로(14a, 14b) 및 도전패드(22a)는 3개의 노출된 측면을 가진다. 본 발명의 논의를 위해서 도전경로(14a)만이 논의된다. 도전경로(14a)의 3개의 노출된 측면이 15a, 15b 및 15c로 도시되어 있다. 이 측면 중 2개(15a, 15b)는 서로 평행하게 연장된다. 측면(15b)는 측면(15a, 15b)에 가로질러 연장된다. 이 방식으로, 측면(15a, 15c)는 표면(12a)로부터 측면(15b)에 인접하게 연장되어, 접합부(15d)를 형성한다.
접합부(15d)는 유전물질(32)의 결함 영역(60)에 인접하게 배치된다. 본 발명은 아치형의 유전물질(32)을 제공함으로써 영역(60)의 결함을 감소시킨다. 특히, 도 4에서는 직각 형태의 종래의 접합부(115d)가 도시된다. 영역(160)에 가해진 단위 면적당 힘은 직각의 접합부(115d)를 감소시킴으로써 감소될 수 있다. 따라서, 도 2 및 3에서 도시된 접합부(15d) 영역은 아치형의 접합부를 제공함으로써 증가된다. 이것은 측면(15a, 15b 및 15c)의 영역을 감소시키는 결과를 초래한다. 이 구조에 있어서, 구조(10)의 열적 주기동안 도전경로(14a)를 통해서 유전물질(32)상에 가해지는 단위 면적당 힘이 감소된다.
아치형태를 형성하기 위해서는, 기계적 진동 연마/연삭 공정을 사용하는 것이 바람직하다. 통상적으로, 적층기판(12)에는 이미 그 위에 배치된 배선패턴이 제공된다. 다음으로, D/L 구조(10)가 적층기판(12)의 제조 후에, 최종 사용자 공정에서 제조된다. 배선패턴의 아치형 도전경로(14a)를 신속하게 경제적으로 형성하기 위해서는, 진동 마모(abrading) 장치를 사용하는 것이 효과적이다. 상기 진동 마모 장치의 예가 미국특허 4,143,491에서 도시되어 있다. 상기 장치에서, 리셉터클은 마모 혼합물을 포함한다. 예를 들어, 소정의 주파수에서 흔들리거나 진동하는 아주 미세한 입자구조를 가지는 모래가 리셉터클내에 존재한다. 진동 마모 장치에 적층기판(12)을 배치함으로써, 도전경로(14a)의 접합부(15d)의 에지는 전술한 아치형태를 제공하도록 마모된다.
도 1 및 5에서, D/L 구조(10)를 형성하는 방법은 단계(200)에서 배선패턴을 가지는 적층기판(12)을 제공하는 단계 및 적층기판(12)상의 식별자를 다른 것들 사이에서 제거 공정으로서 적용하는 단계를 포함한다. 예를 들어, 레이저는 수행될 동작 기능으로써 기판에 선을 긋는데 사용될 수 있다. 적층기판(12)은 원하는 두께를 가질 수 있다. 바람직하게는, 적층기판(12)의 두께는 1 밀리미터이며, 이것은 BT HL810 합성수지 유전물질로 구성된 Mitsubishi에 의해 제조된 대향 주표면(12a, 12b) 사이에서 측정된다. 통상적으로, 배선패턴은 도전경로로 구성되며, 이 도전경로는 일반적으로 도전경로(14a, 14b) 및 도전패드(22a)로서 도시되며, 20 내지 30 미크론 범위의 두께를 가진다. 도전경로의 두께는 표면(12a)로부터 예를 들어, 도전경로(14a)의 측면(15b)까지 측정된다.
단계(202)에서는, 적층기판(12)이 전술한 바와 같이, 진동 마모 장치에 배치되어, 배선패턴을 포함하는 구리 도전경로의 아치형 접합부를 형성한다. 단계(204)에서는, 배선패턴이 종래의 공지된 표준 공정을 이용하여 세정된다. 특히, 대략 1000 옹스트롬의 두께를 가지는 표면상에 산화물을 형성하는 산화방지제가 사용된다. 단계(206)에서는, 회전 코팅을 통해서 표면(12a)상에 유전물질(32)이 증착되어 인접한 배선패턴을 흐르게 하여 평탄화시킨다. 원하는 두께를 얻기 위하여, 다중층이 층(30)을 "빌드-업"하도록 회전될 수 있다. 바람직한 방법으로, 2개의 유전물질(32) 층이 회전하여 25 내지 50 미크론 범위의 두께를 제공한다. 단계(208)에서는, 비아(34)등의 비아 패턴의 이미지가 현상된 유전물질 영역에서 형성되고 다음으로 현상액이 제거된다. 단계(210)에서는, 적층기판(12)이 90초 동안 160℃에서 베이킹되어 유전층(32)을 보수하고 다시 흘린다. 단계(212)에서는, 유전층상에 존재하는 잔류물이 O2등의 산소 소스 및 F2등의 플루오르 소스를 포함하는 플라즈마에서의 적층기판(12)을 배치함으로써 제거된다. 플라즈마는 또한 표면(12a)에 대향 배치된 유전물질(32) 표면을 거칠게 한다. 단계(214)에서는, 습식 에칭 방법이 사용되어 배선패턴 상의 산화물의 노출된 표면을 제거한다. 다음으로, 추가의 구리가 적층기판(12) 상에 스퍼터링되어 단계(216)에서 표면(12a) 영역과 함께 연장된다. 이 방식으로, 노출된 모든 유전물질(32)은 대략 2000 옹스트롬 두께의 구리로 덮여져, 시드층을 형성한다. 시드층은 당업자에게 공지된 다수의 방법에 의해 증착될 수 있다. 하나의 바람직한 실시예에서 시드층은 크롬/구리 스택이며, 크롬층은 대략 200 옹스트롬 두께의 접착층이며, 도금된 구리층은 대략 2000 옹스트롬의 두께를 가지며, 각 층은 스퍼터링 공정에 의해 증착된다.
단계(218)에서는, 시드층위에 포토레지스트층을 증착하고 포토레지스트의 선택된 일부를 UV 광에 노출시키며 노출된 층을 현상하여 포토레지스트의 원하는 부분을 제거함으로써 패턴화된다. 그 다음으로, 도금 공정이 단계(220)에서 사용되는데, 적층기판(12)은 도금통(예를 들어, Technics Corporation에 의해 제조된 SFT 도금 툴에)에 담궈지며 시드층에 전기 접속이 이루어져 시드층은 캐소드로서 동작한다. 바람직하게는, 적층기판(12)의 주변부(즉, 활성영역 외부)상의 시드층의 노출 영역에 전기 접속이 이루어진다.
도금통에서, 적층기판(12)은 2개의 대향 애노드 사이에 배치되어 물질이 양 표면(12a, 12b) 상에 도금될 수 있다. 이것은 양 표면(12a, 12b) 상의 노출된 모든 패드가 도금되는 결과를 초래한다. 표면(12a) 상의 노출된 패드는 도전 접촉부(36)를 포함한다. 본 발명의 방법은 설계 방식을 이용하여 도금된 모든 스루홀이 도전패드(36)에 전기 접속되며, 도금은 기판에 결함(개방)이 존재하지 않으면 각각의 도금된 스루홀에 연결된 하부 패드상에서 행해져야 한다.
단계(222)에서는, 포토레지스트가 제거되고 구리가 에칭되어 원하는 배선패턴이 남겨진다. 그 다음으로, 단계(224)에서, 배선패턴의 전기 특성을 체크하기 위해 전기 테스트가 수행된다. 전술한 단계들은 추가 층이 구조(10)상에 증착되도록 반복될 수 있다. 또한, 앞에서 구체적으로 언급되지는 않았지만, 다양한 육안 검사가 전술한 모든 공정 단계 동안 수행되어 제조시 발생될 수 있는 결함을 검출할 수 있다.
아치형태가 도 3 및 4와 비교함으로써 설명되며, 아치형 접합부(160) 및 직각 접합부(60)가 도시된다. 도시된 바와 같이, 아치형 접합부(160)는 도 4의 도전경로(14a)와 비교하여, 도전경로(114a)의 측면(115a, 115b 및 115c)의 영역을 감소시키는 결과를 초래한다.
그러나, 도 6에서, 본 발명의 다른 실시예에서는, 유전물질(132)에 가해지는 단위 면적당 힘이 적층기판(112) 표면(112a) 상의 배선패턴을 연마함으로써 추가로 감소될 수 있다. 이 방식으로, 도전경로(114a)와 같은 표면(112a)상의 도전경로는 측면(112a)으로부터 측면(115b)까지 측정된 10-20 미크론 범위로 감소된 높이를 가진다. 따라서, 양 측면(115a, 115c)의 영역은 감소된다. 이것은 유전물질(132) 영역(160)에서 결함을 상당히 감소시키는 결과를 가져온다. 특히, 표면(112a)으로부터 영역(160)의 유전물질(132)의 수직 분리를 감소시킴으로써, 열적 주기동안 유전물질(132)의 증가된 수축으로 인해 영역에 가해지는 응력은 감소한다. 전술한 바와 같이, 배선패턴에 의해 감소된 응력이 영역(160)에 가해지며, 유전물질은 훨씬 얇아지고 박막 필터를 가질 수 있으며, 이에 의해 구조에 저 유전상수 및 저 임피던스를 제공한다.
도 7에서, 제조 구조(110) 공정은 단계(202)가 10 내지 20 미크론 범위의 높이까지 종래에 공지된 모든 방식으로 기판상의 배선패턴이 연마되는 단계(302)에 의해 대체되는 것을 제외하고는 도 5에 대해 전술한 것과 유사하다. 그러나, 높이는 12 미크론이 바람직하다. 도 7의 나머지 공정 단계(300, 304, 306, 308, 310, 312, 314, 316, 318, 320, 322 및 324)는 도 5에서 각각 전술한 단계(204, 206, 208, 210, 212, 214, 218, 220, 222 및 224)와 동일하다. 그러나, 단계(302, 202) 모두는 공통 D/L 구조(10)의 제조시 결합될 수 있다는 것이 이해되야 한다. 따라서, 제조 방법은 도 7에서 전술한 것과 동일하며 도 5의 단계(202)를 포함한다. 전술한 바와 같이, 아치형 접합부의 결합으로 10 내지 20 미크론 범위의 임계 높이까지 배선패턴을 연마함으로써 응력이 감소되는 가에 대해 논의될 것이다.
다시 도 1에서, 본 발명의 다른 실시예에서, 유전물질(32)상의 응력은 스루홀(22) 내에 배치된 에폭시 충전재의 열팽창 계수가 임계 범위내에서 성립됨으로써 감소된다. 특히, 접합부(17)에 인접한 유전물질 상의 응력은 스루홀(22) 내에 배치된 에폭시 충전재(23)의 팽창에 부분적으로 기여한다. 적층기판(12)의 두께로 커플링된 에폭시 충전재(23)의 등방성 팽창 특성은 상당량의 힘이 스루홀 내에 배치된 도전물질(24)상에 가해지는 결과를 초래한다. 이 힘은 유전물질(32)에 차례로 전달되어 유전물질의 결함을 초래한다. 이 문제점은 앞서 도시되지 않는 것으로 믿어지는데, 이는 구조(10)와 유사한 구조에 사용된 대부분의 적층기판은 1 밀리미터에 훨씬 못미치는 두께를 가진다. 따라서, 스루홀 내에 배치된 에폭시 충전재는 본 발명에서 사용된 충전재보다 훨씬 적은 체적을 가진다. 유전물질에 가해지는 응력을 감소시키기 위해서, 에폭시 충전재는 20-25×10-6/℃ 범위의 열팽창 계수를 가지는 것이 중요하다.
전술한 내용은 예시적이지 제한적이지 않다는 것이 이해되야 한다. 전술한 내용을 검토할 때 많은 실시예를 통해 당업자들은 이해할 것이다. 예를 통해서, 각각 3개의 실시예는 나머지 실시예와는 독립적인 확장된 적층구조에서 사용된 바와 같이 기술되지만, 모든 실시예는 공통 구조를 포함할 수 있거나 3개의 실시예중 2개의 결합은 공통 구조를 포함할 수 있지만, 제 3 실시예를 생략할 수 있다. 따라서, 도전물질은 도전물질은 구리로서 설명되었지만, 알루미늄, 금 등의 모든 도체도 사용될 수 있다. 당업자들은 전술한 바와 같이 응력을 감소시키는 다른 선택적인 또는 등가의 방법을 이해할 것이지만, 이것은 본 발명의 청구범위를 벗어나지는 않는다. 따라서, 본 발명의 범위는 전술한 내용을 참고로 결정되는 것이 아니라, 상기 청구범위와 동일한 범위내에서 이 첨부된 청구항을 참고로 결정되야 한다.

Claims (20)

  1. 금속 배선패턴을 가지는 타입의 적층 인쇄회로기판 상에 증착된 적층 구조를 형성하는 방법에 있어서,
    상기 배선패턴 상의 빌드-업 유전층을 형성하는 단계를 포함하는데, 상기 배선패턴은 접합부를 형성하고 공통 영역으로부터 서로 가로질러 연장하는 2개의 측면의 도전경로를 가지며, 상기 유전물질 및 상기 신호경로는 다른 열팽창 계수차를 가져 한 범위의 온도에서 사이클링될 때 상기 접합부가 상기 빌드 업 층에 단위 면적당 힘을 가하며; 및
    상기 빌드 업 층 및 상기 도전경로 모두가 상기 온도 범위에서 사이클링될 때 상기 접합부에 의해 상기 유전물질상에 가해지는 단위 면적당 힘을 감소시키는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 단위 면적당 힘을 감소시키는 단계는 상기 접합부 영역을 증가시키는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 단위 면적당 힘을 감소시키는 단계는 상기 접합부에 인접한 상기 도전경로 영역을 연마하는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  4. 제 1 항에 있어서,
    확장된 적층막을 상기 빌드 업 층에 인접하게 형성하는 단계를 더 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  5. 제 1 항에 있어서,
    반도체 회로를 상기 확장된 적층막에 인접하게 배치하는 단계를 더 포함하며, 상기 확장된 적층막 및 상기 빌드 업 층은 상기 배선패턴과 전기 접속하도록 상기 반도체 회로에 배치되는 도선을 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 적층 인쇄회로기판은 적층 표면을 가지며 상기 단위 면적당 힘을 감소시키는 단계는 상기 적층 표면으로부터 10 내지 20 미크론 범위 이내로 상기 도전경로의 높이를 감소시키기 위해 상기 금속 배선패턴을 연마하는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  7. 제 6 항에 있어서,
    상기 높이는 12 미크론인 것을 특징으로 하는 증착된 적층 구조를 형성하는방법.
  8. 제 1 항에 있어서,
    상기 적층 인쇄회로기판은 유체 이동을 위해 2개의 대향된 주표면에 놓여서 그 사이로 연장되는 스루홀을 가지는 상기 2개의 대향된 주표면을 포함하며, 상기 스루홀은 금속 물질로 코팅되며 상기 스루홀 내에 배치되는 비도전성 충전재를 포함하며, 상기 충전재는 20-25×10-6/℃ 범위의 열팽창 계수를 가지는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  9. 금속 배선패턴을 가지는 타입의 적층 인쇄회로기판 상에 증착된 적층 구조를 형성하는 방법에 있어서,
    상기 배선패턴 상의 빌드-업 유전층을 형성하는 단계를 포함하며, 상기 배선패턴은 공통 영역으로부터 연장되고, 접합부를 형성하며, 서로 가로지르는 2개의 측면의 도전경로를 가지며; 및
    상기 2개의 측면 중 하나의 영역을 감소시키는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 영역을 감소시키는 단계는 상기 접합부에 인접한 상기 도전경로 영역을연마하고, 이에 의해 상기 접합부 영역을 증가시키는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  11. 제 9 항에 있어서,
    상기 적층 인쇄회로기판은 적층 표면을 가지며 상기 면적을 감소시키는 단계는 상기 적층 표면으로부터 10 내지 20 미크론 범위 이내로 상기 도전경로의 높이를 감소시키도록 상기 금속 배선패턴을 연마하는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  12. 제 9 항에 있어서,
    상기 영역을 감소시키는 단계는 상기 접합부에 인접한 상기 도전경로 영역을 연마하는 단계와 상기 적층 표면으로부터 10 내지 20 미크론 범위 이내로 상기 도전경로의 높이를 감소시키도록 상기 금속 배선패턴을 연마하는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  13. 제 9 항에 있어서,
    확장된 적층막을 상기 빌드 업 층에 인접하게 형성하는 단계를 더 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  14. 제 13 항에 있어서,
    반도체 회로를 상기 확장된 적층막에 인접하게 배치하는 단계를 더 포함하며, 상기 확장된 적층막 및 상기 빌드 업 층은 상기 배선패턴과 전기 접속하도록 상기 반도체 회로에 배치되는 도선을 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  15. 2개의 대향된 주표면을 가지며, 그 사이에서 연장되는 스루홀을 가지는 타입의 적층 인쇄회로기판상에 증착된 적층 구조를 형성하는 방법에 있어서,
    상기 스루홀을 도전물질로 코팅하는 단계; 및
    20-25×10-6/℃ 범위의 열팽창 계수를 가지는 충전재를 상기 스루홀 내에 배치하는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  16. 제 15 항에 있어서,
    상기 2개의 대향된 주표면 중 하나에 금속 배선패턴을 형성하고 상기 배선패턴 상에 빌드 업 유전층을 배치하는 단계를 더 포함하며, 상기 배선패턴은 공통 영역으로부터 연장되고, 접합부를 형성하며, 서로 가로지르는 2개의 측면을 가지며 상기 2개의 측면 중 하나의 영역이 감소된 도전경로를 가지는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  17. 제 16 항에 있어서,
    상기 영역을 감소시키는 단계는 상기 접합부에 인접한 상기 도전경로 영역을 연마하고, 이에 의해 상기 접합부 영역을 증가시키는 단계를 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  18. 제 17 항에 있어서,
    상기 영역을 감소시키는 단계는 상기 2개의 대향된 주표면 중 하나로부터 10 내지 20 미크론 범위 이내로 상기 도전경로의 높이를 감소시키도록 상기 금속 배선패턴을 연마하는 단계를 더 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  19. 제 18 항에 있어서,
    상기 높이는 12 미크론인 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
  20. 제 18 항에 있어서,
    확장된 적층막을 상기 빌드 업 층에 인접하게 형성하며 반도체 회로를 상기 확장된 적층막에 인접하게 배치하는 단계를 더 포함하며, 상기 확장된 적층막 및 상기 빌드 업 층은 상기 배선패턴과 전기 접속하도록 상기 반도체 회로에 배치되는 도선을 포함하는 것을 특징으로 하는 증착된 적층 구조를 형성하는 방법.
KR1020017001337A 1998-07-31 1999-07-30 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조를 형성하는 방법 KR20010072144A (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US09/127,580 US6165892A (en) 1998-07-31 1998-07-31 Method of planarizing thin film layers deposited over a common circuit base
US09/127,580 1998-07-31
US09/127,579 1998-07-31
US09/127,579 US6203967B1 (en) 1998-07-31 1998-07-31 Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
US9716998P 1998-08-19 1998-08-19
US9714098P 1998-08-19 1998-08-19
US60/097,140 1998-08-19
US60/097,169 1998-08-19
US09/172,178 US6440641B1 (en) 1998-07-31 1998-10-13 Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US09/172,178 1998-10-13
US09/191,594 US6262579B1 (en) 1998-11-13 1998-11-13 Method and structure for detecting open vias in high density interconnect substrates
US09/191,594 1998-11-13
US36395699A 1999-07-29 1999-07-29
US09/363,956 1999-07-29
PCT/US1999/017434 WO2000007222A2 (en) 1998-07-31 1999-07-30 Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress

Publications (1)

Publication Number Publication Date
KR20010072144A true KR20010072144A (ko) 2001-07-31

Family

ID=27568570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001337A KR20010072144A (ko) 1998-07-31 1999-07-30 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조를 형성하는 방법

Country Status (5)

Country Link
EP (1) EP1114439A2 (ko)
JP (1) JP2003527740A (ko)
KR (1) KR20010072144A (ko)
AU (1) AU5249999A (ko)
WO (1) WO2000007222A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887880B (zh) 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
US5886398A (en) * 1997-09-26 1999-03-23 Lsi Logic Corporation Molded laminate package with integral mold gate

Also Published As

Publication number Publication date
WO2000007222A3 (en) 2000-05-18
WO2000007222A2 (en) 2000-02-10
EP1114439A2 (en) 2001-07-11
JP2003527740A (ja) 2003-09-16
AU5249999A (en) 2000-02-21

Similar Documents

Publication Publication Date Title
KR20010072143A (ko) 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조
KR100188620B1 (ko) 전자적 패키지
KR960013632B1 (ko) 다중칩 집적회로 패키징 구성 및 방법
US5534666A (en) Multi-layer wiring board having a base block and a stacking block connected by an adhesive layer
US5768108A (en) Multi-layer wiring structure
US6165892A (en) Method of planarizing thin film layers deposited over a common circuit base
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
JP2001320171A (ja) 多層配線基板及び半導体装置
WO2006070807A1 (ja) 配線基板及び配線基板の製造方法
US12019111B2 (en) Manufacturing method of a multi-layer for a probe card
KR100476117B1 (ko) 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
US6440641B1 (en) Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP2023134328A (ja) パッケージ基板構造
US6150074A (en) Method of forming electrically conductive wiring pattern
KR20010072144A (ko) 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조를 형성하는 방법
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
KR20050073074A (ko) 반도체 패키지 기판 및 그 제조 방법
JPH0433396A (ja) 空気層を有するセラミック多層プリント板
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
TW423034B (en) Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress
JP4488664B2 (ja) 印刷回路板の表面を平らにする方法
JPH02234493A (ja) 多層基板およびその製造方法
JPH10321977A (ja) 多層プリント配線板
JPH06188571A (ja) 多層配線基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid