JPH0537156A - 多層回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップ等を表面実装する多層回路基板
及びその製造方法に関し、作業工程が簡単で低コストあ
り、且つ所望の電源電流を半導体チップに供給し得る多
層回路基板を提供することを目的とする。 【構成】 表面側に角型凹部21を有するセラミック基板
20と、角型凹部21内に形成された、所望に厚い銅箔より
なる電源パターン24及び電源パターン24間に充填された
絶縁物質25と、電源パターン24に接続されたパターンを
含む導体パターン31と絶縁層32とが、セラミック基板20
上に交互に多段に積層されてなる回路層30とを、備えた
構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体チップ等を表面
実装する多層回路基板及びその製造方法に関する。

【０００２】ポリイミド系樹脂は誘電率が低くて信号の
高速化に適し、また耐熱性があり且つ表面が滑らかなこ
とに起因して、その絶縁層の表面に微細な導体パターン
を形成し得る等の特性を備えているので、多層回路基板
の絶縁層として近年広く使用されている。

【０００３】一方、銅は抵抗が小さく、他の導体に較べ
て低コストであり、且つ膜形成が容易である多層回路基
板の導体パターンとして広く使用されている。

【０００４】

【従来の技術】図３は従来の多層回路基板の断面図であ
る。図３において、10は、タングステン又はモリブデン
の厚膜（数十μm 厚）よりなる数層の電源パターン11を
設けたセラミック多層基板である。

【０００５】従来の多層回路基板は、このセラミック多
層基板10上に、銅等の薄膜（厚さは約10μm)よりなる導
体パターン15と、ポリイミド系樹脂よりなる絶縁層（厚
さは20μm 〜30μm)16 とを交互に多段に積層したもの
である。

【０００６】なお、セラミック多層基板10内の電源パタ
ーン11は、ビヤ12を介して前述の導体パターン15に接続
されている。一方、多層回路基板の最上層の絶縁層16の
表面に、パッド18を配設し、それぞれのパッド18を表面
に搭載した半導体チップ１の対応する電極にボンデング
ワイヤ２を介して接続している。

【０００７】近年は半導体チップの高集積化に伴い、大
電流を供給することが要望されているが、従来は上述の
ようにセラミック多層基板10内に電源パターン11を多層
に設け、これらの電源パターン11をビヤを介して、選択
した半導体チップに電源を供給している。

【０００８】

【発明が解決しようとする課題】ところでセラミック多
層基板は、電源パターンを印刷したセラミックのグリー
ンシート（約 200μm 厚）を多段に重畳し、その後焼結
して形成される。したがって、電源層として用いられる
セラミック多層基板の内部に形成される導体は、セラミ
ック材の焼結温度に耐えられる高融点金属であることが
必須条件とされ、タングステン（融点3380℃) 又はモリ
ブデン（融点2610℃) が使用されている。

【０００９】タングステン又はモリブデンは電気抵抗率
が銅の３倍以上大きいことと、これらの導電材を印刷形
成した膜厚がせいぜい20μm 〜30μm あることに起因し
て、電源パターン層を多段に多数設けることが要求され
ている。

【００１０】即ち従来の多層回路基板は、セラミック基
板が多層構造あるために、その作業工程が複雑でコスト
高であるという問題点があった。本発明はこのような点
に鑑みて創作されたもので、作業工程が簡単で低コスト
あり、且つ所望の電源電流を半導体チップに供給し得る
多層回路基板を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に例示したように、表面側に角型凹
部21を有するセラミック基板20と、角型凹部21内に形成
された、所望に厚い銅箔よりなる電源パターン24及び電
源パターン24間に充填された絶縁物質25と、電源パター
ン24に接続したパターンを含む導体パターン31と絶縁層
32とが交互にセラミック基板20上に多段に積層されてな
る回路層30とを、備えた構成とする。

【００１２】また、その製造方法は図２に図示したよう
に、セラミック基板20の表面側に設けた角型凹部21に、
所望の厚さの銅箔22を埋入貼着する工程と、銅箔22上に
所望のフォトレジストパターン23を形成しエッチングし
て銅箔22を所望の電源パターン24とする工程と、電源パ
ターン24間に絶縁物質25を充填し乾燥した後にセラミッ
ク基板20の表面を平坦化する工程と、平坦化されたセラ
ミック基板20上に、電源パターン24に接続するパターン
を含む導体パターン31と、絶縁層32とを、交互に多段に
積層して所望の回路層30を設ける工程とからなるものと
する。

【００１３】

【作用】本発明は角板状のグリーンシートと枠形のグリ
ーンシートを重ね焼結して角型凹部を有するセラミック
基板とし、そして焼結後に角型凹部内に所望に厚い銅箔
よりなる電源パターンを設けたものである。したがっ
て、電源パターンの材料を焼結温度より融点が低くまた
低電気抵抗率の、所望に厚い銅材にしても何らの支障が
ない。

【００１４】即ち、電源パターン層が一層であっても、
十分に大きい電源電流を半導体チップに供給することが
できる。よって、本発明に係わる多層回路基板は低コス
トとなる。

【００１５】

【実施例】以下図を参照しながら、本発明を具体的に説
明する。なお、全図を通じて同一符号は同一対象物を示
す。

【００１６】図１は、本発明の実施例の断面図、図２の
(A) 乃至(G) は本発明方法の製造工程を示す図である。
図１において、20は、表面中央部に角型凹部21（深さが
ほぼ 100μm ）を有する、厚さが 400μm 前後のセラミ
ック基板である。

【００１７】角型凹部21内には銅箔( ほぼ 100μm厚)
よりなる電源パターン24が形成され、さらに電源パター
ン24間にはポリイミド系樹脂よりなる絶縁物質25が充填
されている。

【００１８】このセラミック基板20上に銅等の薄膜（厚
さは約10μm)よりなる、電源パターン24に接続された導
体パターン31及び信号パターン等の他の導体パターン31
と、ポリイミド系樹脂よりなる絶縁層（厚さは20μm 〜
30μm )32 とを交互に多段に積層して、回路層30を設け
てある。

【００１９】なお、各層の導体パターン31間、及び各層
の導体パターン35間は、ビヤにより所望に接続されてい
る。そして、回路層30の最上層の絶縁層32の表面に、パ
ッド38を配設し、それぞれのパッド38を表面に搭載した
半導体チップ１の対応する電極にボンデングワイヤ２を
介して接続している。

【００２０】上述のように電源パターン24は厚さがほぼ
100μm の銅箔であるので、高密度実装された半導体チ
ップ１のそれぞれに、十分に大きい電源電流を供給する
ことができる。

【００２１】以下本発明の多層回路基板の製造方法を図
２を参照しながら説明する。図２の(A) に図示したよう
に、角板状のグリーンシートと枠形のグリーンシートを
重ね焼結して所望に大きい角型凹部21をセラミック基板
20の表面に設ける。

【００２２】この角型凹部21の深さはほぼ 100μm と
し、また、セラミック基板20の厚さは400μm 前後とす
る。そして、図２の(B) に図示したように、角型凹部21
内に接着剤を塗布した後に、角型凹部21の平面視形状に
等しく厚さが角型凹部21の深さに等しい銅箔22を、角型
凹部21内に埋入貼着する。

【００２３】次に、銅箔22の全表面にフォトレジスト膜
を形成し、フォトマスクを用いて露光現像し、図２の
(C) に図示したように、電源パターンと同形状のフォト
レジストパターン23を銅箔22の表面に形成する。

【００２４】その後、図２の(D) に図示したように銅箔
22をエッチングして電源パターン24とし、さらに電源パ
ターン24上のフォトレジストパターン23を除去する。次
に、図２の(E) に示したように、ポリイミド系樹脂等の
ペースト状の絶縁物質25A を角型凹部21に注入し、電源
パターン24間に充填する。

【００２５】そして、セラミック基板20を加熱し乾燥し
てペースト状の絶縁物質25A を硬化した絶縁物質25とす
る。次に、セラミック基板20の表面を研磨或いはラッピ
ングして、図２の(F) に図示したように、不要の絶縁物
質25を除去して、電源パターン24の上面を裸出せしめる
とともに、セラミック基板20の表面を平坦化する。

【００２６】そして、平坦化されたセラミック基板20の
表面の全面に、スパッタリング或いは蒸着して銅等の薄
膜（厚さは約10μm)を設け、その後、公知のフォトグラ
フィ手段により、電源パターン24の上面に接続した所望
形状の導体パターン31を設ける。

【００２７】そして、導体パターン31を含むセラミック
基板20の全表面に、ポリイミド系樹脂等をスピンコート
しレベリングして、図２の(G)に図示したように、導体
パターン31の表面を含むセラミック基板20の全表面を、
絶縁層32（厚さは20μm 〜30μm ) で覆う。

【００２８】この導体パターン31と絶縁層32とを設ける
手段を交互に繰り返し、多層構造の回路層とする。セラ
ミックの硬度は、角型凹部21内に充填した絶縁物質25の
硬度よりもはるかに大きく、また、銅箔よりなる電源パ
ターン24の硬度の約３倍である。

【００２９】したがって、本発明のように角型凹部21を
設けて、四周に枠形のセラミックを残したセラミック基
板20は、その表面を研磨或いはラッピングしても周囲の
面がだれることがなくて、上面が底面に平行で且つ真直
な平面となる。

【００３０】したがって、角型凹部が無いときに較べ
て、微細で膜厚が一定な導体パターン31を形成すること
が容易となる。

【００３１】

【発明の効果】以上説明したように本発明は、セラミッ
ク基板に角型凹部を設け、この角型凹部内に厚い銅材よ
りなる電源パターンを設け、その上に薄膜よりなる導体
パターンと絶縁層とを交互に形成した多層回路基板であ
って、高密度実装された半導体チップに、十分に大きい
電源電流を供給することができるばかりでなく、セラミ
ック基板の構成が簡単で、低コストであるという実用上
で優れた効果を奏する。

【００３２】また、セラミック基板上に形成する導体パ
ターンの膜厚が一定であり、且つ微細化が容易である。

【図面の簡単な説明】

【図１】 本発明の実施例の断面図

【図２】 (A) 乃至(G) は本発明方法の製造工程を示す
図

【図３】 従来例の断面図

【符号の説明】

１ 半導体チップ、 ２ ボンデン
グワイヤ、10 セラミック多層基板、 1
1,24 電源パターン、15,31 導体パターン、
16,32 絶縁層、20 セラミック基板、
30 回路層、21 角型凹部、
22 銅箔、23 フォトレジストパター
ン、 25 絶縁物質、

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表面側に角型凹部(21)を有するセラミッ
   ク基板(20)と、 該角型凹部(21)内に形成された、所望に厚い銅箔よりな
   る電源パターン(24)及び該電源パターン(24)間に充填さ
   れた絶縁物質(25)と、 該電源パターン(24)に接続されたパターンを含む導体パ
   ターン(31)と絶縁層(32)とが、該セラミック基板(20)上
   に交互に多段に積層されてなる回路層(30)とを、備えた
   ことを特徴とする多層回路基板。
2. 【請求項２】 セラミック基板(20)の表面側に設けた角
   型凹部(21)に、所望の厚さの銅箔(22)を埋入貼着する工
   程と、 該銅箔(22)上に所望のフォトレジストパターン(23)を形
   成し、エッチングして該銅箔(22)を所望の電源パターン
   (24)とする工程と、 該電源パターン(24)間に絶縁物質(25)を充填し乾燥し、
   次に該セラミック基板(20)の表面を平坦化する工程と、 平坦化された該セラミック基板(20)上に、電源パターン
   (24)に接続するパターンを含む導体パターン(31)と、絶
   縁層(32)とを、交互に多段に積層して回路層(30)を設け
   る工程とを含むことを特徴とする多層回路基板の製造方
   法。