JPS60134497A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法

Info

Publication number
JPS60134497A
JPS60134497A JP24196483A JP24196483A JPS60134497A JP S60134497 A JPS60134497 A JP S60134497A JP 24196483 A JP24196483 A JP 24196483A JP 24196483 A JP24196483 A JP 24196483A JP S60134497 A JPS60134497 A JP S60134497A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
layer
layers
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24196483A
Other languages
English (en)
Inventor
千代士 鎌田
寛治 大塚
細坂 啓
江本 義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24196483A priority Critical patent/JPS60134497A/ja
Publication of JPS60134497A publication Critical patent/JPS60134497A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、配線基板形成技術、特に多層の配線基板形成
に適用して有効な技術ムこ関するもので、たとえば電子
装置における配線基板の形成に利用して有効な技術に関
するものである。
[背景技術] 半導体装置の高集積化、高密度実装化の要請に伴い、ペ
レソI−[載用基板および半導体装置の実装用基板にお
ける配線の微細化とともに微細化された配線の多層化に
よる配線基板の高密度化が一段と要求されると考えられ
る。
一方において、大型コンピュータ等の演算の高速比の要
請に伴い、作動の信頼性保持、向上のため高集積度ペレ
ットを搭載した基板または半導体装置の実装用基板にお
ける配線の電気抵抗の低減化および配線間の電気容量の
減少化も要求されると考えられる。
ところで、従来の配線基板の製造方法としては、たとえ
ば半導体装置の実装用のプリント配線基板があるが、該
基板は通常、ガラス・フェノール樹脂、ガラス・エポキ
シ樹脂等の積層板に印刷等で配線を形成するものである
が、印刷による場合は配線中および配線間隔を微細化す
ることは、非富に難しいと思われる。
また、半導体ペレットを搭載する基板に、アルミナ基板
上にタングステンの配線を印刷にて形成し、その基板を
重ね合わせて形成した多層基板が知られている(エレク
トロニクス[Electronics ]66月号16
.19B2.P143〜。
前記タングステンで配線形成したアルミナ基板は、平坦
形状であるため多層化に適しているが、印刷により配線
形成を行っているため微細化が難しく、タングステン配
線故に電気抵抗が大きいという問題が考えられ、また多
層化する場合に上下配線間の電気的導通をとるための位
置合わせが困難であり、さらに多層化に際し焼結工程を
経るため基材の収縮等による変形、接続部のズレ等によ
り歩留りが低くなるという問題が考えられる。
前記製造方法の他に、配線の微細化が可能でかつ多層形
成した場合も上層と下層の配線間の導通を確実にとるこ
とができる方法として、通常ペレットの製造に採用して
いるフォ1〜リソグラフィと蒸着等で微細パターンを形
成する方法がある。
この方法では、配線および該配線上の絶縁層を厚く形成
することは難しく、それ故、配線の電気−抵抗が大きく
なり、上下層の配線間の電気容量も大きくなってしまう
ため、信頼性が低いという問題が考えられる。
また、無理に配線および絶縁層を厚く形成した場合には
、配線層の上面に大きな凹凸形状が生じることになり、
該配線層上に他の配線層を形成した場合は凹凸がさらに
大きくなっていくため、多層の配線基板を形成すること
は困難であり、また蒸着法で配線を形成した場合には配
線の厚さにむらが生じることになるため該配線基板は信
頼性の低下を来すことにもなる、等の問題があることが
本発明者によって明らかにされた。
[発明の目的] 本発明の目的は、高密度配線が多層形成されてなる信頼
性の高い配線基板に関する技術を提供するものである。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、フォトリソグラフィ技術を利用することによ
り、低抵抗材料からなる微細形状の厚い配線を埋設した
絶縁材で厚い平坦形状の層を形成し、多層化を容易にす
ることにより、信頼性の高い高密度配線からなる多層の
配線基板を達成するものである。
[実施例1] 第1図は、本発明による実施例1である配線基板の製造
方法を示す工程図であり、第2図(a)〜(11は同じ
く各製造工程における状態をその断面図で示したもので
ある。
第1図に示す製造工程に従って、第2図ta+〜tll
を参照しながら、本実施例1の製造方法について説明す
る。
第1図では、製造方法を12工程に細分して説明するが
、第1工程から第4工程までは配線形成、第5〜第8工
程は引出電極形成、第9および第10工程は絶縁層形成
、第11および第12工程はrlIF摩の各工程を示す
ものである。
第1工程であるフォトレジスト膜被着工程は第2図fa
lに示す絶縁基体である炭化ケイ素基板1に、同図(b
)に示すようにフォトレジスト膜2を被着することから
なる。ここでは厚い、たとえば30μmの厚さのフォト
レジスト膜2を被着形成する。
炭化ケイ素基板1は0.1〜3.5重量%のヘリリウム
を含みホントプレス(290kg/cn+、〜2000
℃〜)により形成される。この基板については特開昭5
6−66086号公報、同57−2591号公報により
知られている。フォトレジスト膜2は塗布法によらず、
予め膜(フィルム)として形成されたものを固着(貼付
)することによって形成される。
第2工程の露光、現像を終了した状態が第2図(C)で
あり、現像した後に蒸着またはスパッタリング等にて銅
(またはアルミニウム)3を厚く、たとえば5μm位に
被着形成する第4工程が同図(d)である。銅を被着し
た後、同図(e)に示すように、残っているフォトレジ
スト2の一ケ111を持ち上げて引き剥がす第4工程で
あるビール・オフ工程によりフォトレジスト上に被着さ
れていた銅3は除去されるため炭化ケイ素基板上に被着
形成された厚膜の銅3で所定の配線4が形成されること
になる(同図(f))。
第5工程から第8工程までは、第1から第4までの工程
を繰り返し、第2図(glに示す引出電極5を形成する
工程である。すなわち、第5工程で、たとえば50〜1
00μmの予め膜として形成された厚いフォトレジスト
膜を第2図(flの基板1と配線4の上に被着し、第6
エ程で、既に形成されている配線4上の所定の位置のフ
ォトレジストの一部を露光、現像した後、第7エ程で銅
を非常に厚く、たとえば20μmの厚さで引出電極4を
蒸着等で形成し、次いで第8工程のビール・オフでフォ
トレジスト11%を除去し、前記第2図(glの状態と
する。
第9工程は、絶縁層6を形成するホウケイ酸ガラスの被
着工程であり、ガラス粉末ペーストを厚く、たとえば3
0μmの厚さで被着しく第2図(hl)、その後第10
工程で、たとえば800〜900℃に加熱し、シンタリ
ング(またはデンシファイ)を行い、第2図(i)の絶
縁層上面番やや平坦な形状にすることができる。なお、
絶縁層の形成方法としては他の方法を採用してもよいこ
とはいうまでもなく、たとえばスパッタリングでホウケ
イ酸ガラスを被着する方法によれば、シンタリング工程
を省略してもよく、この場合は低温で絶縁層を形成する
ことができる。
第11工程は、第2図(i)の絶縁層6の上面にホウケ
イ酸ガラスとエツチング速度の等しいレベリング補助材
7、たとえばレジスト等の有機高分子材料またはSOG
等を上面が平坦形状になるように塗布または被着する工
程で、同図(jlの状態を得るものである。
第12工程は、プラズマエツチング法等で第2図01の
レベリング補助材上面より一定の速度でエツチングして
行くことにより、同図(klに示すような引出電極5の
上端面が露出した平坦形状の絶縁層6が形成される。
第2図(1)は、同図(k)の上面に、第1から第4の
工程を再度行うことにより、第2層目の配線4aが形成
された状態を示すものである。同様に、第5から第12
工程を再度行うことにより、2層構造の配線基板を製造
することができる。
そして、完成された各層の上面が平坦形状であるため、
構造上の無理がなく何層にも積層することを容易に行う
ことができ、また幾重に積層しても確実に電気的導通を
とることができる配線基板である。
なお、最上層の上面には、外部電極としての電極パッド
(図示せず)は、第2図(1)に示す配線形成工程、す
なわち、第1から第4の工程を適用すれば、任意の位置
に容易に形成することができる。
また、本実施例1の製造方法によれば、非常に微細な、
たとえば70μm以下のバターニングでありながら非常
に厚い配線4、たとえば30μm以上でも形成すること
ができ、さらに任意の厚さの絶縁層を形成することがで
きるものである。
[実施例2] 第3図は、本発明による実施例2である半導体装置を、
その部分断面図で示したものである。
本実施例2の半導体装置は、前記実施例1の方法で製造
した配線基板8を利用してなるものであって、該配線基
板8上にフェイスダウン型ペレット9を多数取り付けて
なるいわゆるマルチチップモジュール型半導体装置であ
る。
すなわち、炭化ケイ素基板1上に3つの配線層からなる
配線基板の最上層表面の引出電極5上に形成された外部
゛電極たる電極パッド10に半田等のハンプ電極11を
介してベレソート9を取り付けてなるものである。
本実施例2である半導体装置は、その配線基板が銅等の
低抵抗金属からなる微細形状の厚い配線4と誘電率の低
いホウケイ酸ガラスの厚い絶縁層6で形成されているの
で、高集積度のペレット9を同一基板上に多数個取り付
けることができる同時に安定した状態で高速演算を行う
ことができるものである。
[実施例3] 第4図は、本発明による実施例3である半導体装置を、
その部分断面図で示したものである。
本実施例3の半導体装置は、実施例1により製造した配
線基板に、ワイヤホンディングで電気的接続を行うペレ
ットを搭載してなるもので、炭化ケイ素1上に2つの配
線層を形成した配線基板の最上層上面に、ペレット取付
部であるメクライズ層12を銅またはアルミニウム等で
形成し、該ペレット取付部にペレット9を取り付け、同
じく基板上面に形成された電極パッドとペレット」二の
ボンディングパノド13とを金等のワイヤ14でボンデ
ィングして電気的接続を行ったものである。
本実施例3の半導体装置は前記実施例2の半導体装置と
ほぼ同様な特長を有するものである。
[効果] (1)、複数の層からなる配線基板の各層を平坦形状で
形成することにより、多層の配線基板であっても構造上
に無理なく積層することができるので、信頼性の高い多
層基板を形成することができる。
(2)、多層配線基板を基材である電気絶縁性の0.1
〜3.5%のベリリウムを含む炭化ケイ素基板上に形成
することにより、該炭化ケイ素か熱伝導率が高くかつ熱
膨張率が低いので、信頼性の高い配線基板を提供するこ
とができる。
(3)、各層の配線パク−ニングをリソグラフィ技術を
採用することにより、微細パターンの配線を形成するこ
とができる。
(4)、フォトリソグラフィ技術により配線のパターニ
ングを行う際、予め膜(フィルム)として形成された厚
いフォトレジスト臭を用いることにより、微細パターン
であっても金属を蒸着等で厚く形成することができるの
で、高密度の微細配線であっても低電気抵抗の配線を形
成することができる。
(5)、前記(4)と同様の方法で前記(4)に記載し
た配線の所定の位置に厚い形状の引出電極を形成するこ
とにより、該配線上に厚い絶縁層を形成することができ
るので、上下層の配線間の電気容量を低くすることがで
きる。
(6)、絶縁層を誘電率の低いホウケイ酸ガラスで形成
することにより、アルミナ等に比べ大巾に配線間の電気
容量を低減することができる。
(7)、絶縁層をホウケイ酸ガラスで形成することによ
り、炭化ケイ素基板等との熱膨張率の整合を図ることが
容易であるため配線基板の熱衝撃による破壊等を防止で
きる。
(8)、前記(1)〜(7)により、高速演算を行うこ
とができる高集積度ペレットを搭載してなるマルチチッ
プモジュール用であって、信頼性の高い多層からなる配
線基板を得ることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることばいうまでもない。
たとえば、配線材料および電極材料として銅について説
明したが、金またはアルミニウム等の同じ目的で使用す
ることができる材料であれば如何なるものであってもよ
い。
また、実施例に示した配線基板の層の数、配線、引出電
極および絶縁層の厚さは必ずしもそれらの値に規定され
るものでないことばいうまでもない。
さらに、前記実施例1の製造方法において、フォトレジ
ストの除去方法としてビール・オフ法についてのみ説明
したが、これに限るものでなく、いわゆるリフト・オフ
法を用いてもよいことはいうまでもなく、また絶縁層の
エツチングによる研摩工程においても、レベリング補助
材を被着せずに機械的に研摩してもよい。
なお、絶縁材料としては必要に応じてホウケイ酸ガラス
に亜鉛等の他のガラス成分を混合してもよく、リンガラ
スその地間目的に使用できる絶縁材であれば如何なるも
のであってもよい。また機材としては炭化ケイ素を主成
分とするもののみについて記載したが、通常絶縁材とし
て用いられるセラミック材料やシリコン(Si)の基板
であってもよく、場合によっては、ポリイミドなどの耐
熱性有機材料であっても、絶縁層形成をスパッタリング
等の低温で行う方法を採用すれば、使用することができ
る。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のベレッ
ト搭載用基板に適用した場合について説明したが、それ
に限定されるものではなくたとえば、半導体装置の高密
度実装用基板に適用しても有効な技術である。
【図面の簡単な説明】
第1図は、本発明による実施例1である配線基板の製造
方法を示す工程図、 文 第2図(a)〜(す)はそれぞれ各製造工程の基板の一
部を示す断面図、 第3図は、本発明による配線基板の1つを利用してなる
実施例2である半導体装置を示す部分断面図、 第4図は、本発明による配線基板の1つを利用してなる
実施例3である半導体装置を示す部分断面図である。 1・・・炭化ケイ素基板、2・・・フォトレジスト膜、
3・・・銅、4,4a・・・配線、5・・・引出電極、
6・・・絶縁層、7・・・レヘリング補助材、8・・・
配線基板、9・・・ペレット、10・・・電極パッド、
11・・・ハンフ電極、12・・・メタライス層、13
・・・ホンディングバッド、14・・・ワイヤ。

Claims (1)

  1. 【特許請求の範囲】 1.1または2以上の層からなる配線基板において、層
    が一部に引出電極を有する配線を絶縁材で埋設して板状
    に形成されてなるものであって、第1層が絶縁基板表面
    上に形成され、第2層以上が前層表面上に形成されてな
    ることを特徴とする配線基板。 2、配線が銅で形成されていることを特徴とする特許請
    求の範囲第1項記載の配線基板。 3、絶縁基板が炭化ケイ素を主成分とする材料で形成さ
    れていることを特徴とする特許請求の範囲第1項記載の
    配線基板。 4、絶縁材がホウ硼ケイ酸ガラスであることを特徴とす
    る特許請求の範囲第1項記載の配線基板。 5、配線基板がペレット取付基板であることを特徴とす
    る特許請求の範囲第1項記載の配線基板。 6、配線基板が半導体装置の実装基板であることを特徴
    とする特許請求の範囲第1項記載の配線基板。 7.1または2以上の層からなる配線基板の製造方法に
    おいて、配線を形成する工程、該配線の所定部に引出電
    極を形成する工程、前記配線および引出電極を絶縁材料
    で埋設して層を形成する工程、並びに該層の上部を研摩
    する工程からなることを特徴とする配線基板の製造方法
JP24196483A 1983-12-23 1983-12-23 配線基板およびその製造方法 Pending JPS60134497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24196483A JPS60134497A (ja) 1983-12-23 1983-12-23 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24196483A JPS60134497A (ja) 1983-12-23 1983-12-23 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPS60134497A true JPS60134497A (ja) 1985-07-17

Family

ID=17082192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24196483A Pending JPS60134497A (ja) 1983-12-23 1983-12-23 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60134497A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JP2000340906A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP2000340905A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板
JP2013110347A (ja) * 2011-11-24 2013-06-06 Toppan Printing Co Ltd 貫通電極付き配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JPH0240233B2 (ja) * 1986-10-21 1990-09-10 Ngk Spark Plug Co
JP2000340906A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP2000340905A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板
JP2013110347A (ja) * 2011-11-24 2013-06-06 Toppan Printing Co Ltd 貫通電極付き配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP3094481B2 (ja) 電子回路装置とその製造方法
JP4023076B2 (ja) 表裏導通基板及びその製造方法
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
JP3016910B2 (ja) 半導体モジュール構造
JPS62230027A (ja) 半導体装置の製造方法
JPS60134497A (ja) 配線基板およびその製造方法
JP2007194646A (ja) 表裏導通基板の製造方法および表裏導電基板
JP3199637B2 (ja) 多層配線基板の製造方法
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JPH0983141A (ja) セラミック多層基板の製造方法
JP2755587B2 (ja) 回路基板
JP3210740B2 (ja) 多層回路基板および電子モジュ−ルならびに電子装置
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JPS61172353A (ja) セラミツク多層基板
JPH0832244A (ja) 多層配線基板
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP4467341B2 (ja) 多層配線基板の製造方法
JP3610156B2 (ja) 多層配線基板の製造方法
JPH10209332A (ja) 金属基板を含む回路パッケージ及び実装方法
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JPH0439231B2 (ja)
JPS60148191A (ja) 厚膜薄膜混成多層配線基板の製造方法
JPH1154532A (ja) 半導体素子用パッケージ
JPS6010698A (ja) 多層配線基板およびその製造方法