JPS61172353A - セラミツク多層基板 - Google Patents
セラミツク多層基板Info
- Publication number
- JPS61172353A JPS61172353A JP1246485A JP1246485A JPS61172353A JP S61172353 A JPS61172353 A JP S61172353A JP 1246485 A JP1246485 A JP 1246485A JP 1246485 A JP1246485 A JP 1246485A JP S61172353 A JPS61172353 A JP S61172353A
- Authority
- JP
- Japan
- Prior art keywords
- viaholes
- ceramic
- via hole
- inner diameter
- ceramic sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路などの電子部品を搭載するパ
ッケージに関するもので、特にセラミックグリーンシー
ト積層焼成によるセラミック多層基板に関するものであ
る。
ッケージに関するもので、特にセラミックグリーンシー
ト積層焼成によるセラミック多層基板に関するものであ
る。
従来の技術
従来、この種のセラミック多層基板は、パターン寸法に
も余裕があり、また層構成も差程複雑ではなかったので
、比較的余裕のあるヴィアホール配置やパターン設計が
可能であった。しかしながら、近年半導体集積回路の高
密度化、高性能化に伴なって、それを実装するパッケー
ジのパターン密度、ヴィアホール間隔、多層化構造およ
び電気抵抗、信号伝搬速度などに技術的に厳しい仕様が
要請されてきている。
も余裕があり、また層構成も差程複雑ではなかったので
、比較的余裕のあるヴィアホール配置やパターン設計が
可能であった。しかしながら、近年半導体集積回路の高
密度化、高性能化に伴なって、それを実装するパッケー
ジのパターン密度、ヴィアホール間隔、多層化構造およ
び電気抵抗、信号伝搬速度などに技術的に厳しい仕様が
要請されてきている。
これらの仕様を満足するために、セラミック多層基板の
各シートの厚さは０．０５〜０．５■の範囲で、導体パ
ターン間を接続するためのヴィアホールが０，２５〜０
．５Ｗ間隔で設けられ、その層数は数十層にもおよぶ場
合がある。（例えば、“Ｃａｍｐｕ−ｔｅｒ Ｐａｃｋ
ａｇｉｎｇ ； Ｍｏｒｅ Ｃａｐａｂｉｌｉｔｙ ｉ
ｎ Ｌｅｓｓ Ｖｏｌｕ−ｍｅ″ＥＬＥＣＴ几０ＮＩＣ
ＰＡＣＫＡＧＩＮＧ ＡＮＤ ＰＲＯ−ＤＵＣＴＩ
ＯＮ、 ＪＡＮ、 １９８１． Ｐ ６７〜７２）。ま
た、電気抵抗を小さくするために、従来より純度の高い
導体材料を使用し之ジ、電源のためのヴィアホールを大
きくしたりする必要があジ、さらに伝搬定数を最適値に
するために、シート厚を変化して使用する必要が生じた
りしている。
各シートの厚さは０．０５〜０．５■の範囲で、導体パ
ターン間を接続するためのヴィアホールが０，２５〜０
．５Ｗ間隔で設けられ、その層数は数十層にもおよぶ場
合がある。（例えば、“Ｃａｍｐｕ−ｔｅｒ Ｐａｃｋ
ａｇｉｎｇ ； Ｍｏｒｅ Ｃａｐａｂｉｌｉｔｙ ｉ
ｎ Ｌｅｓｓ Ｖｏｌｕ−ｍｅ″ＥＬＥＣＴ几０ＮＩＣ
ＰＡＣＫＡＧＩＮＧ ＡＮＤ ＰＲＯ−ＤＵＣＴＩ
ＯＮ、 ＪＡＮ、 １９８１． Ｐ ６７〜７２）。ま
た、電気抵抗を小さくするために、従来より純度の高い
導体材料を使用し之ジ、電源のためのヴィアホールを大
きくしたりする必要があジ、さらに伝搬定数を最適値に
するために、シート厚を変化して使用する必要が生じた
りしている。
これらの事柄は、セラミックグリーンシートとヴィアホ
ール埋込みの導体ペーストとの焼成収縮率の差や、焼結
されたセラミックと導体金属との熱膨張率の差を大きく
する原因となることがらジ、最上層のセラミックシート
のヴィアホール周辺に、また表面導体パターン上に絶縁
コートを行った場合、ヴィアホール上の絶縁コートにク
ラックが生じやすくなり、信頼性を低下させたり歩留り
を悪くしたジする欠点があった。
ール埋込みの導体ペーストとの焼成収縮率の差や、焼結
されたセラミックと導体金属との熱膨張率の差を大きく
する原因となることがらジ、最上層のセラミックシート
のヴィアホール周辺に、また表面導体パターン上に絶縁
コートを行った場合、ヴィアホール上の絶縁コートにク
ラックが生じやすくなり、信頼性を低下させたり歩留り
を悪くしたジする欠点があった。
発明が解決しようとする問題点
本発明の目的は、上記の欠点、すなわち特に電源などの
配線に使用されるヴィアホールの内径が大きいために最
上層のセラミックシートにクラックが発生し易いという
問題点を解決したセラミック多層基板を提供することに
ある。
配線に使用されるヴィアホールの内径が大きいために最
上層のセラミックシートにクラックが発生し易いという
問題点を解決したセラミック多層基板を提供することに
ある。
問題点を解決するための手段
本発明は上述の問題点を解決するために、表面の導体パ
ターンと内部に導体材料を充填したヴィアホールとを有
するセラミックシートを複数個積層し、最上層のセラミ
ックシート上に電子部品搭載用の電極部含有する多層基
板において、最上層のセラミックシートのヴィアホール
の内径寸法を内層のセラミックシートのヴィアホールの
内径寸法よジ小さくした構成を採用するものでるジ、さ
らに最上層のセラミックシートのヴィアホールの内径寸
法’ｚ０．１２ｍ以下とした構成を採用するものである
。
ターンと内部に導体材料を充填したヴィアホールとを有
するセラミックシートを複数個積層し、最上層のセラミ
ックシート上に電子部品搭載用の電極部含有する多層基
板において、最上層のセラミックシートのヴィアホール
の内径寸法を内層のセラミックシートのヴィアホールの
内径寸法よジ小さくした構成を採用するものでるジ、さ
らに最上層のセラミックシートのヴィアホールの内径寸
法’ｚ０．１２ｍ以下とした構成を採用するものである
。
作用
本発明は上述のように構成し九ので、セラミックグリー
ンシートを積層して焼結する製造工程およびその後のメ
ッキ工程１組立て工程で起るストレスが、最上層のセラ
ミックシートのヴィアホールの径が小さいために抑制さ
れて、クラックが発生しにくくなり、かつ電源パターン
などを結ぶヴィアホールにおいても、最上層のセラミッ
クシート部分の内径のみを小さくシ、内層セラミックシ
ートのヴィアホールは内径を大キくシたま筐でよいため
、配線の電気抵抗を小さくすることが可能である。
ンシートを積層して焼結する製造工程およびその後のメ
ッキ工程１組立て工程で起るストレスが、最上層のセラ
ミックシートのヴィアホールの径が小さいために抑制さ
れて、クラックが発生しにくくなり、かつ電源パターン
などを結ぶヴィアホールにおいても、最上層のセラミッ
クシート部分の内径のみを小さくシ、内層セラミックシ
ートのヴィアホールは内径を大キくシたま筐でよいため
、配線の電気抵抗を小さくすることが可能である。
実施例
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
本発明の一実施例を断面図で示す第１図において、セラ
ミック多層基板１は、内層の導体パターン２３等と、こ
れを接続するための導体材料ペースト’を充填した内層
のヴィアホール２１，２２％とを有する複数の内層セラ
ミックシート２０と、最上層に配置され電子部品を取付
ける電極２．その接続のための導体パターン３および内
層への接続のため導体材料ペーストを充填した最上層の
ヴィアホール１１を有する最上層セラミックシート１０
とから成り、このヴィアホール１１の内径寸法が内層の
ヴィアホール２１の内径寸法より小さくしである。
ミック多層基板１は、内層の導体パターン２３等と、こ
れを接続するための導体材料ペースト’を充填した内層
のヴィアホール２１，２２％とを有する複数の内層セラ
ミックシート２０と、最上層に配置され電子部品を取付
ける電極２．その接続のための導体パターン３および内
層への接続のため導体材料ペーストを充填した最上層の
ヴィアホール１１を有する最上層セラミックシート１０
とから成り、このヴィアホール１１の内径寸法が内層の
ヴィアホール２１の内径寸法より小さくしである。
このようなセラミック多層基板の製造方法は、アルミナ
粉末を有機バインダで固めてシート状に成形した生のセ
ラミックグリーンシートｌｔ層して、焼結して作られる
。通常、セラミックグリーンシートとヴィアホール埋込
みの導体材料ペーストの焼成収縮率の差は、良くコント
ロールされたもので０．１〜０．２％程度、さらに焼成
されたセラミックと導体金属の熱膨張率の差は、０．５
ｘ １００−６ｄｅ 程度有り、さらに焼成条件、
材料ロフトおよび製造のばらつきにより大きくなること
があり、比較的大きなヴィアホール９例えば０．２〜０
．５”φ程度のヴィアホール金内層から最上層に貫通さ
せた場合、焼成によって、さらにその後のメッキ工程２
組立て工程の各種ストレスによって、たやすくクラック
が発生し、歩留ジの低下をきたしていた０ 本発明の一実施例を示す第１図のように、最上層セラミ
ックシート１０のヴィアホール１１を内層セラミックシ
ート２０のヴィアホール２１よりも小さくすることによ
って、クラックは発生し離くなシ、歩留りの低下を生じ
ず、さらに電源パターン４と接続する内層のヴィアホー
ル２１は大きくしたままでよいので、特に必要な配線の
電気抵抗を小さくすることが可能である。また、最上層
のヴィアホールの内径寸法と、クラックの発生率の調査
実験の結果では、内層のヴィアホールの内径寸法が０．
２■中の場合、最上層のセラミックシートのヴィアホー
ルの内径寸法が０．１ ｍ中で皆無となり、０．１２＋
ａ＋中でもクラックの発生確率は非常に小さくなること
から、最上層のヴィアホール寸法を０．１２ ｗａ中以
下とするとよい。
粉末を有機バインダで固めてシート状に成形した生のセ
ラミックグリーンシートｌｔ層して、焼結して作られる
。通常、セラミックグリーンシートとヴィアホール埋込
みの導体材料ペーストの焼成収縮率の差は、良くコント
ロールされたもので０．１〜０．２％程度、さらに焼成
されたセラミックと導体金属の熱膨張率の差は、０．５
ｘ １００−６ｄｅ 程度有り、さらに焼成条件、
材料ロフトおよび製造のばらつきにより大きくなること
があり、比較的大きなヴィアホール９例えば０．２〜０
．５”φ程度のヴィアホール金内層から最上層に貫通さ
せた場合、焼成によって、さらにその後のメッキ工程２
組立て工程の各種ストレスによって、たやすくクラック
が発生し、歩留ジの低下をきたしていた０ 本発明の一実施例を示す第１図のように、最上層セラミ
ックシート１０のヴィアホール１１を内層セラミックシ
ート２０のヴィアホール２１よりも小さくすることによ
って、クラックは発生し離くなシ、歩留りの低下を生じ
ず、さらに電源パターン４と接続する内層のヴィアホー
ル２１は大きくしたままでよいので、特に必要な配線の
電気抵抗を小さくすることが可能である。また、最上層
のヴィアホールの内径寸法と、クラックの発生率の調査
実験の結果では、内層のヴィアホールの内径寸法が０．
２■中の場合、最上層のセラミックシートのヴィアホー
ルの内径寸法が０．１ ｍ中で皆無となり、０．１２＋
ａ＋中でもクラックの発生確率は非常に小さくなること
から、最上層のヴィアホール寸法を０．１２ ｗａ中以
下とするとよい。
また、最上層のセラミックシートの表面の導体パターン
上に２０〜５０μｍ程度の絶縁コートを設けることがあ
るが、この素材はセラミックシートとほぼ同じ焼成収縮
率および熱膨張率をもっており、最上層のセラミックシ
ートと共に変形するためクラックを発生しない。
上に２０〜５０μｍ程度の絶縁コートを設けることがあ
るが、この素材はセラミックシートとほぼ同じ焼成収縮
率および熱膨張率をもっており、最上層のセラミックシ
ートと共に変形するためクラックを発生しない。
なお本実施例では、シート数が６層の場合を示したが、
その他の多層の場合にも同様に適用されることはいうま
でもない。
その他の多層の場合にも同様に適用されることはいうま
でもない。
発明の効果
以上に説明したように、本発明によれば、最上層のヴィ
アホールの後金内層のヴィアホールの径よシ小さくする
ことによって、クラックがなく、高信頼性のセラミック
多層基板を高い歩留ｐで得ることができるという効果が
ある。
アホールの後金内層のヴィアホールの径よシ小さくする
ことによって、クラックがなく、高信頼性のセラミック
多層基板を高い歩留ｐで得ることができるという効果が
ある。
第１図は本発明の一実施例を部分的に示す断面図である
。 １・・・・・・セラミック多層基板、２・・・・・・電
極、３・・・−・導体パターン、４・・・・・・電源パ
ターン、５・・・・・・絶縁コート、１０・・・・・・
最上層セラミックシート、１１・・・・・・最上層のヴ
ィアホール、２０・−・・・内層セラミックシート、２
１・・・・−・内層のヴィアホール、２２・・・・・・
内層のヴィアホール、２３・・・・・・内層の導体パタ
ーン。
。 １・・・・・・セラミック多層基板、２・・・・・・電
極、３・・・−・導体パターン、４・・・・・・電源パ
ターン、５・・・・・・絶縁コート、１０・・・・・・
最上層セラミックシート、１１・・・・・・最上層のヴ
ィアホール、２０・−・・・内層セラミックシート、２
１・・・・−・内層のヴィアホール、２２・・・・・・
内層のヴィアホール、２３・・・・・・内層の導体パタ
ーン。
Claims (2)
- （１）表面の導体パターンと内部に導電材料を充填した
ヴィアホールとを有するセラミックシートを複数個積層
し、かつ最上層セラミックシート上に電極部を設けた電
子部品搭載用セラミック多層基板において、最上層のセ
ラミックシートのヴィアホール内径寸法を、内層のセラ
ミックシートのヴィアホールの内径寸法よりも小さくし
たことを特徴とするセラミック多層基板。 - （２）最上層に配置されるセラミックシートのヴィアホ
ールの内径寸法を０．１２ｍｍ以下としたことを特徴と
する特許請求範囲第１項記載のセラミック多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60012464A JPH067578B2 (ja) | 1985-01-28 | 1985-01-28 | セラミツク多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60012464A JPH067578B2 (ja) | 1985-01-28 | 1985-01-28 | セラミツク多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61172353A true JPS61172353A (ja) | 1986-08-04 |
| JPH067578B2 JPH067578B2 (ja) | 1994-01-26 |
Family
ID=11806078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60012464A Expired - Lifetime JPH067578B2 (ja) | 1985-01-28 | 1985-01-28 | セラミツク多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067578B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2649829A1 (fr) * | 1989-07-17 | 1991-01-18 | Nec Corp | Substrat ceramique multicouche pour cablage |
| JPH0779079A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | セラミック多層配線基板 |
| JPH07176864A (ja) * | 1993-12-21 | 1995-07-14 | Fujitsu Ltd | 多層セラミック基板の製造方法 |
| JP2006032442A (ja) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
| JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP2007520881A (ja) * | 2004-01-14 | 2007-07-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126154A (en) * | 1981-01-30 | 1982-08-05 | Nec Corp | Lsi package |
| JPS59158364U (ja) * | 1983-04-11 | 1984-10-24 | イビデン株式会社 | 複合多層配線基板 |
| JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
| JPS60165795A (ja) * | 1984-02-08 | 1985-08-28 | 松下電器産業株式会社 | 多層基板およびその製造方法 |
-
1985
- 1985-01-28 JP JP60012464A patent/JPH067578B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126154A (en) * | 1981-01-30 | 1982-08-05 | Nec Corp | Lsi package |
| JPS59158364U (ja) * | 1983-04-11 | 1984-10-24 | イビデン株式会社 | 複合多層配線基板 |
| JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
| JPS60165795A (ja) * | 1984-02-08 | 1985-08-28 | 松下電器産業株式会社 | 多層基板およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2649829A1 (fr) * | 1989-07-17 | 1991-01-18 | Nec Corp | Substrat ceramique multicouche pour cablage |
| JPH0779079A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | セラミック多層配線基板 |
| JPH07176864A (ja) * | 1993-12-21 | 1995-07-14 | Fujitsu Ltd | 多層セラミック基板の製造方法 |
| JP2007520881A (ja) * | 2004-01-14 | 2007-07-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 |
| JP4806356B2 (ja) * | 2004-01-14 | 2011-11-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一のバイアにより固定されたパッドをもつ多層セラミック基板 |
| JP2006032442A (ja) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
| JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP4535801B2 (ja) * | 2004-07-28 | 2010-09-01 | 京セラ株式会社 | セラミック配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH067578B2 (ja) | 1994-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| US6967138B2 (en) | Process for manufacturing a substrate with embedded capacitor | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| US20100032196A1 (en) | Multilayer wiring board, semiconductor package and method of manufacturing the same | |
| JPS5827665B2 (ja) | 多層セラミツク基板 | |
| US11139230B2 (en) | Flip-chip package substrate and method for preparing the same | |
| CN104589738A (zh) | 多层陶瓷基板及其制造方法 | |
| JP3167141B2 (ja) | 集積回路用パッケージ | |
| JPS61172353A (ja) | セラミツク多層基板 | |
| JP2007180083A (ja) | 半導体チップ搭載用基板およびその製造方法 | |
| JPH0983141A (ja) | セラミック多層基板の製造方法 | |
| JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP2005136232A (ja) | 配線基板 | |
| JP3769514B2 (ja) | 配線基板 | |
| JPS61172354A (ja) | セラミツク多層基板 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| EP4239668A1 (en) | Wiring board, electronic device, and electronic module | |
| US11854742B2 (en) | Capacitor intergated structure.capacitor unit and manufacturing process thereof | |
| JPS60134497A (ja) | 配線基板およびその製造方法 | |
| WO2006051916A1 (ja) | セラミック多層基板 | |
| JPS63261862A (ja) | 半導体装置 | |
| JP4254540B2 (ja) | 多層セラミック基板および複合電子部品 | |
| JP2968375B2 (ja) | セラミック基板の製造方法 | |
| JP3894810B2 (ja) | 多数個取り配線基板 | |
| JPH0719162Y2 (ja) | 集積回路パッケージ |