FR2649829A1 - Substrat ceramique multicouche pour cablage - Google Patents

Substrat ceramique multicouche pour cablage Download PDF

Info

Publication number
FR2649829A1
FR2649829A1 FR9009110A FR9009110A FR2649829A1 FR 2649829 A1 FR2649829 A1 FR 2649829A1 FR 9009110 A FR9009110 A FR 9009110A FR 9009110 A FR9009110 A FR 9009110A FR 2649829 A1 FR2649829 A1 FR 2649829A1
Authority
FR
France
Prior art keywords
holes
wiring
layers
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9009110A
Other languages
English (en)
Other versions
FR2649829B1 (fr
Inventor
Sakae Yokokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2649829A1 publication Critical patent/FR2649829A1/fr
Application granted granted Critical
Publication of FR2649829B1 publication Critical patent/FR2649829B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

L'invention concerne un substrat céramique multicouche pour câblage possédant un empilement d'une pluralité de couches céramiques 1a, 1b, chacune étant formée avec des trous 11, 12 de passage qui sont connectés l'un à l'autre par une pâte conductrice insérée dans lesdits trous de passage. Parmi ces couches céramiques, celles 1b qui constituent une région de couches intermédiaires sont formées chacune avec une pluralité de trous 11 de passage parallèles qui sont écartés l'un de l'autre dans la direction perpendiculaire à la direction de l'épaisseur de la couche céramique. Avec de tels trous de passage, le substrat réduit la résistance dans la région de couches intermédiaires, et, par conséquent, la résistance à la conduction de l'ensemble des trous de passage.

Description

SUBSTRAT CERAMIQUE MULTICOUCHE
POUR CABLAGE
ARRIERE-PLAN DE L'INVENTION
La présente invention se rapporte à un substrat céramique multicouche pour câblage et,plus particulièrement, à la structure des trous de passage qui sont formés dans un tel substrat pour câblage Un substrat céramique multicouche pour câblage est très utilisé en tant que substrat pour câblage pour des types variés d'équipement électronique. Ce type de substrat pour câblage possède une pluralité de couches céramiques à
l'état vert qui sont connectées dans une confi-
guration feuilletée Les trous de passage sont formes, un dans chaque couche à l'état vert en alignement l'un avec l'autre et sont remplis avec
une pâte conductrice. Un motif de câblage par-
ticulier est formé sur la surface de chaque couche à l'état vert et connecté au trou de passage de la couche. Les motifs de câblage sur les couches à l'état vert voisines sont connectés d'une couche
à l'autre par les trous de passage.
Dans la structure ci-dessus, tous les trous de passage interconnectant les motifs de câblage prévus sur les couches à I 'état vert individuelles ont la même configuration, de sorte
que la résistance à la conduction est indésirable-
ment élevée. Pour éliminer ce problème, chacun des trous de passage peut être prévu avec un diamètre plus grand ou,autrement, une pluralité de trous de passage peut être désignée pour chacun des usages déterminés. Cependant avec la disposition de plus grand diamètre, il arrive souvent que
la quantité de pâte conductrice introduite soit in-
suffisante ou nue la pâte s'échappe. De tels évé-
nements empêcheraient le substrat pour câblage -d'atteindre une résistance souhaitée en dépit des trous de passage plus grands.La disposition à trous de passage multiples n'est pas praticable sans qu'une zone prévue sur la surface du substrat pour câblage pour interconnecter les trous de passage soit accrue en dimension, empêchant une répartition dense des éléments de câblage sur la
surface du substrat.
RESUME DE L'INVENTION
C'est donc un but de la présente inven-
tion de fournir un substrat céramique multicouche
pour câblage fiable et de haute performance.
C'est un autre but de la présente. inven-
tion de fournir un substrat céramique multicouche
pour câblage qui réduise la résistance à la conduc-
tion des trous de passage.
C'est un autre but de la présente inven-
tion de fournir un substrat céramique multicouche
pour câblage amélioré d'une manière générale.
Selon la présente invention, un sub-
strat céramique multicouche pour câblage ayant un empilement d'une pluralité de couches céramiques, chacune étant formée avec des trous de passage qui sont connectés l'un à l'autre par une pâte conductrice insérée dedans, comprend une pluralité de premiers trous de passage parallèles formés dans chacune des couches céramiques, qui constituent - une région de couche intermédiaires, et écartés
3 2649829
l'un de l'autre dans une direction perpendicu-
laire à une direction d'épaisseur de la couche de céramique, un seul second trou de passage formé dans chacune des couches céramiques qui constituent les régions de couches de surface entre lesquelles les régions de couches intermédiaires sont intercalées, et une zone de contact pour connecter le seul second trou de passage à la pluralité de premiers trous de passage parallèles
BREVE DESCRIPTION DES DESSINS
Les buts ci-dessus et autres, les earac-
téristiques et avantages de la présente invention
deviendront plus apparents à partir de la descrip-
tion détaillée suivante associée aux dessins d'ac-
compagnement dans lesquels: La Figure 1 est une coupe montrant un substrat céramique multicouche pour câblage de l'art antérieur; La Figure 2 est une coupe montrant un substrat céramique multicouche pour câblage de l'art antérieur ayant une pluralité de trous de passage parallèles; La Figure 3 est une coupe montrant un substrat céramique multicouche pour câblage réalisant la présente invention; La Figure 4 est une coupe selon le plan IV-IV de la.Figure 3; et La Figure 5 est une coupe montrant
une modification du mode de réalisation illustré.
4 2649829
DESCRIPTION DES MODES PREFERES DE REALISATION
Pour mieux comprendre la présente inven-
tion, une brève référence sera faite à un sub-
strat céramique multicouche pour câblage de l'art antérieur, montré en Figure I. Corrme montré, le substrat pour câblage de l'art antérieur possède un empilement de couches céramiques à l'état vert I chacune étant prévue avec un trou de passage
2 et un motif de câblage particulier, non mon-
tré Le trou de passage 2 est rempli avec une
pâte conductrice et est connecté au motif de ca-
blage associé. Les motifs de câblage sur les cou-
ches à l'état vert voisines sont connectés l'un à l'autre par les trous dé passage 2. Pour fabriquer un tel substrat multicouche. pour câblage., les trous
de passage 2 sont formes dans les couches indivi-
duelles. à l'état vert I avant que la dernière ne soit empilée. Ensuite, la pâte conductrice est insérée dans les trous.de passage 2 des couches à l'état vert 1 par impression d'un film épais qui est connue en soi de la technique,
tandis qu'un motif de câblage particulier est for-
mé sur la surface de chaque couche à l'état vert 1. Les couches à l'état vert 1 avec les trous 2 et les motifs de câblage sont empilées et ensuite unifiées en une structure lamellaire par pression à chaud ce qui est aussi connu
de la technique. Finalement, la structure lamel-
laire est chauffée pour en éliminer un liant.
Dans la structure ci-dessus, tous les trous de passage 2 interconnectant les motifs de câblage prévus sur les couches à l'état.vert individuelles 1 ont la même configuration, de sorte que leur résistance à la conduction est
indésirablement élevée, corrme établi antérieurement.
Pour éliminer ce problème, il a été habituel d'augmenter le diamètre des trous de passage 2 ou, comme montré en Figure 2, de prévoir une pluralité *de trous de passage 2 pour chacune des différentes destinations Spécifiquement, dans la configuration 'de la Figure 2, une pluralité de trous de passage parallèles 2 est formée côte à côte dans chaque couche à l'état vert I. Cependant, avec la disposition de diamètre plus grand, il arrive souvent que la quantité de pâte conductrice insérée soit insuffisante ou que la pâte s'échappe pendant l'opération d'impression du film épais. De tels événements empêcheraient le substrat pour càblaae d'atteindre une résistance souhaitée
en -dépit des trous de passage plus grands 2.
La disposition à trous de passage multiples montrée en Figure 2 n'est pas praticable sans qu'une zone 3 prévue sur la surface du substrat pour câblage pour l'interconnexion des trous de passage soit accrue en dimension, empêchant les éléments de câblage d'être disposés de façon dense sur
la -surface du substrat.
Se référant aux Figures 3 et 4, un
substrat céramique multicouche pour câblage réali-
sant l'invention est montré. Dans ceS Figures, les composants et les éléments de la structure semblables sont désignés par les mêmes numéros
de référence, et une description redondante
sera évitée pour la simplicité. Il est à remarquer que les valeurs numériques spécifiques qui seront citées sont les valeurs mesurées avant
6 2649829
que le substrat ne soit chauffé et décrois-
sent usuellement de 11 à 13 pour-centS à cause de la contraction après chauffage Corrme montré dans les Figures 3 et 4, le substrat pour càblage possède une pluralité de couches céramiques à l'état vert empilées l'une sur l'autre, c'est à dire des couches à l'état vert la constituant les régions des couches de surface opposées et des couches à l'état vert lb
constituant une région de couches intermédiaires.
Les couches à l'état vert intermédiaires lb sont formées chacune avec des premiers trous de passage 11 parallèles qui sont écartés les uns des autres dans la direction perpendiculaire à la direction de l'épaisseur de la couche à l'état vert. Comnme montré en Figure 4, cinq trous ce cette sorte Il sont formés dans chaque couche à l'état vert lb, et chacun a un diamètre A qui est essentiellement le même que le diamètre du trou de passage de l'art antérieur, à savoir 0,25 millimètre. Ces trous de passage 11 qui sont situés au plus près l'un de l'autre sont espacés d'une distance B qui est choisie égale à 0,67 millimètre. Les couches à l'état vert la constituant les régions des couches de surface sont prévues chacune avec un seul second trou de passage 12. Chacun des seconds trous de passage 12 est connecté aux premiers trous de passage 11 par une zone de transfert 13 qui sert de zone de contact et sera décrite spécifiquement plus loin. Corrme montré en Figure 4, les zones de transfert 13 sont circulaires si observées dans une vue en plan, et chacune possède un diamètre de 2,0 millimètres afin d'être connectée à tous les cinq trous de passage il Le substrat céramique multicouche pour
câblage ayant la structure ci-dessus est fabri-
qué selon la procédure suivante.
D'abord, les couches céramiques à l'état vert la et lb sont produites. Spécifiquement, de la poudre d'aluminium et un liant pour la
solidification sont dissous dans un solvant or-
ganique pour préparer une suspension épaisse, et ensuite la suspension épaisse est déposée à l'aide d'une raclette pour former un film Les couches à l'état vert résultantes la et lb ont une épaisseur de 0,l millimètre et une surface d'environ 15D millimètres carrés chacune. Ensuite, les trous de passage sont formés dans les couches à l'état vert la et lb. Le nombre de trous de passage formé dans les couches à l'état vert la et lb est d'environ 2000 au total. Parmi eux,environ 1000 trous de passage attribués aux signaux sont exécutés chacun comme le trou de passage unique 2 classique, Figure 2, tandis qu'environ 1000 autres trous de passage adaptés pour l'alimentation en énergie et la mise à la terre sont exécutés comme les trous de passage 11 formés dans les couches à
I'état vert intermédiaire lb,Figures 3 et 4.
Après cela, la pâte conductrice est insérée dans les trous de passage par impression d'un film épais et,en même temps, un motif de câblage prédéterminé est produit sur la surface de la couche. Dans le mode de réalisation illustré,
la pâte conductrice est exécutée avec du tung-
stène (W). Il est à remarquer que la pâte conduc-
trice est facilement insérée dans les trous de passage parce que le diamètre de chaque trou est aussi petit que celui de l'art antérieur, à savoir 0,25 millimètre. A cette étape de la
fabrication, les zones de transfert 13 sont im-
primées sur les couches à l'état vert individuelles, intermédiaires lb. Les couches à l'état vert la et lb produites sélectivement avec les premiers trous de passage 11, les seconds trous de passage 12, les zones de transfert 13 et les motifs de câblage corrmne établi ci-dessus sont empilées ensemble à l'aide d'un gabarit, non montré. Dans le mode de réalisation illustré, le substrat pour
câblage possède trente couches à l'état vert inter-
médiaires lb, cinq couches à l'état vert supé-
rieures la, et cinq couches à l'état vert infé-
rieures la. L'empilement des couches à l'état vert la et lb est unifié ensemble par pression
à chaud pour former une structure lamellaire.
La pression à chaud est effectuée à 100 degrés
centigrades pendant environ I heure et en appli-
quant une pression de 150 kilograrrmes par centi-
mètre carré. Le substrat pour câblage résultant est épais d'environ 3,5 millimètres. Finalement,
la structure lamellaire est chauffée pour en éli-
miner le liant À Des expériences ont montré que les trous de passage du substrat céramique multicouche pour câblage fabriqués par la procédure cidessus
ont une résistance à la conduction de 6,5 milli-
ohms.11 sera par conséquent observé que la con-
figuration à trous de passage du mode de réalisa-
tion illustré réduit considérablement la résistance sans recourir à un diamètre plus grand, si on la compare à la configuration du type à un seul trou de passage de l'art antérieur, Figure I,dont la
résistance est de 14,0 milliohms.
Dans le mode de réalisation illustré, les premiers trous de passages formés dans chaque couche à l'état vert lb ne sont pas électriquement connectés l'un à l'autre. Autrement, come montrés en Figure 5., ils peuvent être électriquement connectés dans la couche à 1' état vert lb par une zone de connexion 21 Spécifiquement, en Figure , la zone de connexion 21 est imprimée sur toutes les couches céramiques à l'état vert intermédiaires
lb selon le même dessin que la zone de trans-
fert 13. Quand tous les premiers trous de passage Il sont connectés ensemble dans la configuration montrée en Figures 3 et 4, ils sont susceptibles de désalignement qui peut arriver au cours de l'empilement: si l'une quelconque des
couches à l'état vert lb est désalignée même fai-
blement par rapport aux autres le courant attendu pour circuler entre les trous de passage 11 ne sera pas constant -et de ce fait provoquera une
conduction incomplète Par contre,l'autre confi-
guration de la Figure 5 maintient sûrement les trous de passage- Il en connexion avec la zone de connexion 21 même si l'une quelconque des couches à l'état vert lb est désalignée. De plus, les zones de connexion 21 servent à réduire la résistance à la conduction des trous de
passage à 3,9 milliohms ce qui est même infé-
rieur à la résistance qu'on peut atteindre avec le mode de réalisation précédent En résumé, il sera observé que la présente invention fournit un substrat céramique
multicouche pour câblage fiable et de haute per-
formance Spécifiquement, la résistance des trous de passage dans les couches intermédiaires est réduite pour admettre que la pâte conductrice est sûrement insérée dans les trous de passage, tandis que la résistance à la conduction de l'ensemble des trous de passage est réduite sans effectuer de répartition dense des éléments de càblaae sur
la surface du substrat.
Des modifications diverses deviendront possibles pour ceux qui sont compétents dans cette
- technique après avoir reçu les enseignements de-
la présente description sans s'écarter de son
domaine li

Claims (3)

  1. REVENDICATIONS
    i. Un substrat céramique multicouche
    pour câblage possédant un empilement d'une plura-
    lité de couches céramiques (la, lb), chacune étant formée avec des trous de passage qui sont connectés l'un à l'autre à l'aide d'une pâte conductrice insérée dans lesdits trous de passage, comprenant: une pluralité de premiers trous (11) de passage parallèles formée dans chacune des couches céramiques (lb) qui constituent une région de couches intermédiaires
    et écartés l'un de l'autre dans une direction per-
    pendiculaire à une direction d'épaisseur de ladite couche céramique; un seul second trou (12) de passage formé dans chacune des couches céramiques (la)'qui constituent des régions de couches de surface entre lesquelles la région de couches intermédiaires est intercalée; et une zone de contact (13) pour connecter ledit seul
    second trou de passage à ladite pluralité de pre-
    miers trous de passage parallèles.
  2. 2. Un substrat pour câblage selon la revendication I, comprenant de plus ure zone (21) de
    connexion pour connecter ladite pluralité de pre-
    miers trous (11) de passage parallèles l'un à l'autre.
  3. 3. Un substrat pour câblage selzr la revendication 2, dans lequel ladite zone de contact et ladite zone de connexion sont imprimées sur lesdites couches céramiques constituant la région de couches intermédiaires.
FR9009110A 1989-07-17 1990-07-17 Substrat ceramique multicouche pour cablage Expired - Lifetime FR2649829B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18255389A JPH0797705B2 (ja) 1989-07-17 1989-07-17 多層セラミツク基板

Publications (2)

Publication Number Publication Date
FR2649829A1 true FR2649829A1 (fr) 1991-01-18
FR2649829B1 FR2649829B1 (fr) 1992-02-07

Family

ID=16120290

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9009110A Expired - Lifetime FR2649829B1 (fr) 1989-07-17 1990-07-17 Substrat ceramique multicouche pour cablage

Country Status (4)

Country Link
US (1) US5110654A (fr)
JP (1) JPH0797705B2 (fr)
CA (1) CA2021285C (fr)
FR (1) FR2649829B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445759A1 (fr) * 1990-03-07 1991-09-11 Fujitsu Limited Structures multicouches avec interconnexion des couches
EP0869553A2 (fr) * 1997-04-01 1998-10-07 Applied Materials, Inc. Traversée conductrice pour un corps en céramique et méthode de fabrication associée
EP3709352A1 (fr) * 2019-03-11 2020-09-16 Hitachi Metals, Ltd. Substrat céramique

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
US5531945A (en) * 1992-04-13 1996-07-02 Mitsubishi Gas Chemical Company, Inc. Process for the production of base board for printed wiring
EP1981317A3 (fr) * 1996-01-11 2008-10-29 Ibiden Co., Ltd. Carte à circuit imprimé multicouche et son procédé de fabrication
US6303879B1 (en) * 1997-04-01 2001-10-16 Applied Materials, Inc. Laminated ceramic with multilayer electrodes and method of fabrication
US6267839B1 (en) * 1999-01-12 2001-07-31 Applied Materials, Inc. Electrostatic chuck with improved RF power distribution
US7319197B2 (en) 2002-05-23 2008-01-15 International Business Machines Corporation Structure of stacked vias in multiple layer electrode device carriers
JP3960277B2 (ja) * 2002-10-23 2007-08-15 株式会社村田製作所 高周波モジュールおよび通信装置
JP4960583B2 (ja) * 2004-07-07 2012-06-27 Ｔｄｋ株式会社 積層型ｌｃ複合部品
JP2006229034A (ja) * 2005-02-18 2006-08-31 Toshiba Corp 配線基板とその製造方法
DE102006018874A1 (de) * 2006-04-24 2007-10-25 Infineon Technologies Ag Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung
JP5397007B2 (ja) * 2009-05-14 2014-01-22 富士通株式会社 プリント配線板および電子部品パッケージ
JP5430494B2 (ja) * 2009-09-28 2014-02-26 京セラ株式会社 配線基板
KR101161971B1 (ko) * 2010-07-21 2012-07-04 삼성전기주식회사 다층 회로 기판 및 다층 회로 기판의 제조 방법
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
JP2015191991A (ja) * 2014-03-28 2015-11-02 京セラサーキットソリューションズ株式会社 配線基板
JP6380547B2 (ja) * 2014-09-30 2018-08-29 株式会社村田製作所 多層基板
JP2016085818A (ja) * 2014-10-24 2016-05-19 日本特殊陶業株式会社 誘導加熱コイル、電磁調理器および瞬間湯沸器
JP2016106427A (ja) * 2016-03-03 2016-06-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法および実装構造体の製造方法
JP6869209B2 (ja) * 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
JP7076347B2 (ja) * 2018-09-18 2022-05-27 日本特殊陶業株式会社 導波管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172353A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
FR2593346A1 (fr) * 1986-01-17 1987-07-24 Nec Corp Substrat de cablage utilisant une ceramique comme isolant
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
JPS62244631A (ja) * 1986-04-17 1987-10-26 日本電気株式会社 複合積層セラミツク部品の製造方法
US4871608A (en) * 1986-12-10 1989-10-03 Ngk Spark Plug Co., Ltd. High-density wiring multilayered substrate
JPH0247892A (ja) * 1988-08-10 1990-02-16 Hitachi Ltd セラミック多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPS61172353A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
FR2593346A1 (fr) * 1986-01-17 1987-07-24 Nec Corp Substrat de cablage utilisant une ceramique comme isolant

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 14, no. 9, février 1979, page 2581, New York, US; L.C. ANDERSON et al.: "Low-dielectric glass substrate" *
PATENT ABSTRACTS OF JAPAN, vol. 10, no. 379 (E-465)[2436], 18 décembre 1986; & JP-A-61 172 353 (NEC CORP.) 04-08-1986 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445759A1 (fr) * 1990-03-07 1991-09-11 Fujitsu Limited Structures multicouches avec interconnexion des couches
AU628256B2 (en) * 1990-03-07 1992-09-10 Fujitsu Limited A multilayer structure and its fabrication method
US5219639A (en) * 1990-03-07 1993-06-15 Fujitsu Limited Multilayer structure and its fabrication method
EP0869553A2 (fr) * 1997-04-01 1998-10-07 Applied Materials, Inc. Traversée conductrice pour un corps en céramique et méthode de fabrication associée
EP0869553A3 (fr) * 1997-04-01 1999-04-21 Applied Materials, Inc. Traversée conductrice pour un corps en céramique et méthode de fabrication associée
US6255601B1 (en) 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
EP3709352A1 (fr) * 2019-03-11 2020-09-16 Hitachi Metals, Ltd. Substrat céramique

Also Published As

Publication number Publication date
CA2021285C (fr) 1993-02-09
JPH0797705B2 (ja) 1995-10-18
US5110654A (en) 1992-05-05
JPH0348495A (ja) 1991-03-01
CA2021285A1 (fr) 1991-01-18
FR2649829B1 (fr) 1992-02-07

Similar Documents

Publication Publication Date Title
FR2649829A1 (fr) Substrat ceramique multicouche pour cablage
CN103503122B (zh) 半导体装置
EP0221616B1 (fr) Composant opto-électronique pour montage en surface et son procédé de fabrication
EP0920036A1 (fr) Transformateur en circuit intégré
FR2614492A1 (fr) Circuit pourvu d'elements de borne et procede de fabrication de celui-ci
EP0074303B1 (fr) Ebauche de circuit électrique multicouche et procédé de fabrication de circuits multicouches en comportant application
FR2810162A1 (fr) Element photoemissif et substrat isolant pour un tel element
WO2003019668A1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
FR2736206A1 (fr) Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
US8860200B2 (en) Stacked electronic device and method of making such an electronic device
FR2572849A1 (fr) Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
FR2648288A1 (fr) Procede de fabrication d'actionneurs electrostrictifs, et articles ainsi obtenus
EP2625711B1 (fr) Procédé de fabrication d'un circuit
FR2993397A1 (fr) Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
FR2650471A1 (fr) Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
EP1700343A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
EP0961318A1 (fr) Circuit intégré avec couche d'arrêt
EP0080233B1 (fr) Procédé permettant de réaliser un circuit électronique protégé contre les charges électriques statiques
CA2201037C (fr) Boitier de circuit integre
EP0059206B1 (fr) Circuit imprime et son procede de fabrication
EP2126976B1 (fr) Panneau de diodes organiques électroluminescentes doté d'électrodes integrées d'alimentation supérieure
EP0562977B1 (fr) Procédé d'obtention d'inserts céramiques isolants par empilement multicouches
WO2002078088A1 (fr) Assemblage de composants d'epaisseurs diverses
FR2460035A1 (fr) Canon electronique pour tubes a rayons cathodiques et son procede de fabrication
EP0858108B1 (fr) Structure monobloc de composants empilés