FR2572849A1 - Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication - Google Patents

Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication Download PDF

Info

Publication number
FR2572849A1
FR2572849A1 FR8416875A FR8416875A FR2572849A1 FR 2572849 A1 FR2572849 A1 FR 2572849A1 FR 8416875 A FR8416875 A FR 8416875A FR 8416875 A FR8416875 A FR 8416875A FR 2572849 A1 FR2572849 A1 FR 2572849A1
Authority
FR
France
Prior art keywords
components
layer
module
tracks
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8416875A
Other languages
English (en)
Other versions
FR2572849B1 (fr
Inventor
Georges Boniteau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8416875A priority Critical patent/FR2572849B1/fr
Publication of FR2572849A1 publication Critical patent/FR2572849A1/fr
Application granted granted Critical
Publication of FR2572849B1 publication Critical patent/FR2572849B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

LA PRESENTE INVENTION A POUR OBJET UN MODULE SUSCEPTIBLE DE COMPORTER UN GRAND NOMBRE DE COMPOSANTS ELECTRONIQUES INTERCONNECTES. IL COMPORTE DES COMPOSANTS 11-13 DONT LES FACES ACTIVES SONT DISPOSEES SUR UN MEME PLAN ET QUI SONT SOLIDARISES DANS UN BLOC ISOLANT 2. LES INTERCONNEXIONS SONT REALISEES, DU COTE DES FACES ACTIVES DES COMPOSANTS, PAR DEPOT DE COUCHES ISOLANTES 3 ET DE COUCHES CONDUCTRICES 4 GRAVEES POUR FORMER LES PISTES DE CONNEXION, EN UN OU PLUSIEURS NIVEAUX.

Description

MODULE MONOLITHIQUE HAUTE DENSITE COMPORTANT
DES COMPOSANTS ELECTRONIQUES INTERCONNECTES ET
SON PROCEDE DE FABRICATION
La présente invention a pour objet un module dit monolithique, formé de l'assemblage rigide de plusieurs composants électroniques interconnectés. L'invention a également pour objet un procédé de fabrication d'un tel module.
Afin de simplifier l'exposé, on désigne ici par "composant" tout composant électronique, qu'il soit discret ou intégré, actif ou passif.
A l'heure actuelle, la réalisation de circuits électroniques complexes, logiques ou analogiques, se fait selon l'une des deux techniques suivantes
- la technique des circuits intégrés qui consiste a réaliser, les uns à côté des autres, des composants élémentaires actifs ou passifs (diode, transistor, résistance, condensateur, ...) constitutifs du circuit complexe, sur un support commun constitué d'un matériau semiconducteur. Des opérations de masquage, de photogravure, de diffusion et de métallisation sont effectuées pour réaliser l'ensemble de ces composants élémentaires et les connecter entre eux.Cette technique présente des limitations, parmi lesquelles le nombre de composants élémentaires qu'il est ainsi possible de réaliser sur un même support et le fait qu'un tel circuit est "monotechnologie", c'està-dire que la technologie choisie pour réaliser ces circuits intégrés est optimisée pour un certain type de circuit et qu'il n'est pas possible de réaliser sur le même substrat deux circuits différents faisant appel à deux technologies différentes.
- la technique des circuits hybrides, selon laquelle on connecte des pastilles de circuits actifs (discrets ou intégrés) et des com posants passifs (résistances et condensateurs) sur une plaquette isolante (céramique par exemple), les interconnexions entre les composants étant réalisées par dépôts métalliques formant des pistes sur l'autre face de la plaquette, en une ou plusieurs couches.
Les limitations de cette technologie proviennent d'une part de l'encombrement relativement grand des circuits hybrides par rapport au volume des composants du fait de la place nécessaire aux pistes conductrices et, d'autre part, du fait que le nombre de couches de pistes qu'on sait technologiquement réaliser à l'heure actuelle n'est que de quelques unités, ce qui limite le nombre de composants et la complexité de ceuxci.
La présente invention a pour objet un module permettant de palier les inconvénients mentionnés ci-dessus.
A cet effet, le procédé de fabrication du module comporte principalement les étapes suivantes:
- la disposition des composants sur leur face active, à plat, l'un contre l'autre mais sans contact électrique
- la solidarisation des composants dans un isolant, qui forme alors un bloc appelé "mégapastille";
- la formation d'une couche plane d'isolant sur la face active de la mégapastille et sa gravure au droit des plots de connexion des composants
- la formation des interconnexions entre les plots des composants par dépot et gravure de couches alternativement conductrices et isolantes, formant ainsi une ou plusieurs couches de pistes de connexion et laissant subsister des plots de connexion de la mégapastille vers l'extérieur.
D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les dessins annexés qui représentent:
- la figure 1, le schéma du déroulement du procédé selon l'invention
- les figures 2, a à f, l'illustration des différentes étapes du procédé de fabrication selon l'invention
- la figure 3, une variante de réalisation du module selon l'invention
- la figure 4, une application du module selon l'invention.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments et, pour la clarté des dessins, l'échelle réelle des différents éléments n'a pas été respectée.
La figure 1 représente le déroulement des différentes étapes du procédé selon l'invention ; elle est décrite ciaessous en liaison avec les figures 2, a à f, qui représentent le module selon l'invention lors des différentes étapes du procédé de la figure 1.
La première étape, repérée 21 sur la figure 1, consiste à disposer des composants à plat, du côté de leur face active, les uns à côté des autres et aussi proches que possible sans toutefois qu'ils soient en contact électrique. Sur la figure 2a, - on a représenté une référence plane 1, un marbre par exemple, sur laquelle sont disposés trois composants repérés respectivement 11, 12 et 13, du côté de leur face active 10, c'està-dire celle de leurs faces qui porte des plots de connexion, repérés 14 ; à titre d'exemple, on a représenté deux plots de connexion visibles sur la figure pour les composants 11 et 12 et un seul pour le composant 13. Il apparaît sur la figure 2a que les composants 11, 12 et 13 peuvent être de tailles et de formes quelconques.
La deuxième étape (22, figure 1) consiste à réaliser la solida- risation des composants 11-13 ainsi disposés sur le marbre 1 dans un matériau isolant 2, comme représenté sur la figure 2b, pour former un bloc rigide appelé mégapastille et repéré 61. Le matériau 2 doit avoir un coefficient de dilatation aussi voisin que possible du ou des matériaux formant les composants 11, 12 et 13, c1est#dire dans le cas où les composants sont des composants actifs élémentaires ou des circuits intégrés réalisés dans du silicium, un coefficient de dilatation aussi proche que possible de celui du silicium. En outre, le matériau 2 doit être suffisamment rigide pour que la mégapastille ait un comportement mécanique satisfaisant.Toutefois, dans une variante de réalisation (non représenté), lorsque le matériau choisi pour réaliser le bloc 2 n'est pas suffisamment rigide, on lui adjoint une couche rigide supplémentaire disposée par exemple sur la face opposée à la face active des composants. Une telle couche rigide supplémentaire doit avoir un coefficient de dilatation thermique compatible avec les autres matériaux ; à titre d'exemple, elle peut être en silicium si les composants 11-13 sont en silicium. Des matériaux convenant pour réaliser le bloc 2 sont par exemple des colles à base de cyanolyte ou cyano-acrilate, des résines ou des produits à base de verre. Le bloc 2 peut être coulé dans un coffrage ou déposé comme décrit ci-après pour la couche isolante 3.
L'étape suivante (23 sur la figure 1) consiste à déposer sur les faces actives 10 des composants, maintenant dégagées du marbre 1, une couche d'isolant 3 ayant pour fonction de former une surface extérieure, repérée 31, très plane, dont les différences de niveau typiquement n'excèdent pas 0,5ut. Cela est représenté sur la figure 2c. La couche 3 peut être obtenue comme le sont les couches dites de "planarification" dans la technologie des circuits intégrés, c'està-dire qu'on fait croître un oxyde ou un nitrure par exemple sur le substrat semiconducteur (silicium en général), en phase vapeur, cette croissance ayant la propriété de niveler le relief de la surface sur laquelle elle est opérée.
Dans l'étape suivante (24, figure 1) l'isolant 3 est supprimé au droit des plots de connexion 14 des composants 11-13, comme indiqué par les évidements 32 de la figure 2d. Cette suppression peut être réalisée selon les technologies de gravure classiques en matière de circuits intégrés. On rappelle que ces technologies consistent principalement à déposer sur le matériau à graver une résine photosensible qui est ensuite insolée, en général au rayonnement ultra-violet, à travers un masque qui reprend soit le motif des parties à conserver soit son complément, selon la nature de la résine (positive ou négative) ; on soumet ensuite la résine à un bain acide dont la fonction est de laver par exemple la partie non insolée dans le cas d'une résine positive, la résine insolée restant alors en place pour protéger la couche à graver ; on procède ensuite à une attaque des parties de la couche à graver qui ne sont pas protégées par la résine puis on enlève la résine. Selon une variante de réalisation de la gravure, également connue dans la technologie des circuits intégrés, on évite l'utilisation d'un masque, qui est source de difficultés lorsque les dimensions des motifs à graver deviennent très petites, en insolant directement la résine selon le motif désiré à l'aide d'un faisceau d'électron (masqueur électronique).
L'étape suivante (25, figure 1) consiste à déposer une couche conductrice, repérée 4 sur la figure 2d, sur la couche isolante 3 ainsi gravée. La couche 4 est par exemple à base d'aluminium.
L'étape suivante (26 sur la figure 1) consiste à graver la couche conductrice 4 afin de former les pistes d'interconnexion entre les composants 11, 12 et 13. La gravure de la couche 4 se fait par exemple selon la -technique rappelée ciaessus. On a ainsi obtenu, comme illustré sur la figure 2e, un niveau d'interconnexion des composants 11-13, les fragments de pistes visibles sur la figure 2e étant repérés 41 à 44. Il est possible, dans une variante de réalisation représentée par la flèche 29 sur la figure 1, de réaliser un deuxième niveau d'interconnexion, ou davantage, entre les composants 11-13 par la reprise du procédé à l'étape 23, autant de fois que nécessaire.Dans ce dernier cas, lors de l'étape 23, dans une variante de réalisation, on peut procéder au dépôt d'une couche d'isolant classique c'està-dire d'épaisseur sensiblement constante, qui épouse les reliefs de la surface qui la supporte.
Lorsque tous les niveaux d'interconnexion désirés sont réalisés, on procède dans une étape 27 (figure 1) à l'isolement global de la face active par dépôt d'une couche isolante 5 (figure 2e) qui peut être réalisée de façon classique ou comme la couche 3 précédente.
Dans une variante de réalisation, il peut être procédé à l'isolement de toutes les faces de la mégapastille 61 lors de cette étape 27.
Enfin, dans une dernière étape repérée 28 sur la figure 1, on procède à la suppression de l'isolant 5 au droit des parties de la couche conductrice 4 qui constitueront les plots de connexion de la mégapastille 61. On a représenté à titre d'exemple un plot, repéré
51. La suppression de l'isolant 5 peut se faire par la technique de la gravure. A l'issue de cette dernière étape, on a donc obtenu le module selon l'invention, dit "monolithique" parce que regroupant sous forme de bloc un certain nombre de composants déjà interconnectés.
Selon une autre variante de réalisation, les étapes 27 et 28 peuvent être omises à ce niveau, l'isolement étant réalisé globalement après connexions de la mégapastille avec l'extérieur.
La figure 3 représente une variante de réalisation du module selon l'invention.
Sur cette figure, on a représenté un module 62 comportant quatre composants il, 12, 13 et 15 qui sont par exemple des circuits actifs intégrés et qui sont interconnectés à l'aide de deux niveaux de pistes de connexion, respectivement 45 et 46, réalisés comme la couche 4 précédente, isolés les uns des autres et des faces actives des composants par deux couches d'isolant, 33 et 34, déposées comme la couche 3 précédente, l'ensemble étant recouvert de la couche d'isolant 5 et comportant par exemple un plot de connexion 51.
Le module 62 comporte en outre un composant 7, qui peut être par exemple un composant passif discret, disposé sur la couche isolante 5 et connecté à la dernière couche de connexion (46), par l'intermédiaire de fils conducteurs 71 et 72 passant dans des ouvertures 52 et 53 ménagées dans la couche 5.
La figure 4 illustre le report d'un module selon l'invention, repéré par exemple 63, sur un substrat isolant tel que circuit imprimé, céramique etc ... sur lequel sont disposés d'autres composants actifs ou passifs, discrets ou intégrés.
Le module 63 est connecté par ses plots de connexion, tels que 51 (figure 2f), soit directement à des pistes conductrices portées par le-substrat 9, comme illustré par le fil de connexion 91, soit directement au plot de connexion d'un autre composant, comme illustré par le fil 92 vers le composant 82 ou le fil de connexion 93 vers le composant 81 et ces composants 81 et 82 étant par ailleurs classiquement reliés par des fils 94 aux pistes portées par le substrat 9.
Il apparaît ainsi que le module selon l'invention peut être manipulé et connecté directement sur un substrat céramique ou par l'intermédiaire d'un boîtier, comme un composant classique.
Il a été décrit ci-dessus un module comportant des composants électroniques interconnectés, présentant notamment les avantages suivants:
- l'aspect monolithique, qui est plus fiable et qui facilite la manipulation
- la compacité : en effet, les composants sont placés côte à côte et les interconnexions sont réalisées au dessus des composants, en utilisant des technologies compatibles avec la surface disponible;
- le temps relativement court de réalisation, du fait de l'utilisation de techniques de gravure
- l'aspect multitechnologie : en effet, les composants formant le module peuvent être obtenus selon des technologies différentes et éventuellement incompatibles, chacune étant plus particulièrement adaptée à un type de circuit.

Claims (8)

  1. REVENDICATIONS
    - gravure (26) de la deuxième couche pour former des pistes d'interconnexion entre les composants.
    - dépôt (25) d'une deuxième couche (4) d'un matériau électriquement conducteur sur la première couche et les plots des composants;;
    - supression (24) de la première couche au droit des plots (14) des composants;
    - formation (23) d'une première couche (3) sensiblement plane d'un matériau isolant sur les faces actives des composants;
    - solidarisation (22) des composants dans un matériau (2) électriquement isolant, formant ainsi un bloc
    - disposition (21) des composants (11, 12, 13, 15) à plat, sur leur face active, sans contact électrique mutuel ;
    l. Procédé de fabrication d'un module comportant des composants électroniques, ces composants étant chacun munis d'une face active portant les plots de connexion, caractérisé par le fait qu'il comporte les étapes suivantes:
  2. 2. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte de plus des étapes de dépôt de couches successives de matériaux isolants et conducteurs, gravées pour former au moins un deuxième niveau de pistes d'interconnexion entre les composants.
  3. 3. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte en outre, après la formation des pistes d'interconnexion entre les composants, une étape supplémentaire (27)de formation sur les pistes d'interconnexion d'une troisième couche (5) d'un matériau électriquement isolant, laissant subsister des parties des pistes d'interconnexion, ces parties formant les plots (51) de connexion du module.
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que certaines au-moins des couches isolantes sont formées par croissance de matériau en phase vapeur.
  5. 5. Module comportant des composants électroniques interconnectés, caractérisé par le fait qu'il comporte:
    - une pluralité de composants électroniques (11, 12, 13, 15); disposés côte à côte, sans contact électrique mutuel, dans un matériau isolant (2) de sorte que les faces actives (10), portant les plots de connexion (14), des composants soient disposées sensiblement dans un même plan
    - une première couche (3) sensiblement plane d'un matériau isolant électriquement, disposée sur ledit plan, comportant des ouvertures (32) au droit des plots de connexion des composants;
    - une deuxième couche (ss) d'un matériau électriquement conducteur, disposé sur la première couche et les plots des composants, gravée de sorte à former des pistes (4144) d'interconnexion des composants.
  6. 6. Module selon la revendication 5, caractérisé par le fait qu'il comporte une pluralité de niveaux de pistes d'interconnexions, isolés les uns des autres.
  7. 7. Module selon l'une des revendications 5 ou 6, caractérisé par le fait qu'il comporte en outre une troisième couche (5) d'un matériau électriquement isolant, recouvrant les pistes d'interconnexion et comportant des ouvertures (51) au droit de certaines parties des pistes, formant plots de connexion du module.
  8. 8. Module selon la revendication 7, caractérisé par le fait qu'il comporte en outre au moins un composant électronique (7) disposé sur la troisième couche et connecté aux plots de connexion du module.
FR8416875A 1984-11-06 1984-11-06 Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication Expired FR2572849B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8416875A FR2572849B1 (fr) 1984-11-06 1984-11-06 Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8416875A FR2572849B1 (fr) 1984-11-06 1984-11-06 Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2572849A1 true FR2572849A1 (fr) 1986-05-09
FR2572849B1 FR2572849B1 (fr) 1987-06-19

Family

ID=9309301

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8416875A Expired FR2572849B1 (fr) 1984-11-06 1984-11-06 Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication

Country Status (1)

Country Link
FR (1) FR2572849B1 (fr)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0222144A1 (fr) * 1985-10-05 1987-05-20 Fujitsu Limited Dispositif semi-conducteur intégré à l' échelle de la tranche
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
EP0637196A1 (fr) * 1993-01-15 1995-02-01 SANDEROV, Vilyam Lazarevich Procede de production de microcircuits integres
EP0777274A1 (fr) * 1995-11-30 1997-06-04 Lockheed Martin Corporation Module à circuit d'interconnexion à intégration plus haute avec une couche souple faisant partie d'un substrat moulé réduisant les contraintes
EP1150552A2 (fr) * 2000-04-24 2001-10-31 Sony Corporation Composant électronique en forme de pastille, son procédé de fabrication, une pseudo plaquette et son procédé de fabrication
WO2002049103A3 (fr) * 2000-12-15 2003-09-18 Intel Corp Boitier microelectronique comprenant une couche d'interconnexion stratifiee sans bosses
US6841454B2 (en) 2000-04-28 2005-01-11 Sony Corporation Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
DE10340129A1 (de) * 2003-08-28 2005-04-14 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
FR2864342A1 (fr) * 2003-12-19 2005-06-24 3D Plus Sa Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
US7078788B2 (en) 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
US7727804B2 (en) 1993-12-17 2010-06-01 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
WO2010133767A1 (fr) * 2009-05-19 2010-11-25 Imbera Electronics Oy Procédé de fabrication et module électronique présentant de nouvelles possibilités d'agencement
EP2916354A3 (fr) * 2014-03-04 2016-06-22 General Electric Company Emballage de dispositif de semi-conducteurs intégrés ultra fin et son procédé de fabrication

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0078194A1 (fr) * 1981-10-27 1983-05-04 Thomson-Csf Procédé de fabrication d'un boîtier comportant au moins deux circuits intégrés
EP0110285A2 (fr) * 1982-11-27 1984-06-13 Prutec Limited Interconnexion de circuits intégrés

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0078194A1 (fr) * 1981-10-27 1983-05-04 Thomson-Csf Procédé de fabrication d'un boîtier comportant au moins deux circuits intégrés
EP0110285A2 (fr) * 1982-11-27 1984-06-13 Prutec Limited Interconnexion de circuits intégrés

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 15, no. 4, September 1972, page 1281, New York, US; P.F. IAFRATE: "High density and speed performance chip joining procedure and package" *

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907062A (en) * 1985-10-05 1990-03-06 Fujitsu Limited Semiconductor wafer-scale integrated device composed of interconnected multiple chips each having an integration circuit chip formed thereon
EP0222144A1 (fr) * 1985-10-05 1987-05-20 Fujitsu Limited Dispositif semi-conducteur intégré à l' échelle de la tranche
EP0637196A1 (fr) * 1993-01-15 1995-02-01 SANDEROV, Vilyam Lazarevich Procede de production de microcircuits integres
EP0637196A4 (fr) * 1993-01-15 1995-04-19 Vilyam Lazarevich Sanderov Procede de production de microcircuits integres.
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
EP0611129A3 (fr) * 1993-02-08 1995-04-12 Gen Electric Substrat intégré pour modules à circuits intégrés.
US7727804B2 (en) 1993-12-17 2010-06-01 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
EP0777274A1 (fr) * 1995-11-30 1997-06-04 Lockheed Martin Corporation Module à circuit d'interconnexion à intégration plus haute avec une couche souple faisant partie d'un substrat moulé réduisant les contraintes
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
EP1150552A3 (fr) * 2000-04-24 2003-05-28 Sony Corporation Composant électronique en forme de pastille, son procédé de fabrication, une pseudo plaquette et son procédé de fabrication
US6936525B2 (en) 2000-04-24 2005-08-30 Sony Corporation Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
EP1150552A2 (fr) * 2000-04-24 2001-10-31 Sony Corporation Composant électronique en forme de pastille, son procédé de fabrication, une pseudo plaquette et son procédé de fabrication
US6841454B2 (en) 2000-04-28 2005-01-11 Sony Corporation Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US7078788B2 (en) 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
WO2002049103A3 (fr) * 2000-12-15 2003-09-18 Intel Corp Boitier microelectronique comprenant une couche d'interconnexion stratifiee sans bosses
EP3288077A1 (fr) * 2000-12-15 2018-02-28 INTEL Corporation Boîtier micro-électronique comprenant une couche d'interconnexion stratifiée sans bosses
US7067356B2 (en) 2000-12-15 2006-06-27 Intel Corporation Method of fabricating microelectronic package having a bumpless laminated interconnection layer
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
DE10340129A1 (de) * 2003-08-28 2005-04-14 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
FR2864342A1 (fr) * 2003-12-19 2005-06-24 3D Plus Sa Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
WO2010133767A1 (fr) * 2009-05-19 2010-11-25 Imbera Electronics Oy Procédé de fabrication et module électronique présentant de nouvelles possibilités d'agencement
US9301394B2 (en) 2009-05-19 2016-03-29 Ge Embedded Electronics Oy Manufacturing method and electronic module with new routing possibilities
USRE48539E1 (en) 2009-05-19 2021-04-27 Imberatek, Llc Manufacturing method and electronic module with new routing possibilities
USRE49970E1 (en) 2009-05-19 2024-05-14 Imberatek, Llc Manufacturing method and electronic module with new routing possibilities
EP2916354A3 (fr) * 2014-03-04 2016-06-22 General Electric Company Emballage de dispositif de semi-conducteurs intégrés ultra fin et son procédé de fabrication
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US11605609B2 (en) 2014-03-04 2023-03-14 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof

Also Published As

Publication number Publication date
FR2572849B1 (fr) 1987-06-19

Similar Documents

Publication Publication Date Title
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
FR2572849A1 (fr) Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
EP0583201B1 (fr) Module multi-puces à trois dimensions
EP0923130B1 (fr) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
EP0565391B1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
EP0490739B1 (fr) Procédé et dispositif d'interconnexion de circuits intégrés en trois dimensions
EP0091072B1 (fr) Procédé d'encapsulation de composants semi-conducteurs, et composants encapsulés obtenus
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d'intégration
FR2923081A1 (fr) Procede d'interconnexion verticale de modules electroniques 3d par des vias.
US20080044950A1 (en) Multi-layer fin wiring interposer fabrication process
JP2003501804A (ja) 背面接触により電気コンポーネントを垂直に集積する方法
US5358826A (en) Method of fabricating metallized chip carries from wafer-shaped substrates
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
TW200405514A (en) A capacitor for a semiconductor device and method for fabrication therefor
WO2003019668A1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
EP0584349A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
US5646066A (en) Method for forming electrical contact to the optical coating of an infrared detector from the backside of the detector
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
FR2575332A1 (fr) Dispositif semi-conducteur ayant une couche metallisee de plusieurs epaisseurs et procede pour sa fabrication
EP0116791B1 (fr) Procédé de fabrication d'un détecteur infrarouge matriciel à éclairage par la face avant
EP1421624B1 (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
FR2754416A1 (fr) Module electronique et son procede de fabrication
GB2235090A (en) "Contacts for semiconductor transducers"
FR2976720A1 (fr) Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant
FR2837982A1 (fr) Module de circuits integres et procede de fabrication correspondant

Legal Events

Date Code Title Description
ST Notification of lapse