FR2754416A1 - Module electronique et son procede de fabrication - Google Patents

Module electronique et son procede de fabrication Download PDF

Info

Publication number
FR2754416A1
FR2754416A1 FR9612126A FR9612126A FR2754416A1 FR 2754416 A1 FR2754416 A1 FR 2754416A1 FR 9612126 A FR9612126 A FR 9612126A FR 9612126 A FR9612126 A FR 9612126A FR 2754416 A1 FR2754416 A1 FR 2754416A1
Authority
FR
France
Prior art keywords
substrate
electronic module
thin
interconnection structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9612126A
Other languages
English (en)
Other versions
FR2754416B1 (fr
Inventor
Jean Paul Droguet
Gerard Teissier
Jacques Mabire
Marc Kavass
Remy Mur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9612126A priority Critical patent/FR2754416B1/fr
Publication of FR2754416A1 publication Critical patent/FR2754416A1/fr
Application granted granted Critical
Publication of FR2754416B1 publication Critical patent/FR2754416B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates

Abstract

Procédé de fabrication d'un module électronique consistant à réaliser une structure d'interconnexion multicouches minces par dépôts successifs de couches minces diélectriques (40) et conductrices (30) sur un substrat et la mise en place de circuits intégrés (70, 82, 108, 118) sur cette structure d'interconnexion, et à l'élimination au moins partielle (20) du substrat, pour permettre le pliage de la structure d'interconnexion (50). Application: réalisation de modules électroniques à structure tridimentionnelle.

Description

MODULE ELECTRONIQUE
ET SON PROCEDE DE FABRICATION
La présente invention concerne les modules électroniques comportant plusieurs circuits intégrés montés dans une structure d'interconnexion en technologie multicouches minces ainsi que leur procédé de fabrication.
Au cours des dernières années, les circuits intégrés (puces) et notamment les circuits intégrés numériques, ont évolué vers un accroissement simultané de la capacité de traitement et du débit d'informations, se traduisant par un accroissement de la taille des puces dont la surface peut dépasser le centimètre carré. Actuellement les circuits intégrés numériques peuvent comporter plusieurs centaines d'entréeslsorties et fonctionner à des fréquences d'horloges pouvant dépasser le gigahertz, conduisant à des dissipations thermiques importantes.
Pendant cette période, les technologies d'interconnexion et de mise en boîtier des circuits intégrés, ont eu une évolution plus lente. Les solutions traditionnelles d'interconnexion comme par exemple les circuits imprimés, atteignent des limites technologiques et ne sont plus en mesure d'assurer leur rôle sans dégrader de façon importante les performances des circuits intégrés ou sans entraîner la réalisation de circuits très complexes sur des substrats comportant des nombreuses couches se traduisant par des difficultés de réalisation et des coûts de développement élevés.
II est prévisible que l'évolution des circuits intégrés numériques continuera dans les années futures. Cette évolution est le principal vecteur de profonds changements des équipements électroniques numériques en ce qui concerne l'architecture des systèmes et leurs performances.
Dans ces conditions les concepteurs ont été amenés à utiliser des nouvelles générations de structures d'interconnexions multicouches permettant une grande densité de connexions électriques et une fréquence de commutation de signaux élevée. L'utilisation de la technologie basée sur la photo lithographie de couches minces dans la réalisation de structures d'interconnexion multicouches minces cuivrelpolyimide, ont permis d'augmenter considérablement la densité des connexions électriques, jusqu'à environ 20 pistes par millimètre et de véhiculer des signaux rapides sans pertes de performances.
En général les structures multicouches minces sont réalisées sur des substrats en alumine ou en silicium oxydé mais pour des applications où la densité de puissance est très élevée, I'utilisation d'un support métallique comme par exemple un alliage d'aluminium, permet une meilleure dissipation des calories et une amélioration des performances de la structure d'interconnexion.
Pour augmenter la densité d'intégration des systèmes électroniques, une solution consiste à intégrer les composants en volume, dans une structure tridimensionnelle, par exemple en empilant des composants (puces) ou des modules multipuces, les liaisons électriques étant réalisées selon un axe perpendiculaire au plan de la puce ou au plan du module multipuces. Cette technique présente l'avantage de raccourcir les liaisons électriques entre les différents composants et d'en diminuer les effets parasites de type R, L, C. Cette structure tridimensionnelle présente des limitations et en particulier, la forme du volume du module électronique qui en résulte est prédéterminée par la forme des composants ou des modules élémentaires empilés de façon rigide et ne peut pas être optimisée par rapport à l'environnement d'intégration et les liaisons électriques entre les éléments empilés font nécessairement appel à des soudures ou à des connecteurs au détriment de la fiabilité de l'ensemble.
La présente invention propose pour résoudre les inconvénients de l'art antérieur, un procédé de fabrication d'un module électronique comportant plusieurs circuits intégrés, ce procédé comprenant la réalisation d'une structure d'interconnexion multicouches minces par dépôts successifs de couches mince diélectriques et conductrices sur un substrat et la mise en place des circuits intégrés sur cette structure d'interconnexion, caractérisé en ce qu'il consiste à éliminer le substrat, au moins partiellement, pour permettre le pliage de la structure d'interconnexion.
Le procédé de fabrication proposé par l'invention comporte l'avantage de permettre de réaliser des structures en volume, avec un gain important d'intégration, de forme adaptée à l'environnement d'intégration.
Un autre aspect de l'invention réside dans la réalisation d'un module électronique comportant une structure d'interconnexion multicouches minces portant plusieurs circuits intégrés interconnectés entre eux par des conducteurs de cette structure, la structure étant réalisée par dépôts successifs de couches minces diélectriques et conductrices sur un substrat et caractérisé en ce que la structure en couches minces est une structure souple pouvant être pliée.
Dans certains types de réalisations de modules électroniques selon l'invention, le substrat rigide est supprimé partiellement dans des zones de la structure devant être pliées, puis les circuits intégrés sont reportés sur les zones rigides de la structure comportant le substrat non supprimé. La structure est repliée au moins une fois sur elle même afin d'obtenir un module électronique très compact comportant plusieurs étages de circuits intégrés interconnectés par les zones souples de la structure multicouches minces du module électronique.
Dans d'autres réalisations la structure est pliée de telle façon à s'adapter à une configuration particulière d'installation du module électronique sur un circuit, ou autour d'un système de refroidissement, comme par exemple un radiateur.
Dans un autre type de réalisation le substrat est totalement éliminé, conduisant à une structure totalement souple sans aucune zone rigide. Cette structure totalement souple, pourra être fixée par des moyens appropriés sur un support de forme non plane, par exemple de forme concave ou convexe ou autre, permettant une parfaite adaptation aux conditions d'utilisation ou à l'environnement du module électronique.
D'autres caractéristiques de l'invention apparaîtront à la lecture de la description détaillée des réalisations suivantes et qui est faite en référence aux dessins annexés dans lesquels:
- la figure 1 représente une structure d'interconnexion multicouches minces typiques, selon l'art antérieur,
- la figure 2 représente une structure d'interconnexion multicouches minces avec élimination partielle du substrat,
- les figures 3 et 4 représentent deux modules électroniques selon l'invention avec une structure d'interconnexion repliée à 1800,
- la figure 5 représente un module électronique avec une structure d'interconnexion repliée deux fois,
- la figure 6 représente un module électronique avec une structure d'interconnexion pliée selon un angle d'environ 90 ,
- la figure 7 représente un module électronique à structure d'interconnexion pliée sous forme de U,
- les figures 8 et 9 représentent un procédé de séparation, substraVempilage couches minces.
La figure 1 montre un exemple d'une structure d'interconnexion multicouche minces 10 typique, rigide et de forme plane selon l'art antérieur, comportant un substrat 20 sur lequel ont été déposées différentes couches successives diélectriques et conductrices. La structure d'interconnexion multicouches minces 10 comporte des couches conductrices 30 métalliques, séparées les unes des autres par des couches diélectriques 40. Les différentes couches conductrices 30 permettent respectivement la réalisation des plans de masse, de la distribution des signaux électriques et des alimentations et le report des circuits intégrés sur la structure.
L'approche proposée selon l'invention consiste à réaliser une structure d'interconnexion multicouches minces pliable. Dans ce but la structure d'interconnexion multicouches minces est réalisée dans un premier temps sur un substrat plan rigide selon un procédé connu. Le substrat est choisi de façon à permettre son élimination partielle ou totale après élaboration de la structure multicouches ; une solution consiste à choisir un substrat métallique comme par exemple un substrat en aluminium.
En effet il est possible, après réalisation de la structure d'interconnexion multicouches minces, d'enlever localement une partie du substrat métallique, de manière à disposer dans cette zone de la structure ne comportant pas de substrat, d'une partie souple assurant les liaisons électriques entre les deux parties rigides restantes de la structure, permettant ainsi de la plier. L'utilisation, dans la structure multicouches minces d'un diélectrique organique, par exemple le polyimide, donne à la structure d'interconnexion des propriétés mécaniques permettant son pliage sans dégradation.
L'élimination partielle du substrat métallique peut être réalisée par attaque chimique après masquage des zones de substrat à conserver.
La partie souple réalisée de cette manière est alors constituée d'un empilage de couches successives diélectriques et métalliques.
Le polyimide étant inerte vis à vis de la plus part des solutions de gravure, le substrat métallique peut être attaqué chimiquement à condition de choisir judicieusement les matériaux constituant les conducteurs de l'empilage couches minces.
Une métallisation de la face libre du substrat, c'est-à-dire la face sur laquelle n'est pas déposée la structure d'interconnexion en couches minces, suivie d'une gravure du métal déposé, permet de protéger le substrat dans les zones métallisées et d'assurer ainsi un masquage pour la gravure chimique des zones du substrat à conserver.
La figure 2, montre une structure d'interconnexion en couches minces 50, destinée à la réalisation d'un module électronique selon l'invention, comportant un substrat métallique 54. L'élimination selon des procédés connus d'une zone centrale du substrat métallique 54, fait apparaître, dans la structure d'interconnexion, une première zone rigide 55, une seconde zone rigide 56 du substrat et une zone souple 57 permettant le pliage de la structure multicouches couches minces 50. Des circuits intégrés pourront être reportés sur les zones rigides de la structure comportant le substrat non supprimé.
La figure 3 montre une première réalisation d'un module électronique 60 comportant une structure d'interconnexion multicouches minces, selon l'invention, semblable à la structure représentée à la figure 2, mais repliée sur elle même.
La structure en couches minces du module électronique 60 comporte une première zone du substrat 65 ayant une face libre 66 et une seconde zone du même substrat 65 ayant une seconde face libre 67. La structure est pliée à 1800, le pliage de la structure s'effectuant dans une zone 75 dépourvue de substrat, de telle façon que les deux faces libres 66 et 67 du substrat se trouvent face à face.
Le module électronique 60 comporte des puces 70, reportées sur la structure en couches minces et reliées par l'intermédiaire des connexions 71 à des conducteurs 80 de la structure d'interconnexion multicouches minces.
La réalisation du module électronique 60 comporte au moins les étapes de fabrication suivantes:
- réalisation d'une structure d'interconnexion en couches minces selon des méthodes connues sur un substrat 65;
- élimination du substrat sur une zone centrale 75 de la structure d'interconnexion multicouches minces, faisant apparaître deux parties distinctes du substrat 65;
- report et câblage des puces 70 sur les parties rigides de la structure;
- pliage de la structure à 1800 au tour de la zone centrale 75 dépourvue de substrat.
Une deuxième réalisation, d'un module électronique 80 selon l'invention, est représenté à la figure 4, selon une structure repliée à 1800 comme dans le cas de la réalisation représentée à la figure 3, mais dans le sens opposé, de telle façon que des circuits intégrés 82, reportés sur les zones rigides de la structure comportant le substrat 84, se font face à l'intérieur du module électronique ainsi constitué.
Dans une troisième réalisation, montrée à la figure 5, un module électronique 90, comporte une structure d'interconnexion avec un substrat 94 ayant été supprimé sur une première zone 96 et sur une seconde zone 97, de façon à permettre le pliage de la structure sur les deux zones 96 et 97.
Des circuits intégrés 98 sont reporté sur des zones rigides de la structure d'interconnexion, comportant le substrat 94.
La structure d'interconnexion se trouve pliée à 180 , d'une part dans un sens, dans la première zone 96 de pliage de telle façon que les deux parties contiguës du substrat séparés par la première zone 96 de pliage se trouvent face à face, comme dans le cas de la première réalisation montrée à la figure 3 et d'autre part dans le sens opposé, dans la seconde zone 97 de pliage de telle façon que les faces des parties contiguës rigides de la structure séparées par la zone 97 de pliage, comportant les circuits intégrés 98, se trouvent face à face, comme dans le cas de la deuxième réalisation représentée à la figure 4.
Cette structure d'interconnexion doublement repliée selon la réalisation représentée à la figure 5, permet d'obtenir des module électronique très compacts, comportant plusieurs étages de circuits intégrés.
Le nombre de plis, les sens des plis ou les angles des plis de la structure d'interconnexion ne sont pas limitatifs et d'autres configurations peuvent être envisagées selon les contraintes de tous ordres devant être tenues par le module électronique.
La figure 6 montre un autre exemple de réalisation d'un module électronique 100 selon l'invention, comportant une structure d'interconnexion multicouches minces avec un substrat 104 ayant été supprimé sur une zone 106. Des circuits intégrés 108 sont reporté sur la structure d'interconnexion, dans les zones rigides comportant le substrat 104.
Dans cette réalisation, la structure d'interconnexion est pliée selon un angle d'environ 90" et de telle façon que les faces du substrat se trouvent dirigées vers l'extérieur du L formé par les deux zones rigides de la structure d'interconnexion. Cette réalisation permet, par exemple, de monter le module électronique 100 sur deux circuits imprimés montés perpendiculairement l'un par rapport à l'autre, ou de fixer une des parties rigides du module électronique 100 sur un circuit et l'autre partie rigide de la structure, comportant par exemple des circuits intégrés dissipant une puissance importante, sur un radiateur monte perpendiculairement au circuit.
La figure 7, montre un exemple de réalisation d'un module électronique 110, comportant une structure doublement pliée à 90" en forme de U, disposée autour d'un support mécanique 112 de section rectangulaire. Le module électronique 110, comporte une structure d'interconnexion ayant un substrat 114. Le substrat 114 a été supprimé sur une première zone 116 et sur une seconde zone 117, de façon à permettre le pliage de la structure sur ces deux zones 116 et 117.
Cette structure en forme de U, présente trois zones rigides comportant le substrat 114. Sur les deux zones rigides se faisant face de la structure en U, ont été reportés des circuits intégrés 118. Dans le cas d'un module électronique 110 dissipant une puissance calorifique importante, le support mécanique 112 peut être réalisé dans un matériau bon conducteur de la chaleur afin de transmettre les calories vers un radiateur.
Le concept d'une structure d'interconnexion multicouches minces souple, peut s'appliquer sur la totalité de la surface de la structure et dans ce cas la totalité de la structure d'interconnexion est souple (absence de parties rigides).
La réalisation d'une structure d'interconnexion sans aucune partie rigide, nécessite l'utilisation d'un support provisoire rigide (substrat provisoire rigide), pendant la réalisation de l'empilage multicouches minces. Des matériaux tels que le verre, le silicium peuvent être utilisés à cet effet.
Le substrat provisoire rigide peut être enlevé complètement par attaque chimique sans aucun masquage de sa face arrière.
On peut aussi pratiquer la séparation substratiempilage des couches minces au niveau de l'interface sans attaque complète du substrat sur toute son épaisseur. Pour cela on peut prévoir qu'une couche sacrificielle, qui sera éliminée pour effectuer la séparation, est interposée entre le substrat et l'empilage des multicouches minces. Pour effectuer la séparation, on peut alors pratiquer des ouvertures dans l'empilage jusqu'à mettre à nu localement la couche sacrificielle. On attaque alors chimiquement cette couche avec un produit d'attaque qui dissout la couche latéralement sous l'empilage jusqu'à décoller l'empilage.
La figure 8 montre un exemple d'une telle réalisation, avec une coupe d'une structure d'interconnexion comportant un substrat 120, prévue pour permettre la séparation complète de l'empilage couches minces du substrat.
Dans une première phase on réalise sur le substrat 120 une couche d'accrochage en titane 122 déposée directement sur le substrat 120. Sur cette couche en titane 122, on dépose successivement une couche en cuivre 123 (couche sacrificielle), qui sera éliminée pour effectuer la séparation de l'empilage multicouches du substrat et une couche en nickel 124. On dépose ensuite l'empilage multicouches minces. Celui-ci peut comprendre par exemple d'abord, une première couche métallique 125, par exemple en or, puis une couche de matériau diélectrique 126 et une seconde couche de métal 127 de l'empilage. Dans cet exemple la couche en nickel est utilisée comme barrière, pour éviter la diffusion de la première couche en or de l'empilage, sur la couche en cuivre 123.
La structure comporte des ouvertures 128 dans les couches du matériau diélectrique, permettant le passage du produit chimique jusqu'au niveau de la couche sacrificielle en cuivre.
Dans une seconde phase, on procède à la séparation de l'empilage couches minces du substrat par attaque chimique.
La figure 9 montre une étape intermédiaire, de cette séparation empilage couches minces/substrat.
La couche en cuivre 123, puis le substrat 120 sont d'abord attaqués par les produits chimiques par les ouvertures 128 effectuées à cet effet dans les couches des matériaux diélectriques, puis attaque latérale de la couche en cuivre 123, jusqu'à la séparation de l'empilage couches minces du substrat. La présence des couches de titane et de nickel facilite l'attaque de la couche de cuivre 123, sous l'empilage.
La structure d'interconnexion totalement souple ainsi obtenue peut être alors fixée par collage sur un support définitif qui pourra selon les cas d'application, avoir par exemple une forme non plane, en particulier une forme concave ou convexe et être réalisé dans des matériaux dont les propriétés physiques ou chimiques seraient incompatibles avec les conditions opératoires des procédés de fabrication de la structure multicouches.
L'exemple donné ci-dessus n'est pas limitatif en ce qui concerne la nature ou le nombre des couches métalliques de l'empilage multicouches minces ou des couches nécessaires, comme par exemple la couche sacrificielle, à la séparation du substrat.
Les modules électroniques faisant l'objet de l'invention, sont interconnectés entre eux etlou connectées à des circuits imprimés selon les différentes méthodes connues d'interconnexion, par exemple par des connecteurs amovibles ou des connecteurs soudés. La fixation mécanique et le maintient en position étant assurées par exemple par des tiges traversant le ou les modules à fixer sur un circuit imprimé.

Claims (15)

REVENDICATIONS
1. Procédé de fabrication d'un module électronique comportant plusieurs circuits intégrés (70, 82, 98, 108, 118), ce procédé comprenant la réalisation d'une structure d'interconnexion multicouches minces par dépôts successifs de couches minces diélectriques (40) et conductrices (30) sur un substrat et la mise en place des circuits intégrés sur cette structure d'interconnexion, caractérisé en ce qu'il consiste à éliminer le substrat (20), au moins partiellement, pour permettre le pliage de la structure d'interconnexion (50).
2. Procédé de fabrication d'un module électronique selon la revendication 1, caractérisé en ce qu'il consiste à utiliser un substrat rigide (20).
3. Procédé de fabrication d'un module électronique selon l'une des revendications 1 ou 2, caractérisé en ce qu'il consiste à utiliser un substrat métallique.
4. Procédé de fabrication d'un module électronique selon la revendications 3, caractérisé en ce qu'il consiste à éliminer partiellement le substrat par attaque chimique après masquage des zones de substrat à conserver.
5. Procédé de fabrication d'un module électronique selon l'une des revendications 2 à 4, caractérisé en ce qu'il consiste à reporter les circuits intégrés sur des partie rigides (55, 56) de la structure d'interconnexion en couches minces, comportant le substrat.
6. Procédé de fabrication d'un module électronique selon l'une des revendications 1 à 3, caractérisé en ce qu'il consiste à éliminer totalement le substrat, donnant lieu à une structure d'interconnexion multicouches minces totalement souple, sans aucune partie rigide.
7. Procédé de fabrication d'un module électronique selon la revendication 6, caractérisé en ce qu'il consiste à effectuer l'empilage de la structure multicouches minces sur un substrat choisi parmi le verre, le silicium.
8. Procédé de fabrication d'un module électronique selon l'une des revendication 6 à 8, caractérisé en ce qu'il consiste à réaliser une couche sacrificielle entre le substrat (120) et la structure multicouche mince, et à attaquer la couche sacrificielle pour séparer le substrat de la structure d'interconnexion multicouches minces.
9. Procédé de fabrication d'un module électronique selon la revendication 8, caractérisé en ce qu'il consiste à fixer la structure d'interconnexion multicouches minces totalement souple, sur un support rigide de forme non plane notamment concave ou convexe.
10. Procédé de fabrication d'un module électronique selon la revendication 9, caractérisé en ce qu'il consiste à réaliser la fixation de la structure d'interconnexion sur le support rigide par collage.
11. Procédé de fabrication d'un module électronique selon l'une des revendications 1 à 10, caractérisé en ce qu'il consiste à réaliser les couches minces diélectriques à partir d'un diélectrique organique, notamment le polyimide.
12. Module électronique, comportant une structure d'interconnexion multicouches minces portant plusieurs circuits intégrés interconnectés entre eux par des conducteurs de cette structure, la structure étant réalisée par dépôts successifs de couches minces diélectriques et conductrices sur un substrat et caractérisé en ce que la structure en couches minces est une structure souple pouvant être pliée.
13. Module électronique (60, 80, 90) selon la revendication 12, caractérisé en ce que la structure d'interconnexion multicouches minces est repliée au moins une fois sur elle même.
14. Module électronique (100, 110) selon la revendication 12, caractérisé en ce que la structure d'interconnexion est pliée au moins une fois selon un angle d'environ 90".
15. Module électronique selon la revendication 12, caractérisé en ce que la structure d'interconnexion est de forme non plane notamment convexe ou concave.
FR9612126A 1996-10-04 1996-10-04 Module electronique et son procede de fabrication Expired - Fee Related FR2754416B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9612126A FR2754416B1 (fr) 1996-10-04 1996-10-04 Module electronique et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9612126A FR2754416B1 (fr) 1996-10-04 1996-10-04 Module electronique et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2754416A1 true FR2754416A1 (fr) 1998-04-10
FR2754416B1 FR2754416B1 (fr) 1998-12-18

Family

ID=9496373

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9612126A Expired - Fee Related FR2754416B1 (fr) 1996-10-04 1996-10-04 Module electronique et son procede de fabrication

Country Status (1)

Country Link
FR (1) FR2754416B1 (fr)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369546A1 (fr) * 2002-06-07 2003-12-10 Valeo Electronique Module électronique flexible pour poignée d'ouvrant, notamment pour véhicule automobile
WO2004109774A2 (fr) * 2003-06-02 2004-12-16 Intel Corporation Pont(s) reliant des plans de reference selectifs sur un boitier replie
CN105957846A (zh) * 2016-06-28 2016-09-21 青岛海信宽带多媒体技术有限公司 光模块
JPWO2015145881A1 (ja) * 2014-03-27 2017-04-13 株式会社村田製作所 電気素子、携帯機器、および、電気素子の製造方法
WO2018182754A1 (fr) * 2017-04-01 2018-10-04 Intel IP Corporation Interconnexions verticales et latérales entre des puces
WO2021116532A1 (fr) * 2019-12-13 2021-06-17 Canatu Oy Film formé et son procédé de fabrication
US20220095450A1 (en) * 2019-01-31 2022-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Carrier arrangement and method for producing a carrier arrangement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107567178A (zh) * 2017-07-24 2018-01-09 深圳市深印柔性电路有限公司 基于贴片式热敏电阻的补强型fpc板结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0065425A2 (fr) * 1981-05-18 1982-11-24 Matsushita Electric Industrial Co., Ltd. Composant à circuit intégré hybride et panneau à circuit imprimé pour le montage de ce composant
JPH02260598A (ja) * 1989-03-31 1990-10-23 Nec Corp 立体配線板の製造方法
EP0461458A1 (fr) * 1990-06-11 1991-12-18 National Semiconductor Corporation Méthode et construction pour la formation d'interconnexions verticales de semi-conducteurs
JPH04112594A (ja) * 1990-08-31 1992-04-14 Sharp Corp 折り曲げ可能なフレキシブル基板及びその加工方法
EP0540247A2 (fr) * 1991-10-28 1993-05-05 International Business Machines Corporation Fabrication de modules multi-puce
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
WO1996010326A1 (fr) * 1994-09-27 1996-04-04 Seiko Epson Corporation Carte a circuit imprime, son procede de production et dispositifs electroniques
EP0720419A1 (fr) * 1994-12-28 1996-07-03 Asahi Glass Company Ltd. Panneau à circuit pour dispositif d'affichage à cristaux liquides, module de circuit, dispositif d'affichage à cristaux liquides les utilisant, et son procédé de fabrication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0065425A2 (fr) * 1981-05-18 1982-11-24 Matsushita Electric Industrial Co., Ltd. Composant à circuit intégré hybride et panneau à circuit imprimé pour le montage de ce composant
JPH02260598A (ja) * 1989-03-31 1990-10-23 Nec Corp 立体配線板の製造方法
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
EP0461458A1 (fr) * 1990-06-11 1991-12-18 National Semiconductor Corporation Méthode et construction pour la formation d'interconnexions verticales de semi-conducteurs
JPH04112594A (ja) * 1990-08-31 1992-04-14 Sharp Corp 折り曲げ可能なフレキシブル基板及びその加工方法
EP0540247A2 (fr) * 1991-10-28 1993-05-05 International Business Machines Corporation Fabrication de modules multi-puce
WO1996010326A1 (fr) * 1994-09-27 1996-04-04 Seiko Epson Corporation Carte a circuit imprime, son procede de production et dispositifs electroniques
EP0720419A1 (fr) * 1994-12-28 1996-07-03 Asahi Glass Company Ltd. Panneau à circuit pour dispositif d'affichage à cristaux liquides, module de circuit, dispositif d'affichage à cristaux liquides les utilisant, et son procédé de fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 015, no. 004 (E - 1020) 8 January 1991 (1991-01-08) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 360 (E - 1243) 4 August 1992 (1992-08-04) *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369546A1 (fr) * 2002-06-07 2003-12-10 Valeo Electronique Module électronique flexible pour poignée d'ouvrant, notamment pour véhicule automobile
FR2840637A1 (fr) * 2002-06-07 2003-12-12 Valeo Electronique Module electronique flexible pour poignee d'ouvrant, notamment pour vehicule automobile
WO2004109774A2 (fr) * 2003-06-02 2004-12-16 Intel Corporation Pont(s) reliant des plans de reference selectifs sur un boitier replie
WO2004109774A3 (fr) * 2003-06-02 2005-02-17 Intel Corp Pont(s) reliant des plans de reference selectifs sur un boitier replie
US7057116B2 (en) 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
JPWO2015145881A1 (ja) * 2014-03-27 2017-04-13 株式会社村田製作所 電気素子、携帯機器、および、電気素子の製造方法
US10476133B2 (en) 2014-03-27 2019-11-12 Murata Manufacturing Co., Ltd. Electrical element, mobile device, and method for manufacturing electrical element
CN105957846A (zh) * 2016-06-28 2016-09-21 青岛海信宽带多媒体技术有限公司 光模块
CN105957846B (zh) * 2016-06-28 2019-06-14 青岛海信宽带多媒体技术有限公司 光模块
US10465894B2 (en) 2016-06-28 2019-11-05 Hisense Broadband Multimedia Technologies Co., Ltd. Optical module
WO2018182754A1 (fr) * 2017-04-01 2018-10-04 Intel IP Corporation Interconnexions verticales et latérales entre des puces
US11177220B2 (en) 2017-04-01 2021-11-16 Intel Corporation Vertical and lateral interconnects between dies
US20220095450A1 (en) * 2019-01-31 2022-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Carrier arrangement and method for producing a carrier arrangement
WO2021116532A1 (fr) * 2019-12-13 2021-06-17 Canatu Oy Film formé et son procédé de fabrication

Also Published As

Publication number Publication date
FR2754416B1 (fr) 1998-12-18

Similar Documents

Publication Publication Date Title
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0583201B1 (fr) Module multi-puces à trois dimensions
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d'intégration
EP0490739B1 (fr) Procédé et dispositif d'interconnexion de circuits intégrés en trois dimensions
FR2792458A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
EP0751556B1 (fr) Procédé de réalisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de réception
FR2857157A1 (fr) Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
JP4106438B2 (ja) 多層微細配線インターポーザおよびその製造方法
FR2572849A1 (fr) Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
FR2754416A1 (fr) Module electronique et son procede de fabrication
FR2575332A1 (fr) Dispositif semi-conducteur ayant une couche metallisee de plusieurs epaisseurs et procede pour sa fabrication
EP0794574B1 (fr) Mémoire de masse et procédé de fabrication de mémoire de masse.
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
JP2918863B2 (ja) Ｈｄｍｉデカルおよび微細な線のフレキシブルな相互接続形成方法
FR2688628A1 (fr) Assemblage tridimensionnel de composants electroniques par microfils et galettes de soudure et procede de realisation de cet assemblage.
EP2162908A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues
FR2667443A1 (fr) Procede de realisation d'un module hybride.
WO2019030286A1 (fr) Systeme electronique et procede de fabrication d'un systeme electronique par utilisation d'un element sacrificiel
FR2837982A1 (fr) Module de circuits integres et procede de fabrication correspondant
WO2019030288A1 (fr) Systeme electronique comprenant une couche de redistribution inferieure et procede de fabrication d'un tel systeme electronique
FR2864342A1 (fr) Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
EP0506526A1 (fr) Module hybride et procédé de réalisation
FR2828334A1 (fr) Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
CN117594550A (zh) 走线基板及走线基板的制作方法
WO2008012481A1 (fr) Procédé de fabrication d'un circuit intégré encapsulé et circuit intégré encapsulé associé

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse