FR2993397A1 - Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication - Google Patents

Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication Download PDF

Info

Publication number
FR2993397A1
FR2993397A1 FR1256838A FR1256838A FR2993397A1 FR 2993397 A1 FR2993397 A1 FR 2993397A1 FR 1256838 A FR1256838 A FR 1256838A FR 1256838 A FR1256838 A FR 1256838A FR 2993397 A1 FR2993397 A1 FR 2993397A1
Authority
FR
France
Prior art keywords
layer
columns
hole
electrical connection
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1256838A
Other languages
English (en)
Inventor
Pierre Bar
Sylvain Joblot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1256838A priority Critical patent/FR2993397A1/fr
Priority to US13/935,813 priority patent/US9147725B2/en
Priority to CN201310298042.3A priority patent/CN103545309B/zh
Priority to CN201320420964.2U priority patent/CN203434151U/zh
Publication of FR2993397A1 publication Critical patent/FR2993397A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Le dispositif semi-conducteur comprend une plaquette comprenant une plaque de substrat (11) et présentant une face avant (11a) et un trou arrière (55) ouvert vers l'arrière et aménagé au moins en partie dans la plaque de substrat (11) et présentant un fond (58), et une pluralité de condensateurs (C1, C2) en forme de colonnes (56, 57) qui s'étendent vers l'arrière en saillie dans le trou arrière (55) par rapport au fond (58) de ce trou arrière et qui sont situées à distance les unes des autres. Chaque condensateur comprend une couche ou partie intérieure (32, 33 ; 37, 38) conductrice de l'électricité formant une électrode intérieure (Eint) et présentant une surface avant (26a, 28a) de connexion électrique, une couche extérieure (30, 35) conductrice de l'électricité formant une électrode extérieure (Eext) et présentant, dans le trou arrière, une surface de connexion électrique arrière, et une couche intermédiaire diélectrique (31, 36) entre la couche intérieure et la couche extérieure, formant une couche de séparation (Cs) entre lesdites électrodes.

Description

Dispositif semi-conducteur comprenant un condensateur intégré et procédé de fabrication La présente invention concerne le domaine des dispositifs semi-conducteurs. Il est connu, en particulier par le brevet US 2008/0173993, de réaliser, par la face avant d'un substrat munie de circuits intégrés, des condensateurs dans un trou borgne du substrat, dont les électrodes s'étendent dans le substrat et présentent, au-dessus de la face avant du substrat, des portions s'étendant radialement au trou borgne et reliées aux circuits intégrés. Il existe un besoin de produire des condensateurs permettant de réduire les distances des connexions électriques et les résistances électriques, et/ou d'augmenter les densités d'intégration et/ou d'augmenter les surfaces développées des condensateurs et/ou de réduire les pertes de courant de fuite et les polarisations. Selon un aspect il est proposé un dispositif semi-conducteur comprenant une plaquette comprenant une plaque de substrat et présentant une face avant et un trou arrière ouvert vers l'arrière et aménagé au moins en partie dans la plaque de substrat et présentant un fond, et une pluralité de condensateurs en forme de colonnes qui s'étendent vers l'arrière en saillie dans le trou arrière par rapport au fond de ce trou arrière et qui sont situées à distance les unes des autres, chaque condensateur comprenant : une couche ou partie intérieure conductrice de l'électricité formant une électrode intérieure et présentant une surface avant de connexion électrique, une couche extérieure conductrice de l'électricité formant une électrode extérieure et présentant, dans le trou arrière, une surface de connexion électrique arrière, et une couche intermédiaire diélectrique entre la couche intérieure et la couche extérieure, formant une couche de séparation entre lesdites électrodes. Selon un mode de réalisation le dispositif comprend une couche avant diélectrique sur la face avant de la plaque de substrat, incluant un réseau avant d'interconnexion relié aux surfaces de connexion électrique avant des électrodes intérieures des colonnes. Selon un mode de réalisation le dispositif comprend une couche arrière conductrice de l'électricité reliée à des surfaces de connexion électrique arrière des électrodes extérieures des colonnes. Selon un mode de réalisation le dispositif comprend une couche diélectrique de passivation entre la plaque de substrat et ladite couche arrière conductrice. Selon un mode de réalisation lesdites colonnes comprennent une pluralité de colonnes cylindriques à distance les unes des autres et une colonne annulaire entourant à distance la pluralité de colonnes cylindriques, le trou arrière présentant une paroi latérale venant sur une partie arrière de la colonne annulaire. Selon un mode de réalisation le dispositif comprend une couche diélectrique de passivation entre la plaque de substrat et l'électrode extérieure de la colonne annulaire.
Selon un mode de réalisation la face avant de la plaque de substrat est munie, sur sa face avant, de composants semi-conducteurs intégrés reliés à un réseau avant d'interconnexion. Selon un autre aspect il est proposé un procédé de fabrication d'un dispositif semi-conducteur au travers d'une plaque présentant une face avant et une face arrière, comprenant les étapes suivantes: réaliser une pluralité de trous borgnes principaux par la face avant de la plaque, réaliser dans les trous borgnes principaux des colonnes comprenant respectivement et successivement une couche extérieure en une matière conductrice de l'électricité recouvrant les parois latérales et les fonds des trous principaux, une couche de séparation en une matière diélectrique recouvrant ladite couche extérieure conductrice et une couche ou partie intérieure en une matière conductrice de l'électricité recouvrant ou remplissant la couche de séparation, de telle sorte que la couche extérieure conductrice et la partie centrale conductrice de chaque colonne, séparées par la couche de séparation, forment un condensateur ; réaliser un trou borgne secondaire arrière par la face arrière de la plaque, tel que lesdites colonnes présentent des parties arrière en saillie dans ce trou secondaire et tel que la couche extérieure conductrice de chaque colonne est au moins en partie découverte.
Selon un mode de mise en oeuvre le procédé comprend les étapes suivantes : réaliser des moyens de connexion électrique avant reliés aux faces avant des couches ou parties intérieures desdites colonnes et réaliser des moyens de connexion arrière reliés, dans le trou secondaire, aux couches extérieures conductrices desdites colonnes. Lesdits moyens de connexion électrique avant peuvent comprendre un réseau avant de connexion électrique. Les moyens de connexion arrière peuvent comprendre une couche arrière en une matière conductrice de l'électricité, s'étendant sur lesdites parties arrière en saillie desdites colonnes et s'étendant au-dessus d'une face arrière de ladite plaque. Selon un mode de mise en oeuvre le procédé comprend les étapes suivantes : réaliser des colonnes comprenant respectivement une couche intermédiaire de passivation en une matière diélectrique entre la paroi latérale et le fond des trous principaux et la couche extérieure conductrice; et enlever au moins en partie cette couche de passivation dans le trou secondaire de façon à découvrir au moins en partie les couches extérieures conductrices desdites colonnes. On peut également réaliser une couche intermédiaire de passivation recouvrant la paroi du trou secondaire, à l'exception des parties des couches extérieures conductrices découvertes des colonnes, et recouvrant au moins en partie la face arrière de la plaque. Lesdites colonnes peuvent comprendre une pluralité de colonnes cylindriques à distance les unes des autres et une colonne annulaire entourant à distance la pluralité de colonnes cylindriques, le trou secondaire présentant une paroi latérale venant sur une partie arrière de la colonne annulaire. On peut également réaliser une couche intermédiaire de passivation entre la colonne annulaire et la plaque et une couche intermédiaire de passivation sur la paroi du trou secondaire arrière et la face arrière de la plaque, ces couches de passivation se rejoignant en arrière de la couche extérieure conductrice de la colonne annulaire. Des exemples de dispositifs semi-conducteurs et leurs procédés de fabrication vont maintenant être décrits à titre d'exemples non limitatifs et illustrés par le dessin sur lequel : - les figures 1 à 12 représentent des états successifs conduisant à la réalisation d'un mode de réalisation d'un dispositif semiconducteur selon la présente invention illustré sur la figure 13, les figures 1-2 et 4-12 représentant des coupes transversales du dispositif en cours de fabrication et la figure 3 représentant une vue de dessus de la figure 2. Comme illustré sur la figure 1, on dispose d'une plaquette 10 comprenant un substrat 11 en forme de plaque, par exemple en silicium, sur une face avant 11 a duquel sont préalablement réalisés des circuits intégrés 12, qui n'occupent pas toute cette face, et est déposée une couche 13 en un matériau diélectrique, par exemple en oxyde de silicium (SiO2) ou en nitrure de silicium (SiN), la face extérieure de la couche 13 formant une face avant 14 de la plaquette 10.
Comme illustré sur les figures 2 et 3, on dépose sur la face avant 14 une couche de masque 15 et on aménage dans cette couche 15 dans une zone exempte de circuits intégrés 12, des ouvertures traversantes, dont une pluralité d'ouvertures par exemple cylindriques 16, réparties, et une ouverture par exemple annulaire 17, entourant à distance la pluralité d'ouvertures cylindriques 16, telles que le diamètre dl des ouvertures cylindriques 16 soit plus petit que la largeur d2 de l'ouverture annulaire 17, c'est-à-dire de la distance entre le diamètre extérieur et le diamètre intérieur de cette ouverture annulaire 17. Ensuite, on procède à une gravure de la couche 13 et du substrat 11, de façon à produire des trous principaux borgnes, dont des trous cylindriques borgnes 18 de diamètre dl et une rainure annulaire borgne 19 de largeur d2. Après quoi, on enlève la couche 15.
Il résulte de l'attaque simultanée par gravure ci-dessus que, comme le diamètre dl des trous cylindriques borgnes 18 est plus petit que la largeur d2 de la rainure annulaire borgne 19, la profondeur Pl des trous cylindriques borgnes 18 est plus petite que la profondeur P2 du trou annulaire borgne 19.
Comme illustré sur la figure 4, on procède à des dépôts successifs d'une pluralité de couches au-dessus de la face 14 de la plaquette 10 et au-dessus des flancs et des fonds des trous borgnes 18 et 19, qui comprend, par exemple : - une couche diélectrique de passivation 20 (par exemple en oxyde de silicium (SiO2) ou en nitrure de silicium (SiOxNy), - puis une couche 21 en une matière conductrice de l'électricité (par exemple en nitrure de titane (TiN), en nitrure de tantale (TaN), en titane (Ti), en tantale (Ta)), - puis une couche 22 en une matière diélectrique (par exemple de Ta205, SiN, SiO2, A1203, ZrO2) - puis une couche 23 en une matière conductrice de l'électricité (par exemple en nitrure de titane (TiN), en nitrure de tantale (TaN), en titane (Ti), en tantale (Ta)), - et enfin une couche de remplissage 24 en une matière conductrice de l'électricité (par exemple en cuivre (Cu), en tungstène (W)). Ensuite, on procède, par exemple par un polissage mécano- chimique, à un enlèvement des portions des couches 20, 21, 22, 23 et 24 situées en avant de la face avant 14 de la plaquette 10. On obtient alors, comme illustré sur la figure 5, des colonnes cylindriques intermédiaires 25 situées dans les trous cylindriques borgnes 18, qui présentent des faces 26 dans le plan de la face 14, et une colonne annulaire intermédiaire 27 située dans le trou annulaire 19, qui présente une face avant 28 également dans le plan de la face 14. Chaque colonne cylindrique intermédiaire 25 et la colonne annulaire 27 comprennent, respectivement au-dessus des flancs et des fonds des trous 18 et 19, respectivement des couches superposées 29, 30, 31, 32 et 33, et des couches superposées 34, 35, 36, 37 et 38, correspondant à des portions restantes des couches 20, 21, 22, 23 et 24. Chacune des couches superposées 29, 30, 31 et 32, d'une part, et chacune des couches superposées 34, 35, 36 et 37, d'autre part, sont de section en forme de U et sont incluses les uns dans les autres. D'une part la couche ou partie intérieure 33 remplit l'espace intérieur de la couche 32 et d'autre part la couche ou partie intérieure 38 remplit l'espace intérieur de la couche 37. Les faces d'extrémité avant des couches superposées 29, 30, 31, 32 et 33 forment la face avant 26 et les faces d'extrémité avant des couches superposées 34, 35, 36, 37 et 38, 28 forment la face avant 28. Ainsi, chaque colonne cylindrique intermédiaire 25 constitue un condensateur Cl dont la couche conductrice extérieure 30 forme une électrode extérieure Eext, dont les couches conductrice centrales 32 et 33 forment une électrode intérieure Eint et dont la couche diélectrique intermédiaire 31 forme une couche de séparation diélectrique Cs entre ces électrodes Eext et Eint. De façon correspondante, la colonne annulaire intermédiaire 27 constitue un condensateur C2 dont la couche conductrice extérieure 35 forme une électrode extérieure Eext, dont les couches conductrices centrales 37 et 38, forment une électrode intérieure Eint et dont la couche diélectrique intermédiaire 36 forme une couche de séparation Cs entre ces électrodes Eext et Eint.
Comme illustré sur la figure 6, on réalise ensuite un réseau avant de connexion électrique 39, sur plusieurs niveaux métalliques intégrés dans une multicouche diélectrique frontale 40 formée sur la face avant 1 la du substrat 11 et incluant la première couche diélectrique 13.
Le réseau avant de connexion électrique 39 est destiné à la réalisation des connexions électriques des circuits intégrés 12 éventuellement entre eux et/ou avec l'extérieur, par l'intermédiaire de plots frontaux 41 aménagés sur ou dans la face avant extérieure 42 de la couche frontale 40.
Le réseau avant de connexion électrique 39 est en outre relié aux surfaces d'extrémité avant 26a et 28a des électrodes intérieures Eint des condensateurs Cl et C2, situées sur les faces avant respectives 26 et 28 des colonnes 25 et 26. Selon un exemple de réalisation, les électrodes intérieures Eint des condensateurs Cl et C2 peuvent être connectées en parallèle sur une branche 39a du réseau avant de connexion électrique 39, par l'intermédiaire de vias en contact sur les parties centrales des faces avant 26 et 28. Selon un autre exemple de réalisation, les électrodes intérieures Eint des condensateurs Cl et C2 pourraient être sélectivement connectées de façon différente. On obtient alors un dispositif semi-conducteur intermédiaire 43. Comme illustré sur la figure 7, on fixe le dispositif semiconducteur intermédiaire 43 sur un support temporaire 44, dans une position telle que la face extérieure 42 du dispositif semi-conducteur intermédiaire 43 soit accolée sur une surface supérieure 45 de ce support temporaire 44. Comme illustré sur cette figure 7, après avoir éventuellement procédé à un amincissement de l'épaisseur du substrat 11, on procède, au travers d'un masque 46 formé sur sa face arrière llb et présentant une ouverture cylindrique traversante 46a, à une attaque par gravure du substrat 11, par sa face arrière llb opposée à sa face avant 11a, de façon à former un trou cylindrique arrière intermédiaire 47.
L'ouverture cylindrique traversante 46a est placée de telle sorte que le trou cylindrique arrière intermédiaire 47 soit centré sur l'axe de la colonne annulaire intermédiaire 27 et présente une paroi latérale cylindrique 48 située au-dessus de la colonne annulaire intermédiaire 27, le diamètre du trou cylindrique intermédiaire 47 étant compris entre le diamètre intérieur et le diamètre extérieur de la colonne annulaire intermédiaire 27. Le trou cylindrique intermédiaire 47 est réalisé jusqu'à une profondeur telle qu'une portion annulaire intérieure arrière 49 de la couche de passivation extérieure 34 de la colonne annulaire intermédiaire 27 soit découverte, en éliminant une partie annulaire intérieure du fond du trou annulaire 19, et telle que le fond 50 de ce trou cylindrique intermédiaire 47 soit situé à distance en arrière du fond des trous cylindriques 18 pour ne pas découvrir les extrémités arrière des colonnes cylindriques intermédiaires 25.
Comme illustré sur la figure 8, après avoir enlevé le masque 46, on procède ensuite au dépôt d'une couche arrière diélectrique de passivation 51 (par exemple d'oxyde de silicium (SiO2), qui recouvre la face arrière 46 du substrat 11, la paroi latérale cylindrique 48 du trou cylindrique 47 du substrat 11, la partie annulaire arrière découverte 49 de la colonne annulaire intermédiaire 27 et le fond 50 du trou cylindrique 47 du substrat 11 situé à l'intérieur de la partie annulaire arrière découverte 49. Ce dépôt est réalisé par exemple par un dépôt chimique en phase vapeur (couramment appelé dépôt CVD). La conformation d'un tel dépôt n'est pas parfaite de telle sorte que l'épaisseur de la couche 51 sur la face arrière 46 est plus grande que l'épaisseur de cette couche 51 sur le fond 50 et les parties annulaires découvertes 49. Comme illustré sur la figure 9, on procède ensuite à une attaque directionnelle sélective de la couche de passivation 51, par exemple par gravure ionique anisotrope, de façon à enlever la partie de cette couche 51 recouvrant le fond 50 du trou 47 et une partie annulaire intérieure 49a de la partie annulaire arrière 49 de la colonne annulaire intermédiaire 27, sans découvrir la face arrière 46 du substrat et sans découvrir la paroi latérale 48 du trou cylindrique 47. On obtient alors un trou arrière intermédiaire 52 dont le fond est formé par le fond 50 du trou intermédiaire 47 et la partie annulaire intérieure découverte 49a et dont la paroi latérale 51a est formée par la partie de la couche 51 restée contre la paroi latérale 48 du trou arrière intermédiaire 47, cette paroi latérale 51a étant en contact sur la couche extérieure 34 de la colonne annulaire intermédiaire 27. Comme illustré sur la figure 10, on procède ensuite à une attaque sélective au travers du trou 52, jusqu'à un fond 53 situé par exemple sur la face arrière 54 de la couche diélectrique avant 40 située sur la face avant 1 la du substrat 11, de façon à enlever la matière du substrat 11 se trouvant à l'intérieur de la colonne annulaire intermédiaire 27 et autour des colonnes cylindriques intermédiaires 26 jusqu'à ce fond 53, sans enlever ni la couche isolante 51 revêtant la surface l lb et les parois du trou 52 ni la portion de la couche 34 de la colonne annulaire intermédiaire 27. La couche diélectrique avant 40 permet alors l'arrêt de l'attaque. Selon une variante de réalisation, cette attaque pourrait être stoppée avant qu'elle n'atteigne la couche frontale 40. On obtient alors un trou secondaire arrière 55 dans lequel les colonnes cylindriques intermédiaires 25 sont en saillie vers l'arrière par rapport au fond 53 de ce trou secondaire arrière 55 et dans lequel la colonne annulaire intermédiaire 27 forme une partie de la paroi latérale du trou secondaire arrière 55 adjacente au fond 53 de ce trou secondaire arrière 55, le reste de la paroi latérale du trou secondaire arrière 55 et la face arrière 46 restant couverts par la partie restante de la couche 51 comme décrit précédemment. Comme illustré sur la figure 11, on procède ensuite à une attaque sélective, dans le trou secondaire arrière 55 et jusqu'au fond 53 de ce trou 55, par exemple par une gravure chimique isotrope, de façon à enlever, dans le trou 55, les portions des couches extérieures 29 des colonnes cylindriques intermédiaires 26 et la portion de la couche 34 de la colonne annulaire intermédiaire 27, formant partiellement la paroi du trou secondaire arrière 55. Bien qu'étant légèrement gravée, la couche 51 reste présente. Ceci étant fait, on obtient des colonnes cylindriques finales 56 qui sont en saillie vers l'arrière par rapport au fond 53 du trou secondaire arrière 55 et dont les couches conductrices extérieures 30 formant les électrodes extérieures Eext des condensateurs Cl sont découvertes dans le trou secondaire arrière 55. On obtient également une colonne annulaire finale 57 dont la couche conductrice extérieure 35 formant l'électrode extérieure Eext du condensateur C2 est découverte dans le trou secondaire arrière 55. La portion découverte de la couche conductrice 35 forme une partie de la paroi latérale du trou secondaire arrière 55 adjacente au fond 53 de ce trou secondaire arrière 55. Le reste de la paroi latérale du trou secondaire arrière 55 et la face arrière 46 restent couverts par la partie restante de la couche 51. Le reste de la couche diélectrique 34 et le reste de la couche diélectrique 51 se continuent l'une l'autre ou se rejoignent juste en arrière de la face arrière de la couche extérieure conductrice 35. Comme illustré sur la figure 12, on procède ensuite au dépôt d'une couche arrière 58 en une matière conductrice de l'électricité (par exemple de cuivre (Cu). Cette couche conductrice 59 enveloppe les colonnes cylindriques 56 en recouvrant les couches conductrices extérieures 30 formant les électrodes extérieures Eext des condensateurs C1 recouvrerecouvre le fond 54 du trou secondaire arrière 55, s'étend sur la paroi latérale du trou secondaire arrière 55 en recouvrant la portion découverte de la couche conductrice extérieure 35 formant l'électrode extérieure Eext du condensateur C2 et en recouvrant la partie restante de la couche diélectrique 51 dans le trou 55 et s'étend sur la couche diélectrique 51 au-dessus de la face arrière 11 a du substrat 11.
Ainsi, la couche conductrice arrière 58 est en contact avec la surface extérieure des couches conductrices extérieures 30 et 35 sur presque toute la hauteur des colonnes cylindriques 25 et de la colonne annulaire intermédiaire 27. Elle constitue ainsi un moyen arrière de connexion électrique, de faible résistance, des électrodes extérieures Eext formées par les couches conductrices extérieures 30 et 35 des condensateurs Cl et C2. Après avoir enlevé le support 44, on obtient alors, comme illustré sur la figure 13, un dispositif semi-conducteur 59 comprenant une pluralité de condensateurs Cl en saillie dans le trou secondaire arrière 55 et un condensateur C2 partiellement et latéralement en saillie dans le trou secondaire arrière 55, aménagés au travers du substrat 11, et dans lequel les électrodes intérieure Eint des condensateurs Cl et C2 sont reliées au réseau avant de connexion électrique 39 et dont leurs électrodes extérieures Eext sont reliées à la couche arrière de connexion électrique 58. Différentes configurations de liaisons électriques condensateurs Cl et C2 sont possibles, en particulier les suivantes. Le réseau avant de connexion électrique 39 peut être arrangé pour relier les électrodes interne Eint aux circuits intégrés 12 et/ou à des plots avant de connexion électrique extérieure en vue d'être reliés à un autre dispositif semi-conducteur. La partie de la couche arrière conductrice 58 située au-dessus de la face arrière 46 du substrat 11 peut être arrangée sous la forme d'une ou plusieurs pistes de connexion électrique. Ces pistes peuvent être reliées à un ou des vias de connexion électrique (non représentés) traversant le substrat 11 en vue d'être reliées au réseau avant de connexion électrique 39 et/ou à un ou des plots arrière de connexion électrique extérieure en vue d'être reliés à un autre dispositif électronique. Ces vias peuvent être reliés, par l'intermédiaire du réseau avant de connexion électrique 39, aux circuits intégrés 12 et/ou à des plots avant de connexion électrique extérieure en vue d'être reliés à un autre dispositif électronique.
Selon une variante, les électrodes intérieures Eint et les électrodes extérieures Eext des condensateurs Cl et C2 peuvent être branchées en parallèle de façon à former une capacité unique. Selon une autre variante, le réseau avant de connexion électrique 39 et la couche arrière de connexion électrique 58 peuvent être arrangés pour assembler électriquement indépendamment ou par groupes les électrodes des condensateurs Cl et C2 pour former des capacités indépendantes. Les différentes étapes ayant conduit à la fabrication du dispositif semi-conducteur 59 peuvent être mises en oeuvre en vue d'une fabrication collective d'une pluralité de dispositifs semiconducteurs 59 sur une plaquette de substrat 11 commune, suivie d'une singularisation des dispositifs semi-conducteurs 59 fabriqués. Les structures et configurations et les modes de fabrication des dispositifs semi-conducteurs qui viennent d'être décrits permettent d'atteindre des densités élevées d'intégration des condensateurs, d'obtenir des condensateurs à faible résistance série à l'intérieur des électrodes. Selon une variante de réalisation, on pourrait réaliser qu'un dispositif électrique ne comprenant que des colonnes cylindriques espacées formant des condensateurs en saillie dans un trou arrière. Néanmoins, la présence de la colonne annulaire 27, combinée avec le reste précité de la couche arrière de passivation 51, permet l'enlèvement des couches de passivation extérieures 29 des colonnes cylindriques dans le trou arrière pour mettre à nu les couches conductrices extérieures 30 dans le trou arrière, en vue de la réalisation d'une couche arrière 58 de connexion électrique des électrodes extérieures Eext formées par ces couches conductrices extérieures 30. Il peut ainsi être évité toute polarisation et fuites de courant dans le substrat 11 en silicium, ainsi que les contaminations des espèces métalliques par diffusion. La présente invention ne se limite pas aux exemples ci-dessus décrits. En particulier, certaines étapes de fabrication décrites pourraient être organisées différemment et les connexions électriques pourraient se présenter selon des dispositions combinées différemment. Bien d'autres variantes de réalisation sont possibles, sans sortir du cadre de l'invention.

Claims (15)

  1. REVENDICATIONS1. Dispositif semi-conducteur comprenant une plaquette comprenant une plaque de substrat (11) et présentant une face avant (11a) et un trou arrière (55) ouvert vers l'arrière et aménagé au moins en partie dans la plaque de substrat (11) et présentant un fond (58), et une pluralité de condensateurs (Cl, C2) en forme de colonnes (56, 57) qui s'étendent vers l'arrière en saillie dans le trou arrière (55) par rapport au fond (58) de ce trou arrière et qui sont situées à distance les unes des autres, chaque condensateur comprenant : une couche ou partie intérieure (32, 33 ; 37, 38) conductrice de l'électricité formant une électrode intérieure (Eint) et présentant une surface avant (26a, 28a) de connexion électrique, une couche extérieure (30, 35) conductrice de l'électricité formant une électrode extérieure (Eext) et présentant, dans le trou arrière, une surface de connexion électrique arrière, et une couche intermédiaire diélectrique (31, 36) entre la couche intérieure et la couche extérieure, formant une couche de séparation (Cs) entre lesdites électrodes.
  2. 2. Dispositif selon la revendication 1, comprenant une couche avant diélectrique (40) sur la face avant de la plaque de substrat (11), incluant un réseau avant d'interconnexion (39) relié aux surfaces de connexion électrique avant des électrodes intérieures des colonnes.
  3. 3. Dispositif selon la revendication 1, comprenant une couche arrière conductrice de l'électricité (58) reliée à des surfaces de connexion électrique arrière des électrodes extérieures des colonnes.
  4. 4. Dispositif selon la revendication 3, comprenant une couche diélectrique de passivation (51) entre la plaque de substrat (11) et ladite couche arrière conductrice (58).
  5. 5. Dispositif selon la revendication 1, dans lequel lesdites colonnes comprennent une pluralité de colonnes cylindriques (56) à distance les unes des autres et une colonne annulaire (57) entourant à distance la pluralité de colonnes cylindriques, le trou arrière (55)présentant une paroi latérale (51a) venant sur une partie arrière de la colonne annulaire.
  6. 6. Dispositif selon la revendication 5, comprenant une couche diélectrique de passivation (34) entre la plaque de substrat (11) et l'électrode extérieure (35) de la colonne annulaire (57).
  7. 7. Dispositif selon la revendication 1, dans lequel la face avant de la plaque de substrat est munie, sur sa face avant, de composants semi-conducteurs intégrés (12) reliés à un réseau avant d'interconnexion (39).
  8. 8. Procédé de fabrication d'un dispositif semi-conducteur au travers d'une plaque présentant une face avant et une face arrière, comprenant : réaliser une pluralité de trous borgnes principaux (18, 19) par la face avant de la plaque, réaliser dans les trous borgnes principaux des colonnes (25, 27) comprenant respectivement et successivement une couche extérieure en une matière conductrice de l'électricité recouvrant les parois latérales et les fonds des trous principaux, une couche de séparation en une matière diélectrique recouvrant ladite couche extérieure conductrice et une couche ou partie intérieure en une matière conductrice de l'électricité recouvrant ou remplissant la couche de séparation, de telle sorte que la couche extérieure conductrice et la partie centrale conductrice de chaque colonne, séparées par la couche de séparation, forment un condensateur ; réaliser un trou borgne secondaire arrière (55) par la face arrière de la plaque, tel que lesdites colonnes présentent des parties arrière en saillie dans ce trou secondaire et tel que la couche extérieure conductrice (30, 35) de chaque colonne est au moins en partie découverte.
  9. 9. Procédé selon la revendication 8, comprenant : réaliser des moyens de connexion électrique (39) avant reliés aux faces avant des couches ou parties intérieures desdites colonnes etréaliser des moyens de connexion arrière (58) reliés, dans le trou secondaire (55), aux couches extérieures conductrices desdites colonnes.
  10. 10. Procédé selon la revendication 9, dans lequel lesdits moyens de connexion électrique avant comprennent un réseau avant de connexion électrique (39).
  11. 11. Procédé selon la revendication 9, dans lequel les moyens de connexion arrière comprennent une couche arrière (58) en une matière conductrice de l'électricité, s'étendant sur lesdites parties arrière en saillie desdites colonnes et s'étendant au-dessus d'une face arrière de ladite plaque.
  12. 12. Procédé selon la revendication 8, comprenant : réaliser des colonnes comprenant respectivement une couche intermédiaire de passivation (29, 34) en une matière diélectrique entre la paroi latérale et le fond des trous principaux (18, 19) et la couche extérieure conductrice (30, 35) ; et enlever au moins en partie cette couche de passivation dans le trou secondaire (55) de façon à découvrir au moins en partie les couches extérieures conductrices (30, 35) desdites colonnes.
  13. 13. Procédé selon la revendication 8, comprenant réaliser une couche intermédiaire de passivation (51) recouvrant la paroi du trou secondaire, à l'exception des parties des couches extérieures conductrices découvertes des colonnes, et recouvrant au moins en partie la face arrière de la plaque.
  14. 14. Procédé selon la revendication 8, dans lequel lesdites colonnes comprennent une pluralité de colonnes cylindriques (56) à distance les unes des autres et une colonne annulaire (57) entourant à distance la pluralité de colonnes cylindriques, le trou secondaire (55) présentant une paroi latérale (51a) venant sur une partie arrière de la colonne annulaire (57).
  15. 15. Procédé selon la revendication 14, comprenant : réaliser une couche intermédiaire de passivation (34) entre la colonne annulaire (57) et la plaque et une couche intermédiaire de passivation (51) sur la paroi du trou secondaire arrière et la facearrière de la plaque, ces couches de passivation se rejoignant en arrière de la couche extérieure conductrice (35) de la colonne annulaire.
FR1256838A 2012-07-16 2012-07-16 Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication Withdrawn FR2993397A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1256838A FR2993397A1 (fr) 2012-07-16 2012-07-16 Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
US13/935,813 US9147725B2 (en) 2012-07-16 2013-07-05 Semiconductor device comprising an integrated capacitor and method of fabrication
CN201310298042.3A CN103545309B (zh) 2012-07-16 2013-07-11 包括集成电容器的半导体器件以及制造方法
CN201320420964.2U CN203434151U (zh) 2012-07-16 2013-07-11 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1256838A FR2993397A1 (fr) 2012-07-16 2012-07-16 Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication

Publications (1)

Publication Number Publication Date
FR2993397A1 true FR2993397A1 (fr) 2014-01-17

Family

ID=46852261

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1256838A Withdrawn FR2993397A1 (fr) 2012-07-16 2012-07-16 Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication

Country Status (3)

Country Link
US (1) US9147725B2 (fr)
CN (2) CN203434151U (fr)
FR (1) FR2993397A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
EP2924730A1 (fr) * 2014-03-25 2015-09-30 Ipdia Structure de condensateur
CN108074739B (zh) * 2017-12-28 2023-07-07 山东芯诺电子科技股份有限公司 立式贴片电容及其制作工艺
CN111033780B (zh) 2018-08-09 2021-11-12 深圳市为通博科技有限责任公司 电容器及其制作方法
EP3754725A4 (fr) 2018-12-25 2021-05-12 Shenzhen Goodix Technology Co., Ltd. Condensateur et procédé de préparation de condensateur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104132A1 (fr) * 2008-02-20 2009-08-27 Nxp B.V. Condensateur à ultra haute densité comprenant des condensateurs en forme de piliers formés des deux côtés d'un substrat
US20120080772A1 (en) * 2010-10-04 2012-04-05 Denso Corporation Semiconductor device and method of manufacturing the same
US20120146182A1 (en) * 2010-12-09 2012-06-14 Tessera Research Llc High density three-dimensional integrated capacitors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104132A1 (fr) * 2008-02-20 2009-08-27 Nxp B.V. Condensateur à ultra haute densité comprenant des condensateurs en forme de piliers formés des deux côtés d'un substrat
US20120080772A1 (en) * 2010-10-04 2012-04-05 Denso Corporation Semiconductor device and method of manufacturing the same
US20120146182A1 (en) * 2010-12-09 2012-06-14 Tessera Research Llc High density three-dimensional integrated capacitors

Also Published As

Publication number Publication date
CN103545309B (zh) 2018-06-19
CN203434151U (zh) 2014-02-12
CN103545309A (zh) 2014-01-29
US9147725B2 (en) 2015-09-29
US20140015102A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
FR2968130A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP2337067B1 (fr) Realisation de structures d'interconnexions TSV formées d'un contour isolant et d'une zône conductrice située dans le contour et disjointe du contour
FR2968129A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication
EP3401657B1 (fr) Procede de realisation d'un detecteur bolometrique
FR2993397A1 (fr) Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
EP0920036A1 (fr) Transformateur en circuit intégré
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
EP2878002A2 (fr) Procédé pour la réalisation d'une capacité
EP3109900B1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
FR2957717A1 (fr) Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
EP3364466B1 (fr) Dispositif comportant une pluralité de diodes
FR2951017A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2970119A1 (fr) Puce de circuits integres et procede de fabrication.
FR2766294A1 (fr) Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant
EP1958258A1 (fr) Resistance dans un circuit integre
WO2012117182A2 (fr) Procede pour la mise en serie electrique monolithique de cellules photovoltaiques d'un module solaire et module photovoltaique mettant en oeuvre ce procede
BE1019752A3 (fr) Structure de plots de connexion pour composant electronique
EP2498287B1 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
FR3041147A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
FR2970118A1 (fr) Puce de circuits integres et procede de fabrication.
EP3038149A1 (fr) Procede de realisation d'un circuit integre en trois dimensions
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150331