FR2968130A1 - Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication - Google Patents
Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication Download PDFInfo
- Publication number
- FR2968130A1 FR2968130A1 FR1059919A FR1059919A FR2968130A1 FR 2968130 A1 FR2968130 A1 FR 2968130A1 FR 1059919 A FR1059919 A FR 1059919A FR 1059919 A FR1059919 A FR 1059919A FR 2968130 A1 FR2968130 A1 FR 2968130A1
- Authority
- FR
- France
- Prior art keywords
- electrical connection
- wafer
- hole
- main
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Dispositif semi-conducteur et procédé pour sa fabrication, dans lesquels une plaquette (11a) présente une face avant (24) et une face arrière (31a) et un trou borgne principal (17a) est aménagé dans sa face avant ; un condensateur traversant (38) est formé dans le trou borgne principal et comprend une couche externe conductrice couvrant la paroi latérale et le fond du trou borgne principal et formant une électrode externe (40), une couche intermédiaire diélectrique couvrant la paroi latérale et le fond de la couche externe formant une membrane diélectrique (42), et un matériau conducteur de remplissage, remplissant au moins partiellement la couche intermédiaire diélectrique et formant une électrode interne (41), de telle sorte que les parties cylindriques de l'électrode externe, de la couche intermédiaire diélectrique et de l'électrode interne présentent des extrémités avant situées dans le plan (24) de la face avant de la plaquette ; un trou arrière secondaire (33) est aménagé dans la face arrière (31a) de la plaquette, découvrant au moins partiellement le fond (35) de l'électrode externe (40) ; et un moyen de connexion électrique arrière (36) en contact sur le fond (40) de l'électrode externe (40) au travers du trou arrière secondaire (33).
Description
GRB 10-2617FR 1 Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication La présente invention concerne le domaine des dispositifs semi-conducteurs. I1 est connu, en particulier par le brevet US 2008/0173993, de réaliser, par la face avant d'un substrat munie de circuits intégrés, des condensateurs dans un trou borgne du substrat, dont les électrodes s'étendent dans le substrat et présentent, au-dessus de la face avant du substrat, des portions s'étendant radialement au trou borgne et reliées aux circuits intégrés. La structure proposée permet uniquement une telle connexion électrique du condensateur. I1 existe un besoin de réduire les distances des connexions électriques et les résistances électriques, et/ou un besoin d'augmenter les densités d'intégration et/ou un besoin d'augmenter les surfaces développées des capacités. I1 est proposé un dispositif semi-conducteur. Le dispositif peut comprendre une plaquette présentant une face avant et une face arrière et dans lequel est aménagé un trou borgne principal dans sa face avant. Le dispositif peut comprendre un condensateur traversant formé dans le trou borgne principal et comprenant une couche externe conductrice couvrant la paroi latérale et le fond du trou borgne principal et formant une électrode externe, une couche intermédiaire diélectrique couvrant la paroi latérale et le fond de la couche externe formant une membrane diélectrique, et un matériau conducteur de remplissage, remplissant au moins partiellement la couche intermédiaire diélectrique et formant une électrode interne, de telle sorte que les parties cylindriques de l'électrode externe, de la couche intermédiaire diélectrique et de l'électrode interne présentent des extrémités avant situées dans le plan de la face avant de la plaquette.
Le dispositif peut comprendre également un trou arrière secondaire aménagé dans la face arrière de la plaquette, découvrant au moins partiellement le fond de l'électrode externe. Le dispositif peut comprendre un moyen de connexion électrique arrière en contact sur le fond de l'électrode externe au travers du trou arrière secondaire. Le dispositif peut comprendre en outre un trou traversant principal traversant la plaquette et situé à distance du trou borgne principal contenant le condensateur traversant, un matériau conducteur de remplissage du trou traversant principal de façon à former un via traversant de connexion électrique présentant une extrémité avant située dans le plan de la face avant de la plaquette et une extrémité arrière située dans le plan de la face arrière de la plaquette. Le diamètre du trou traversant contenant le via traversant de connexion électrique peut être plus grand que le diamètre du trou borgne contenant le condensateur. Le dispositif peut comprendre en outre un autre trou borne principal situé à distance du trou borgne principal contenant le condensateur traversant, un matériau conducteur de remplissage de cet autre trou principal de façon à former un via de connexion électrique présentant une extrémité avant située dans le plan de la face avant de la plaquette, un autre trou arrière secondaire aménagé dans la face arrière de la plaquette, découvrant au moins partiellement le fond de ce via de connexion électrique et un autre moyen de connexion électrique arrière étant en contact sur le fond de cet autre via de connexion électrique. Le dispositif peut comprendre un moyen arrière de connexion électrique reliant le via traversant et l'électrode externe du condensateur.
Le dispositif peut comprendre un moyen de connexion électrique avant reliant le via traversant et un élément avant de connexion électrique extérieure. Le dispositif peut comprendre un moyen arrière de connexion électrique traversant le trou arrière secondaire et reliant l'électrode externe du condensateur à un élément arrière de connexion électrique extérieur. Le dispositif peut comprendre un moyen de connexion électrique avant reliant l'électrode interne du condensateur et un élément avant de connexion électrique extérieure. La plaquette peut comprendre un substrat sur une face avant duquel sont formés des circuits intégrés et une couche diélectrique formée sur la face avant du substrat. Le dispositif peut comprendre un moyen de connexion électrique avant reliant l'électrode interne du condensateur et les circuits intégrés. Le dispositif peut comprendre un moyen de connexion électrique avant reliant le via traversant et les circuits intégrés. I1 est également proposé un procédé de fabrication d'un dispositif semi-conducteur contenant un condensateur. Le procédé comprend : réaliser un trou borgne principal dans une face avant d'une plaquette ; déposer successivement sur la face avant du substrat et dans le trou borgne principal une première couche conductrice, une couche diélectrique et une seconde couche conductrice remplissant au moins partiellement la couche diélectrique dans le trou borgne ; enlever les portions de la première couche, de la couche diélectrique et de la seconde couche conductrice en laissant subsister les portions de ces dernières dans le trou borgne de telle sorte que ces portions présentent des extrémités avant dans le plan de la face avant de la plaquette ; et réaliser un trou arrière secondaire dans la plaquette pour découvrir au moins en partie le fond de la portion de la première couche conductrice située dans le trou borgne principal. I1 est également proposé un procédé de fabrication d'un dispositif semi-conducteur contenant un condensateur et un via de connexion électrique. Le procédé comprend : réaliser, dans une face avant d'une plaquette comprenant un substrat muni de circuits intégrés avant et d'une couche diélectrique avant, un premier trou borgne principal et un second trou borgne principal ; déposer successivement, sur la face avant de la plaquette et dans les trous borgnes principaux, une première couche conductrice, une couche diélectrique et une seconde couche conductrice remplissant au moins partiellement la couche diélectrique dans le trou borgne ; enlever les portions de la première couche conductrice, de la couche diélectrique et de la seconde couche conductrice en laissant subsister des portions de ces dernières dans les trous borgnes principaux, de telle sorte que ces portions présentent des extrémités avant dans le plan de la face avant du substrat ; réduire l'épaisseur de la plaquette en enlevant une partie arrière de cette plaquette pour transformer les trous borgnes principaux en trous principaux traversant la plaquette ; déposer, sur la face arrière de la plaquette réduite, une couche arrière diélectrique ; réduire l'épaisseur de la couche arrière diélectrique ; et réaliser un trou arrière traversant secondaire dans la couche arrière diélectrique de façon à découvrir au moins en partie le fond de la portion restante de la première couche conductrice du premier trou principal de façon à former un condensateur traversant, tandis qu'un via est formé dans le second trou principal. La couche diélectrique peut ne pas s'étendre dans le second trou borgne principal. Le procédé peut comprendre la réalisation de moyens de connexion électrique avant et arrière du condensateur traversant. Le procédé peut comprendre la réalisation de moyens de connexion électrique avant et arrière du via de connexion électrique.
Des dispositifs semi-conducteurs et leur procédé de fabrication vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : - les figures 1 à 14 représentent en coupe des étapes de fabrication d'un dispositif semi-conducteur ; - la figure 15 représente en coupe un dispositif semi-conducteur obtenu ; - la figure 16 représente en coupe une utilisation du dispositif de la figure 15 ; - et la figure 17 représente en coupe une autre utilisation du dispositif de la figure 15.
En se reportant aux figures 1 à 14, on va décrire les étapes successives permettant la fabrication d'un dispositif semi-conducteur 1 illustré sur la figure 15. Comme illustré sur la figure 1, disposant d'un substrat épais 10, par exemple en silicium, présentant une épaisseur el, sur une face avant 10a de laquelle sont préalablement réalisés des circuits intégrés 12 qui n'occupent pas toute sa surface, on dépose sur cette face avant 10a une couche 13 en un matériau diélectrique, par exemple en oxyde de silicium (SiO2) ou en nitrure de silicium (SiN). On obtient alors une plaquette 11. Ensuite, comme illustré sur la figure 2, on dépose sur la face avant 13a de la couche diélectrique 13 une autre couche 14 en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en carbonitrure de silicium (SiCN), ou en nitrure de silicium (SiN), ou en carbone amorphe (a-C), de façon à former une couche d'arrêt au polissage, éventuellement sacrificielle, et une barrière à la diffusion. Puis, on grave cette couche diélectrique 13 de façon à former des ouvertures circulaires 15 et 16 en des endroits qui ne sont pas situés au-dessus des circuits intégrés 12, l'ouverture 15 présentant un diamètre dl plus petit que le diamètre d2 de l'ouverture 16. Ensuite, comme illustré sur la figure 3, on réalise au travers des ouvertures 15 et 16, par exemple par gravure, des premier et second trous borgnes 17 et 18 de relativement grandes profondeurs. Comme le diamètre dl du trou 17 est plus petit que le diamètre d2 du trou 18, il résulte du procédé d'attaque simultanée par gravure que la profondeur hl du trou 17 est plus petite que la profondeur h2 du trou 18. Ensuite, comme illustré sur la figure 4, on dépose une couche 19 en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), qui, de façon continue, recouvre la face avant 14a de la couche diélectrique 14 restante, ainsi que les parois et les fonds des trous borgnes 17 et 18, de façon à former une isolation des flancs. Ensuite, comme illustré sur la figure 5, on dépose une couche 20 en un matériau conducteur de l'électricité, par exemple en nitrure de titane (TiN), qui, de façon continue, recouvre la couche diélectrique 19, à l'avant et dans les trous 17 et 18. Ensuite, comme illustré sur la figure 6, on dépose une couche 21 en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en oxyde de tantale (Ta2O5), en oxyde de zirconium (ZrO2), en oxyde d'aluminium (Al2O3) ou autres, et l'on peut graver cette couche diélectrique de façon que cette couche diélectrique 21 ne recouvre la couche diélectrique 20 que dans le trou 17 et éventuellement autour de ce trou 17, sans qu'elle ne recouvre la couche 20 dans le trou 18 et éventuellement autour de ce trou 18. Ensuite, comme illustré sur la figure 7, on dépose une couche 22 en un matériau conducteur de l'électricité, par exemple en nitrure de titane (TiN), en nitrure de tantale (TaN) ou autre, qui, de façon continue, recouvre la portion non recouverte de la couche conductrice 20 et la couche diélectrique 21 recouvrant partiellement la couche conductrice 20, en avant et dans les trous 17 et 18, cette couche conductrice 22 formant une barrière d'anti-diffusion et/ou d'accrochage. Ensuite, comme illustré sur la figure 8, on dépose une couche épaisse 23 en un matériau conducteur de l'électricité, par exemple en cuivre (Cu), en aluminium (Al) ou autre, qui recouvre la couche conductrice 22 et en même temps remplit, au moins partiellement, les trous qui restent dans les trous 17 et 18. I1 résulte de ce qui précède que les couches 19, 20, 21 et 22 comprennent des parties avant superposées sur la couche 14, des parties cylindriques concentriques dans les trous principaux borgnes 17 et 18 et des parties radiales superposées dans les fonds des trous 17 et 18, tandis que la couche 23 présente une partie avant sur la couche 22 et des cylindres dans les parties cylindriques de la couche 22, dans les trous 17 et 18. Ensuite, comme illustré sur la figure 9, on procède alors, par exemple par un polissage mécano-chimique, à un enlèvement total des
portions en excès des couches 19, 20, 21, 22 et 23 préalablement formées sur la couche diélectrique 14, de façon à former une face avant plate 24.
I1 subsiste alors, d'une part dans le premier trou 17, des portions restantes 19a, 20a, 21a, 22a et 23a des couches 19, 20, 21, 22 et 23, et d'autre part, dans le second trou 18, des portions restantes 19b, 20b, 22b et 23b des couches 19, 20, 21, 22 et 23. Ainsi, les extrémités avant des portions restantes 19a, 20a, 21a, 22a et 23a et des portions restantes 19b, 20b, 22b et 23b et la face avant 14a de la couche diélectrique 14 forment la face avant plate 24. Dans une variante, on pourrait aussi enlever la couche diélectrique 14 de façon à former une face avant plate coïncidant avec la face avant 13a de la couche diélectrique 13. Ensuite, comme illustré sur la figure 10, on procède à la réalisation, sur la face avant plate 24, d'une couche diélectrique 25, éventuellement multicouches, intégrant un réseau 26 de connexion électrique, de façon à relier sélectivement : - les circuits intégrés 12, au travers des couches 13 et 14, - des plots de connexion électriques 27 formés dans la face avant 28 de la couche diélectrique 25, - les faces d'extrémité avant des portions conductrices 22a et 23a restant dans le trou 17, - et les faces d'extrémité avant des portions conductrices 20b, 22b et 23b restant dans le trou 18. Ensuite, comme illustré sur la figure 11, on procède, par l'arrière, à une réduction d'épaisseur du substrat 10 en silicium, de façon que l'épaisseur e2 du substrat 10 soit telle que les trous 17 et 18, préalablement borgnes, deviennent des trous principaux 17a et 18a traversants, cela sans attaquer les parties alors découvertes des portions diélectriques 19a et 19b de la couche 19 qui étaient préalablement dans les fonds des trous borgnes 17 et 18. Le substrat 10 présente alors une face arrière 29 au-delà de laquelle notamment les portions 19a et 19b présentent des parties arrière 30a et 30b en saillie par rapport à la face arrière 29 du substrat 10. On peut noter que l'épaisseur e2 est égale ou inférieure à la hauteur hl moins l'épaisseur de la couche diélectrique 13 et que la partie arrière 30a en saillie est moins haute que la partie arrière 30b.
Ensuite, comme illustré sur la figure 12, on dépose une couche épaisse 31 en un matériau diélectrique, par exemple en oxyde de silicium (SiO2) ou en un polymère tel que du BenzoCycloButéne (BCB), sur la face arrière 29 du substrat 10, qui recouvre ou noie les parties arrière en saillie 30a et 30b des portions restantes 19a et 19b en saillie par rapport à la face arrière 29 du substrat 10 réduit en épaisseur. Ensuite, comme illustré sur la figure 13, on procède par l'arrière à une réduction de l'épaisseur de la couche diélectrique 31 et à un enlèvement d'une partie d'extrémité arrière de la partie arrière 30b, sans toutefois atteindre la partie arrière 30a moins haute. I1 en résulte une face arrière plate 32 qui est formée, dans un même plan, par la face arrière 31a de la couche diélectrique réduite 31 et par des extrémités arrière découvertes des portions restantes 19a, 20a, 22a et 23a arasées, ces portions restantes arasées 19b, 20b, 22b et 23b étant maintenant cylindriques. I1 en résulte également que la face arrière 31a de la couche diélectrique réduite 31 passe au-dessus et à distance de la partie arrière de la portion restante 19a en laissant subsister une lame 31b.
On obtient alors une nouvelle plaquette 11 a comprenant la plaquette 11 et la couche diélectrique arrière réduite 31. Les trous borgnes 17 et 18 et les différentes couches 19, 20, 21, 22 et 23, décrites plus haut, ainsi que la couche 31, sont bien entendu dimensionnés de telle sorte que les disposition ci-dessus soient atteintes. Ensuite, comme illustré sur la figure 14, on procède alors par gravure, axialement au trou principal traversant 17a, à la formation d'un trou secondaire 33 au travers de la lame 31b de la couche diélectrique réduite 30a et de la portion radiale arrière 34 de la portion diélectrique 19a, de façon à découvrir au moins partiellement la portion radiale arrière 35 de la portion conductrice restante 20a. Ensuite, comme illustré sur la figure 15, on peut alors former, sur la face 31a de la couche arrière diélectrique 31, un plot arrière de connexion électrique 36 qui remplit le trou secondaire 33 pour être en contact avec la portion radiale arrière 35 de la portion conductrice restante 20a, ainsi qu'un plot arrière de connexion électrique 37 en contact notamment sur l'extrémité arrière radiale de la portion cylindrique conductrice arasée centrale 23b et éventuellement sur les extrémités arrière des portions cylindriques conductrices arasées 20b et 22b. Comme on le voit sur la figure 15, il résulte de ce qui précède que le dispositif semi-conducteur 1 obtenu comprend, dans la plaquette 11a, d'une part un condensateur traversant 38, issu du trou principal initial 17, et d'autre part un via traversant de connexion électrique 39, issu du trou principal initial 18, définis ci-après. Le condensateur traversant 38 comprend une électrode externe 40 formée par la portion conductrice restante 20a, une électrode interne 41 formée par les portions conductrices restantes 22a et 23a adjacentes et une membrane diélectrique 42 formée par la portion diélectrique restante 21a, la membrane diélectrique 42 s'étendant entre l'électrode externe 40 et l'électrode interne 41. La face arrière radiale 40a, située sur la portion radiale arrière 35, de l'électrode externe 40 est connectable par l'arrière au travers du trou arrière secondaire 33 et de la face arrière 32 de la plaquette lla, selon l'exemple décrit par l'intermédiaire du plot arrière de connexion électrique 36. La face avant radiale 41a, située dans la face avant 24 de la plaquette 11a, de l'électrode interne 41 est connectable par l'avant, selon l'exemple décrit au réseau avant de connexion électrique 26.
La face radiale avant 39a, située dans la face avant 24 de la plaquette 11a, du via de connexion électrique 39 est connectable par l'avant, selon l'exemple décrit au réseau de connexion électrique 26. La face radiale arrière 39b, située dans la face arrière 32 de la plaquette 11a, du via traversant de connexion électrique 39 est connectable par l'arrière, selon l'exemple décrit au plot de connexion électrique 37. Selon une variante de réalisation, la plaquette lla pourrait être constituée uniquement par un substrat, éventuellement multicouches, dans lequel seraient formés le condensateur traversant 38 et éventuellement le via traversant de connexion électrique 39.
En se reportant aux figures 16 à 17, on va maintenant décrire des exemples d'utilisation du dispositif semi-conducteur 1 illustré sur la figure 15. Comme illustré sur la figure 16, le condensateur traversant 38 peut être arrangé de telle sorte que les plots arrière de connexion électrique 36 et 37 soient reliés de façon à former une piste de connexion 43, sur la face arrière 31a de la plaquette 11a. Ainsi, l'électrode externe 40 du condensateur traversant 38 peut être reliée au réseau avant de connexion électrique 26 par l'intermédiaire du via traversant de connexion électrique 39. Dans ces conditions, d'une part l'électrode externe 40 peut être reliée, par l'intermédiaire du via traversant de connexion électrique 39 et de la piste de connexion 43, aux circuits intégrés 12 et/ou à un plot avant 27a des plots avant de connexion électrique extérieure 27, les plots avant de connexion électrique extérieure 27 pouvant être reliés à un dispositif électronique arrière complémentaire 44 par l'intermédiaire d'éléments de connexion électrique 45 tels que des billes. D'autre part, l'électrode interne 41 peut être reliée aux circuits intégrés 12 et/ou à au moins l'un des plots avant de connexion électrique extérieure 27. Ainsi, le condensateur traversant 38 peut être utilisé par les circuits intégrés 12 du dispositif semi-conducteur 1 et/ou par le dispositif électronique arrière, indépendamment de l'existence des circuits intégrés 12, 44 et/ou entre les circuits intégrés 12 du dispositif semi-conducteur 1 et le dispositif électronique arrière 44. Comme illustré sur la figure 17, le condensateur traversant 38 peut être arrangé de telle sorte que le plot arrière de connexion électrique 36, non relié au plot arrière de connexion électrique 37, soit relié à un élément arrière de connexion électrique extérieure 46a d'un ensemble d'éléments arrière de connexion électrique extérieure 46, par exemple des billes, interposé entre le dispositif semi-conducteur 1 et un dispositif électronique arrière complémentaire 47. Dans ces conditions, d'une part l'électrode externe 40 peut être reliée à ce dispositif électronique avant 47 et, d'autre part, l'électrode interne peut être reliée, comme dans le cas de la figure 16, aux circuits intégrés 12 et/ou à un plot avant 27a. Ainsi, le condensateur traversant 38 peut être utilisé entre les circuits intégrés 12 du dispositif semi-conducteur 1 et le dispositif électronique avant 47 et/ou entre le dispositif électronique arrière 44 et le dispositif électronique avant 47, indépendamment de l'existence du plot traversant de connexion électrique 39 qui peut être utilisé à d'autres fins de connexion électrique. En outre, dans la mesure où le plot de connexion électrique 37 est relié à un élément de connexion arrière 46b et est relié à l'électrode interne 41 par l'intermédiaire du réseau de connexion avant 26, le condensateur traversant 38 peut être utilisé par le dispositif électronique avant 47, indépendamment de l'existence des circuits intégrés 12.
D'une manière générale, le dispositif semi-conducteur 1 peut comprendre plusieurs condensateurs traversant 38 et plusieurs vias traversants de connexion électrique, qui peuvent être fabriqués comme décrit précédemment. Les différentes interconnexions décrites ci-dessus des condensateurs traversant peuvent être établies, des condensateurs traversant peuvent être branchés en série ou en parallèle, des vias traversants de connexion électrique peuvent utiliser indépendamment des condensateurs traversants. I1 résulte de ce qui précède qu'en particulier, il est possible de fabriquer des condensateurs traversants de grandes dimensions, dont les électrodes présentent de grandes surfaces de connexion électrique et peuvent aisément être connectées selon de nombreuses configurations, tout en atteignant des résistances faibles des connexions électriques. I1 est également possible d'atteindre des densités élevées d'intégration.
Selon une variante de réalisation, les trous borgnes 17 et 18 (voir figure 3) pourraient présenter le même diamètre, et en conséquence la même profondeur. Dans ce cas, les parties en saillie 30a et 30b (voir figure 11) présenteraient la même longueur au-delà de la face arrière 29 du substrat aminci 10. La couche 31 (voir figure 13) pourrait être amincie jusqu'à proximité des extrémités de ces parties en saillie 30a et 30b de même longueur. Puis, un autre trou secondaire correspondant au trou secondaire 33 (voir figure 15) pourrait être réalisé au-dessus de la partie en saille 30b pour la découvrir, au moins partiellement, et un autre plot de contact correspondant au plot de contact 36 pourrait être formé au travers de ce autre trou secondaire sur face arrière de la partie en saille 30b. La présente invention ne se limite pas aux exemples ci-dessus décrits. En particulier, certaines étapes de fabrication décrites pourraient être organisées différemment et les connexions électriques pourraient se présenter selon des dispositions combinées différemment. Bien d'autres variantes de réalisation sont possibles, sans sortir du cadre défini par les revendications annexées.
Claims (16)
- REVENDICATIONS1. Dispositif semi-conducteur comprenant : une plaquette (11a) présentant une face avant (24) et une face arrière (31a) et dans lequel est aménagé un trou borgne principal (17a) dans sa face avant ; un condensateur traversant (38) formé dans le trou borgne principal et comprenant : - une couche externe conductrice couvrant la paroi latérale et le fond du trou borgne principal et formant une électrode externe (40), - une couche intermédiaire diélectrique couvrant la paroi latérale et le fond de la couche externe formant une membrane diélectrique (42), - et un matériau conducteur de remplissage, remplissant au moins partiellement la couche intermédiaire diélectrique et formant une électrode interne (41), de telle sorte que les parties cylindriques de l'électrode externe, de la couche intermédiaire diélectrique et de l'électrode interne présentent des extrémités avant situées dans le plan (24) de la face avant de la plaquette ; un trou arrière secondaire (33) aménagé dans la face arrière (31a) de la plaquette, découvrant au moins partiellement le fond (35) de l'électrode externe (40) ; et un moyen de connexion électrique arrière (36) en contact sur le fond (40) de l'électrode externe (40) au travers du trou arrière secondaire (33).
- 2. Dispositif selon la revendication 1, comprenant en outre un trou traversant principal (18a) traversant la plaquette (11a) et situé à distance du trou borgne principal (17a) contenant le condensateur traversant (38), un matériau conducteur de remplissage du trou traversant principal (18a) de façon à former un via traversant de connexion électrique (39) présentant une extrémité avant (39a) située dans le plan (24) de la face avant de la plaquette (11a) et une extrémité arrière située dans le plan (31a) de la face arrière de la plaquette (1 la).
- 3. Dispositif selon la revendication 2, dans lequel le diamètre du trou traversant (18a) contenant le via traversant de connexion électrique (39) est plus grand que le diamètre du trou borgne (17a) contenant le condensateur (38).
- 4. Dispositif selon la revendication 1, comprenant en outre un autre trou borne principal situé à distance du trou borgne principal (17a) contenant le condensateur traversant (38), un matériau conducteur de remplissage de cet autre trou principal (18a) de façon à former un via de connexion électrique (39) présentant une extrémité avant (39a) située dans le plan (24) de la face avant de la plaquette (11a), un autre trou arrière secondaire aménagé dans la face arrière (31a) de la plaquette, découvrant au moins partiellement le fond de ce via de connexion électrique et un autre moyen de connexion électrique arrière étant en contact sur le fond de cet autre via de connexion électrique.
- 5. Dispositif selon l'une quelconque des revendications 2 à 4, comprenant un moyen arrière de connexion électrique (43) reliant le via traversant (39) et l'électrode externe (42) du condensateur (38).
- 6. Dispositif selon l'une quelconque des revendications 2 à 5, comprenant un moyen de connexion électrique avant (26) reliant le via traversant (39) et un élément avant (27a) de connexion électrique extérieure.
- 7. Dispositif selon l'une quelconque des revendications précédentes, comprenant un moyen arrière de connexion électrique (36) traversant le trou arrière secondaire (33) et reliant l'électrode externe (40) du condensateur (38) à un élément arrière de connexion électrique extérieur (46a).
- 8. Dispositif selon l'une quelconque des revendications précédentes, comprenant un moyen de connexion électrique avant (26) reliant l'électrode interne (41) du condensateur (38) et un élément avant (27a) de connexion électrique extérieure.
- 9. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la plaquette (11a) comprend un substrat (10)sur une face avant duquel sont formés des circuits intégrés (12) et une couche diélectrique (13, 14) formée sur la face avant du substrat.
- 10. Dispositif selon l'une quelconque des revendications précédentes, comprenant un moyen de connexion électrique avant (26) reliant l'électrode interne (41) du condensateur (38) et les circuits intégrés (12).
- 11. Dispositif selon l'une quelconque des revendications 2 à 10, comprenant un moyen de connexion électrique avant (26) reliant le via et les circuits intégrés (12).
- 12. Procédé de fabrication d'un dispositif semi-conducteur contenant un condensateur, comprenant : réaliser un trou borgne principal (17) dans une face avant d'une plaquette (11a) ; déposer successivement sur la face avant du substrat et dans le trou borgne principal (17) une première couche conductrice (20), une couche diélectrique (21) et une seconde couche conductrice (22, 23) remplissant au moins partiellement la couche diélectrique dans le trou borgne ; enlever les portions de la première couche, de la couche diélectrique et de la seconde couche conductrice en laissant subsister les portions de ces dernières dans le trou borgne de telle sorte que ces portions (20a ; 21a ; 22a, 23a) présentent des extrémités avant dans le plan (24) de la face avant de la plaquette (11a) ; et réaliser un trou arrière secondaire (33) dans la plaquette pour découvrir au moins en partie le fond (35) de la portion (35) de la première couche conductrice (20) située dans le trou borgne principal (17).
- 13. Procédé de fabrication d'un dispositif semi-conducteur contenant un condensateur et un via de connexion électrique, comprenant : réaliser, dans une face avant d'une plaquette (11) comprenant un substrat (10) muni de circuits intégrés avant (12) et d'une couche diélectrique avant (13,
- 14), un premier trou borgne principal (17) et un second trou borgne principal (18) ;déposer successivement, sur la face avant de la plaquette (11) et dans les trous borgnes principaux (17, 18), une première couche conductrice (20), une couche diélectrique (21) et une seconde couche conductrice (22, 23) remplissant au moins partiellement la couche diélectrique dans le trou borgne ; enlever les portions de la première couche conductrice, de la couche diélectrique et de la seconde couche conductrice en laissant subsister des portions (20a, 21a, 22a, 23a ; 20b, 221), 231)) de ces dernières dans les trous borgnes principaux, de telle sorte que ces portions présentent des extrémités avant dans le plan de la face avant du substrat ; réduire l'épaisseur de la plaquette (11) en enlevant une partie arrière de cette plaquette (11) pour transformer les trous borgnes principaux en trous principaux (17a, 18a) traversant la plaquette (11) ; déposer, sur la face arrière de la plaquette (11) réduite, une couche arrière diélectrique (31) ; réduire l'épaisseur de la couche arrière diélectrique (31) ; et réaliser un trou arrière traversant secondaire (33) dans la couche arrière diélectrique (31) de façon à découvrir au moins en partie le fond de la portion restante (20a) de la première couche conductrice de façon à former un condensateur traversant (38) dans le premier trou principal, tandis qu'un via est formé dans le second trou principal. 14. Procédé selon la revendication 12, dans lequel la couche diélectrique (21) ne s'étend pas dans le second trou borgne principal (17).
- 15. Procédé selon l'une des revendications 13 et 14, comprenant : réaliser des moyens de connexion électrique avant (26) et arrière (36) du condensateur traversant (38).
- 16. Procédé selon l'une quelconque des revendications 13 à 15, comprenant : réaliser des moyens de connexion électrique avant (26) et arrière (37) du via de connexion électrique (39).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1059919A FR2968130A1 (fr) | 2010-11-30 | 2010-11-30 | Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication |
| US13/298,823 US8841749B2 (en) | 2010-11-30 | 2011-11-17 | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1059919A FR2968130A1 (fr) | 2010-11-30 | 2010-11-30 | Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2968130A1 true FR2968130A1 (fr) | 2012-06-01 |
Family
ID=44065154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1059919A Withdrawn FR2968130A1 (fr) | 2010-11-30 | 2010-11-30 | Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8841749B2 (fr) |
| FR (1) | FR2968130A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3007197A1 (fr) * | 2013-06-18 | 2014-12-19 | St Microelectronics Crolles 2 | Procede de realisation d'une liaison electrique traversante et d'un condensateur traversant dans un substrat, et dispositif correspondant |
| FR3074962A1 (fr) * | 2017-12-08 | 2019-06-14 | Stmicroelectronics (Crolles 2) Sas | Dispositif electronique capteur d'images |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130134600A1 (en) * | 2011-11-28 | 2013-05-30 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| US9740343B2 (en) | 2012-04-13 | 2017-08-22 | Apple Inc. | Capacitive sensing array modulation |
| US9030440B2 (en) | 2012-05-18 | 2015-05-12 | Apple Inc. | Capacitive sensor packaging |
| US9883822B2 (en) | 2013-06-05 | 2018-02-06 | Apple Inc. | Biometric sensor chip having distributed sensor and control circuitry |
| NL2012891B1 (en) * | 2013-06-05 | 2016-06-21 | Apple Inc | Biometric sensor chip having distributed sensor and control circuitry. |
| KR102114340B1 (ko) * | 2013-07-25 | 2020-05-22 | 삼성전자주식회사 | Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법 |
| US9984270B2 (en) | 2013-08-05 | 2018-05-29 | Apple Inc. | Fingerprint sensor in an electronic device |
| US10296773B2 (en) | 2013-09-09 | 2019-05-21 | Apple Inc. | Capacitive sensing array having electrical isolation |
| US9460332B1 (en) | 2013-09-09 | 2016-10-04 | Apple Inc. | Capacitive fingerprint sensor including an electrostatic lens |
| US9697409B2 (en) | 2013-09-10 | 2017-07-04 | Apple Inc. | Biometric sensor stack structure |
| US9484325B2 (en) * | 2013-10-09 | 2016-11-01 | Invensas Corporation | Interconnections for a substrate associated with a backside reveal |
| US9786581B2 (en) * | 2014-03-10 | 2017-10-10 | Intel Corporation | Through-silicon via (TSV)-based devices and associated techniques and configurations |
| US9165793B1 (en) | 2014-05-02 | 2015-10-20 | Invensas Corporation | Making electrical components in handle wafers of integrated circuit packages |
| US10068181B1 (en) * | 2015-04-27 | 2018-09-04 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafer and methods for making the same |
| US10121849B2 (en) * | 2015-11-16 | 2018-11-06 | Micron Technology, Inc. | Methods of fabricating a semiconductor structure |
| US9892970B2 (en) | 2016-06-02 | 2018-02-13 | Globalfoundries Inc. | Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same |
| US9929085B2 (en) * | 2016-06-02 | 2018-03-27 | Globalfoundries Inc. | Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same |
| US10381302B2 (en) * | 2017-01-03 | 2019-08-13 | Micron Technology, Inc. | Semiconductor package with embedded MIM capacitor, and method of fabricating thereof |
| US11121301B1 (en) | 2017-06-19 | 2021-09-14 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafers and their methods of manufacture |
| FR3077927B1 (fr) | 2018-02-13 | 2023-02-10 | St Microelectronics Crolles 2 Sas | Capteur d'images a eclairement par la face arriere |
| FR3091787A1 (fr) * | 2019-01-14 | 2020-07-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Capteur d'images à éclairement par la face arrière |
| CN111799177B (zh) * | 2020-07-14 | 2023-09-29 | 通富微电科技(南通)有限公司 | 半导体器件的制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040108587A1 (en) * | 2002-12-09 | 2004-06-10 | Chudzik Michael Patrick | High density chip carrier with integrated passive devices |
| US20060001174A1 (en) * | 2004-06-30 | 2006-01-05 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| US20080113505A1 (en) * | 2006-11-13 | 2008-05-15 | Sparks Terry G | Method of forming a through-substrate via |
| US20080173993A1 (en) * | 2007-01-18 | 2008-07-24 | International Business Machines Corporation | Chip carrier substrate capacitor and method for fabrication thereof |
| US20090267183A1 (en) * | 2008-04-28 | 2009-10-29 | Research Triangle Institute | Through-substrate power-conducting via with embedded capacitance |
| US20100032808A1 (en) * | 2008-08-08 | 2010-02-11 | Hanyi Ding | Through wafer via and method of making same |
| US20100041203A1 (en) * | 2008-08-14 | 2010-02-18 | Collins David S | Structure, Design Structure and Method of Manufacturing a Structure Having VIAS and High Density Capacitors |
| US20100230806A1 (en) * | 2009-03-13 | 2010-09-16 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Three-Dimensional Vertically Oriented Integrated Capacitors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897367A (ja) | 1994-09-27 | 1996-04-12 | Murata Mfg Co Ltd | 半導体装置 |
-
2010
- 2010-11-30 FR FR1059919A patent/FR2968130A1/fr not_active Withdrawn
-
2011
- 2011-11-17 US US13/298,823 patent/US8841749B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040108587A1 (en) * | 2002-12-09 | 2004-06-10 | Chudzik Michael Patrick | High density chip carrier with integrated passive devices |
| US20060001174A1 (en) * | 2004-06-30 | 2006-01-05 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| US20080113505A1 (en) * | 2006-11-13 | 2008-05-15 | Sparks Terry G | Method of forming a through-substrate via |
| US20080173993A1 (en) * | 2007-01-18 | 2008-07-24 | International Business Machines Corporation | Chip carrier substrate capacitor and method for fabrication thereof |
| US20090267183A1 (en) * | 2008-04-28 | 2009-10-29 | Research Triangle Institute | Through-substrate power-conducting via with embedded capacitance |
| US20100032808A1 (en) * | 2008-08-08 | 2010-02-11 | Hanyi Ding | Through wafer via and method of making same |
| US20100041203A1 (en) * | 2008-08-14 | 2010-02-18 | Collins David S | Structure, Design Structure and Method of Manufacturing a Structure Having VIAS and High Density Capacitors |
| US20100230806A1 (en) * | 2009-03-13 | 2010-09-16 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Three-Dimensional Vertically Oriented Integrated Capacitors |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3007197A1 (fr) * | 2013-06-18 | 2014-12-19 | St Microelectronics Crolles 2 | Procede de realisation d'une liaison electrique traversante et d'un condensateur traversant dans un substrat, et dispositif correspondant |
| EP2816624A1 (fr) * | 2013-06-18 | 2014-12-24 | STMicroelectronics (Crolles 2) SAS | Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat, et dispositif correspondant |
| US9224796B2 (en) | 2013-06-18 | 2015-12-29 | Stmicroelectronics (Crolles 2) Sas | Process for producing a through-silicon via and a through-silicon capacitor in a substrate, and corresponding device |
| FR3074962A1 (fr) * | 2017-12-08 | 2019-06-14 | Stmicroelectronics (Crolles 2) Sas | Dispositif electronique capteur d'images |
| US10910428B2 (en) | 2017-12-08 | 2021-02-02 | Stmicroelectronics (Crolles 2) Sas | Electronic device image sensor |
| US11682689B2 (en) | 2017-12-08 | 2023-06-20 | Stmicroelectronics (Crolles 2) Sas | Electronic device image sensor |
| US11978756B2 (en) | 2017-12-08 | 2024-05-07 | Stmicroelectronics (Crolles 2) Sas | Electronic device image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120133021A1 (en) | 2012-05-31 |
| US8841749B2 (en) | 2014-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2968130A1 (fr) | Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication | |
| EP2816624B1 (fr) | Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat | |
| FR2968129A1 (fr) | Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication | |
| EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| EP2608253B1 (fr) | Via TSV doté d'une structure de libération de contraintes et son procédé de fabrication | |
| EP3261116B1 (fr) | Procede de fabrication collective de modules electroniques 3d | |
| EP2816597A2 (fr) | Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome | |
| FR2957717A1 (fr) | Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle | |
| FR2914498A1 (fr) | Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre | |
| FR2993397A1 (fr) | Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication | |
| EP2878002A2 (fr) | Procédé pour la réalisation d'une capacité | |
| EP3109900B1 (fr) | Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees | |
| FR2990297A1 (fr) | Empilement de structures semi-conductrices et procede de fabrication correspondant | |
| FR2951018A1 (fr) | Via de connexion electrique pour substrat de dispositif semi-conducteur | |
| FR2980036A1 (fr) | Procede de realisation d'une structure integree tridimensionnelle et structure correspondante | |
| FR2951017A1 (fr) | Via de connexion electrique pour substrat de dispositif semi-conducteur | |
| FR2970119A1 (fr) | Puce de circuits integres et procede de fabrication. | |
| FR2779274A1 (fr) | Circuit integre avec couche d'arret et procede de fabrication associe | |
| FR2961345A1 (fr) | Circuit integre passif | |
| FR2925980A1 (fr) | Plot de contact electrique | |
| EP4222783A1 (fr) | Dispositif optoelectronique | |
| EP3037810A1 (fr) | Capteur d'humidite ameliore | |
| FR3009649A1 (fr) | Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques | |
| FR2823377A1 (fr) | Ligne conductrice haute frequence sur un circuit integre | |
| FR2970118A1 (fr) | Puce de circuits integres et procede de fabrication. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20130731 |