FR2925980A1 - Plot de contact electrique - Google Patents

Plot de contact electrique Download PDF

Info

Publication number
FR2925980A1
FR2925980A1 FR0760446A FR0760446A FR2925980A1 FR 2925980 A1 FR2925980 A1 FR 2925980A1 FR 0760446 A FR0760446 A FR 0760446A FR 0760446 A FR0760446 A FR 0760446A FR 2925980 A1 FR2925980 A1 FR 2925980A1
Authority
FR
France
Prior art keywords
zone
conductive
encapsulation layer
stack
electrical signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0760446A
Other languages
English (en)
Other versions
FR2925980B1 (fr
Inventor
Laurent Chabert
Sebastien Pruvost
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0760446A priority Critical patent/FR2925980B1/fr
Priority to US12/344,035 priority patent/US20090166880A1/en
Publication of FR2925980A1 publication Critical patent/FR2925980A1/fr
Application granted granted Critical
Publication of FR2925980B1 publication Critical patent/FR2925980B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Un plot de contact électrique pour un circuit électronique intégré comportant une couche d'encapsulation pour recevoir des signaux électriques, et recouvrir une portion d'un empilement de niveaux de métallisation. Le plot comporte en outre une zone conductrice dans l'empilement, cette zone conductrice étant au moins en partie recouverte par la couche d'encapsulation. Cette zone conductrice est destinée au transit des signaux électriques reçus par la couche d'encapsulation vers un coeur de circuit, et est électriquement isolée de la couche d'encapsulation de façon à découpler au moins partiellement les signaux électriques reçus de la couche d'encapsulation.

Description

PLOT DE CONTACT ELECTRIQUE
L'invention concerne un plot de contact électrique. Elle trouve des applications notamment dans les circuits électroniques intégrés, et plus particulièrement les circuits sur une puce ou SOC (de l'anglais System On Chip ).
La figure 1 montre un exemple de plot de contact 1 pour un circuit électronique intégré comprenant un empilement 5 de niveaux de métallisation M1,...,M6. Le plot 1 comprend une couche d'encapsulation 2, pour recevoir un signal radiofréquence, une zone conductrice de sortie 40 pour délivrer ce signal radiofréquence à un circuit représenté par la référence 400, dit coeur de circuit, situé latéralement par rapport au plot 1. La couche d'encapsulation 2 peut par exemple comprendre une couche AluCapTM réalisée en aluminium. Une couche de contact 3, également en aluminium, permet d'assurer un contact électrique entre la couche d'encapsulation 2 et la zone conductrice de sortie 40. La couche d'encapsulation 2 est destinée à être soudée à un fil de connexion, par exemple un fil d'or non représenté. Les couches 2 et 3, reposent sur l'empilement 5 de niveaux de métallisation M1, M2,..., M6, le dernier niveau de métallisation M6 comprenant la zone conductrice 40. Le premier niveau de métallisation M1 repose sur un substrat de silicium 6. Le coeur de circuit 400, par exemple une mémoire rapide, un CPU (de l'anglais central processing unit ), un LNA (de l'anglais low noise amplifier ), ou autre, est relié à une extrémité latérale de la couche de sortie 40 via des moyens de conditionnement représentés par la référence 300, par exemple une capacité de découplage comme une capacité 3D, et/ou un dispositif de transformation d'impédance et de filtrage en fréquence. Ces moyens de conditionnement 300 permettent de préparer le signal radiofréquence reçu du fil d'or pour qu'il soit exploitable par le coeur de circuit. 2 Il peut être souhaitable de réduire l'encombrement lié aux moyens de conditionnement. Selon un premier aspect, un plot de contact pour circuit électronique intégré est proposé, ce plot comprenant une couche d'encapsulation pour recevoir des signaux électriques, cette couche d'encapsulation recouvrant une portion au moins d'un empilement de niveaux de métallisation. Le plot comprend en outre au moins une zone conductrice à l'intérieur de l'empilement, cette zone conductrice étant au moins en partie recouverte par la couche d'encapsulation. Cette zone conductrice est destinée au transit des signaux électriques reçus par la couche d'encapsulation vers un coeur de circuit. Au moins une zone conductrice est agencée à l'intérieur du plot de façon à assurer au moins partiellement le conditionnement des signaux reçus par le plot. Par exemple, au moins une zone conductrice du plot est électriquement isolée de la couche d'encapsulation de façon à découpler au moins partiellement les signaux électriques reçus de la couche d'encapsulation. Ce plot de contact intègre ainsi au moins en partie des moyens de découplage, ce qui permet de réduire l'encombrement lié au découplage des signaux reçus.
Le plot comporte ainsi une ou plusieurs zones conductrices, par exemple des vias, des lignes ou autre, situées dans la portion de l'empilement recouverte par la couche d'encapsulation. Cette ou ces zone(s) sont dites zones conductrices du plot dans la présente description. L'empilement de niveaux métalliques peut bien entendu comporter d'autres zones conductrices, externes au plot. Ces autres zones conductrices, par exemple des vias, des lignes ou autre, sont courantes dans les empilements de niveaux métalliques et sont considérées ici comme ne faisant pas partie du plot dès lors que ces autres zones ne sont pas au moins en partie recouvertes par la couche d'encapsulation.
On peut prévoir une ou plusieurs zones conductrices au moins partiellement à l'intérieur de la portion de l'empilement correspondant au plot. Lorsque plusieurs zones conductrices sont prévues, certaines de ces zones 3 conductrices peuvent être en contact électrique avec la couche d'encapsulation. On peut prévoir qu'une ou plusieurs zone(s) conductrice(s) soi(en)t seulement en partie recouverte(s) par la couche d'encapsulation, mais avantageusement la ou les zones conductrices du plot sont entièrement à l'intérieur de la portion de l'empilement recouverte par la couche d'encapsulation, ce qui limite ainsi l'encombrement lié au découplage des signaux. Avantageusement, au moins un des niveaux de métallisation comprend une pluralité de zones conductrices au moins en partie recouvertes par la couche d'encapsulation. Ces zones sont isolées les unes des autres par au moins une zone isolante laquelle est au moins en partie recouverte par la zone d'encapsulation. Ainsi, pour un même niveau de métallisation et à l'intérieur de la portion de l'empilement correspondant au plot, au moins deux zones conductrices sont prévues, en étant séparées par au moins une zone isolante. La capacité générée par cette ou ces zones isolantes entre les zones conductrices contribue au découplage des signaux électriques, et ce de façon relativement compacte.
Avantageusement, les zones conductrices de cette pluralité de zones conductrices dans le même niveau de métallisation comprennent deux zones conductrices séparées par la zone isolante et agencées de telle sorte que l'une des zones conductrices entoure l'autre. Cet agencement de deux zones conductrices ou davantage permet d'obtenir des surfaces en regard l'une de l'autre qui sont relativement étendues, et par conséquent une capacité de découplage relativement élevée. Bien entendu, on peut prévoir que chacun des niveaux de métallisation comporte, pour la portion de l'empilement correspondant au plot, au maximum une seule zone conductrice. Au moins une zone conductrice est électriquement isolée de la couche d'encapsulation de façon à découpler au moins partiellement les signaux électriques reçus. On peut prévoir que le 4 découplage soit assuré par un niveau de métallisation comportant une zone isolante dans la portion correspondant au plot. Pour un niveau de métallisation comprenant deux zones conductrices, ou davantage, l'invention n'est pas limitée par la configuration selon laquelle l'une de ces zones entoure l'autre. Par exemple, chacune de ces deux zones peut avoir une forme de pavé, et les zones sont simplement juxtaposées dans le niveau de métallisation. L'espace isolant entre ces zones conductrices permet de découpler au moins partiellement les signaux transitant par ces zones.
Selon un autre exemple, ces deux zones peuvent avoir la forme de deux peignes respectifs entrelacés. Avantageusement, le plot comprend un jeu de niveaux de métallisation comprenant chacun une pluralité de zones conductrices lesquelles sont au moins en partie recouvertes par la couche d'encapsulation. On augmente ainsi la valeur de la capacité de découplage. Avantageusement, pour au moins un niveau du jeu de niveaux de métallisation, chaque zone conductrice de ce niveau entoure ou est entourée par une autre zone conductrice. L'invention n'est donc en rien limitée par la configuration de la ou des zones conductrices du plot à l'intérieur de la portion de l'empilement de niveaux de métallisation. Avantageusement, à l'intérieur de la portion correspondant au plot, le niveau de métallisation le plus éloigné de la couche d'encapsulation et dans lequel s'étend au moins en partie une zone conductrice, comprend en outre une zone isolante. Ainsi, la capacité parasite entre ce niveau de métallisation comprenant une zone conductrice le plus proche d'un substrat et ce substrat est plus faible que si ce niveau de métallisation était, pour la portion comprise dans le plot, sensiblement entièrement constitué par une zone conductrice.
On peut alternativement prévoir que le niveau de métallisation le plus éloigné de la zone d'entrée et dans lequel s'étend au moins en partie une zone conductrice ne comprend, dans la portion de ce niveau qui correspond au plot, aucune une zone isolante.
Selon un autres aspect, un circuit électronique intégré, par exemple une carte-mère ou autre, est proposé, ce circuit comprenant un coeur de circuit, par exemple une mémoire rapide, un CPU, un LNA ou autre, ainsi que des plots de contact selon un aspect de l'invention. 5 Selon un autre aspect, un procédé de fabrication d'un plot de contact pour un circuit électronique intégré est proposé. Le procédé comprend une étape de création d'une zone conductrice dans un empilement de niveaux de métallisation, et une étape de création d'une couche d'encapsulation recouvrant au moins partiellement la zone conductrice. La couche d'encapsulation est séparée de la zone conductrice par une zone isolante, de manière à assurer au moins partiellement un découplage de signaux électriques reçus par la couche d'encapsulation et transitant par la zone conductrice pour être délivrés vers un coeur de circuit. Ce procédé permet d'obtenir un plot de contact selon un aspect de l'invention. L'étape de création d'une zone conductrice dans un empilement de niveaux de métallisation peut comprendre des étapes de dépôt de niveaux de métallisation, entrecoupées par au moins une étape de formation d'une zone conductrice dans l'un de ces niveaux. L'invention n'est en rien limitée par les techniques de fabrication mises en oeuvre : Damascene, Dual Damascene, polissage chimico-mécanique, gravure RIE (de l'anglais Reactive Ion Etching ) par exemple, ou autre. Selon encore un autre aspect, un plot de contact électrique pour un circuit électronique intégré est proposé, ce plot comportant une couche d'encapsulation pour recevoir des signaux électriques, cette couche recouvrant une portion au moins d'un empilement de niveaux de métallisation. Le plot comporte en outre au moins une zone conductrice dans l'empilement, cette ou ces zone(s) conductrice(s) étant au moins en partie recouverte(s) par la couche d'encapsulation. Cette ou ces zone(s) conductrice(s) comprend (ou comprennent chacune) une entrée de zone et une sortie de zone pour le transit des signaux électriques reçus par la couche d'encapsulation vers un coeur de circuit. Au moins une de cette ou ces zone(s) conductrice(s) est élongée entre l'entrée de zone et la sortie de 6 zone de façon à assurer un filtrage en fréquence des signaux électriques transitant par cette au moins une zone conductrice. Ainsi, le filtrage en fréquence est-il au moins partiellement effectué à l'intérieur même du plot, ce qui réduit l'encombrement.
La largeur de la zone conductrice élongée peut être choisie de façon à assurer au moins partiellement une adaptation d'impédance. La zone conductrice élongée peut ainsi avoir la forme d'un ruban doté d'une relative épaisseur. La zone conductrice élongée peut s'étendre de façon à former une spirale de plus d'un quart de tour, et de préférence d'au moins 3/8ème de tour, ce qui peut permettre de concilier longueur de la zone conductrice élongée et confinement à l'intérieur de la portion de l'empilement recouverte par la couche d'encapsulation. La longueur de la zone conductrice élongée détermine en effet la gamme des fréquences filtrées par cette zone conductrice. Pour certaines applications, il peut être souhaitable, selon la fréquence souhaitée, que la zone conductrice élongée ait une longueur supérieure aux dimensions du plot. L'enroulement de la zone conductrice à l'intérieur du plot permet un choix de fréquences relativement large, sans être obligé de choisir un plot de dimensions supérieures.
En particulier, la zone conductrice élongée peut s'étendre de façon à former une spirale d'une pluralité de tours, sur une pluralité de niveaux respectifs. La zone conductrice élongée peut alors comprendre un ou plusieurs via(s) permettant de passer d'un niveau à l'autre. La zone conductrice peut alors jouer un rôle de bobine.
On peut prévoir que la zone conductrice élongée s'entende au-delà de la sortie de zone, jusqu'à une masse symbolique par exemple, tout en restant au moins grossièrement confinée à l'intérieur de la portion d'empilement correspondant au plot. Le plot peut ainsi intégrer un transformateur.
On peut aussi prévoir une zone conductrice élongée supplémentaire, isolée de la zone élongée de façon à former un balun (de l'anglais BALanced-UNbalanced ) pour équilibrer le signal reçu. Par exemple, un plot peut comporter deux zones conductrices élongées séparées l'une de 7 l'autre. L'un de ces deux zones élongées peut comprendre l'entrée de zone et la sortie de zone, tandis que l'autre de ces zones élongées peut comprendre une sortie de zone supplémentaire et une masse symbolique. On peut aussi prévoir plus de deux zones conductrices élongées.
Bien entendu, on peut prévoir que la zone conductrice élongée s'étende entre l'entrée de zone et la sortie de zone suivant une seule direction, de façon à prendre la forme d'un bâtonnet. Selon un aspect, un circuit électronique intégré, par exemple une carte-mère ou autre, est proposé, ce circuit comprenant un coeur de circuit, par exemple une mémoire rapide, un CPU, un LNA ou autre, ainsi que des plots de contact selon un aspect de l'invention. Selon encore un autre aspect, un procédé de fabrication d'un plot de contact pour un circuit électronique intégré est proposé. Le procédé comprend une étape de création d'une zone conductrice dans un empilement de niveaux de métallisation, cette zone conductrice comportant une entrée de zone et une sortie de zone pour le transit des signaux reçus par le plot vers un coeur de circuit. La zone conductrice créée est élongée entre l'entrée de zone et la sortie de zone de façon à assurer un filtrage en fréquence des signaux électriques transitant par cette zone conductrice. Une couche d'encapsulation pour recevoir et transmettre vers la zone conductrice les signaux électriques est en outre créée, cette couche d'encapsulation recouvrant au moins partiellement la zone conductrice. Ce procédé permet d'obtenir un plot intégrant un filtre en fréquences des signaux reçus.
D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après. La figure 1 montre schématiquement un exemple de plot de contact connu de l'art antérieur. La figure 2 montre schématiquement un exemple de plot de contact selon un mode de réalisation de l'invention. La figure 3 est une vue de dessus d'une partie d'un exemple de plot de contact selon le mode de réalisation de la figure 2. 8 La figure 4 est un graphe représentant les pertes en fonction de la fréquence, pour un plot de contact selon l'art antérieur et des moyens de conditionnements, et pour un plot de contact selon le mode de réalisation de la figure 2.
La figure 5 montre schématiquement un exemple de plot de contact selon un autre mode de réalisation de l'invention. La figure 6 est une vue de dessus d'un niveau de métallisation d'un exemple de plot selon un mode de réalisation de l'invention, par exemple le niveau M6 ou M4.
La figure 7 montre schématiquement un exemple de plot de contact selon un mode de réalisation de l'invention. La figure 8 est une vue en perceptive d'une zone conductrice du plot de contact de la figure 7, le reste du plot n'étant pas représenté sur cette figure. La figure 9 est une vue en perceptive d'une zone conductrice d'un plot de contact selon un mode de réalisation de l'invention, le reste du plot n'étant pas représenté sur cette figure. La figure 10 montre schématiquement un exemple de plot de contact intégrant un balun, selon un mode de réalisation de l'invention. La figure 11 est une vue en perceptive de deux zones conductrices du plot de contact de la figure 10, le reste du plot n'étant pas représenté sur cette figure. La figure 12 montre schématiquement un exemple de plot de contact selon un mode de réalisation de l'invention. La figure 13 est une vue en perceptive de deux zones conductrices du plot de contact de la figure 12, le reste du plot n'étant pas représenté sur cette figure. Des références identiques sont utilisées pour des objets semblables ou similaires. Pour raison de clarté, les dimensions des différents éléments représentés sur ces figures ne sont pas en proportion avec leurs dimensions réelles, les dimensions et les proportions représentées pouvant même varier d'une figure à l'autre pour ces raisons de clarté. Un substrat est placé dans la partie inférieure des figures 1, 2, 5, 7, 10, 12, et N désigne une direction 9 perpendiculaire à la surface du substrat, orientée vers le haut des figures. La direction du vecteur N est dite verticale, et les directions normales à ce vecteur sont dites horizontales. Dans la suite, les termes sur , recouvrant , sous , inférieur et supérieur , au-dessus , au- dessous , latéral , etc. sont utilisés en référence avec l'orientation du vecteur N. On précise que par sur ou recouvrant , on entend aussi bien directement sur ou recouvrant directement qu' indirectement sur ou recouvrant indirectement , c'est-à-dire qu'une couche déposée sur une autre peut tout à fait être séparée de ladite autre couche par au moins une tierce couche, et qu'une zone recouverte par une couche peut tout à fait être séparée de cette couche par d'autres zones. Les figures 2 et 3 illustrent un même mode de réalisation et seront commentées conjointement. Un plot de contact électrique 1 réalisé dans un empilement 5 de niveaux de métallisation M1,..., M6, comporte une couche d'encapsulation 2, par exemple une couche AluCapTM réalisée en aluminium. Cette couche d'encapsulation 2 recouvre une portion 10 délimitée par des pointillés sur la figure 2, de l'empilement 5 de niveaux de métallisation M1,...,M6. Les niveaux de métallisation M1,..., M6, dits également niveaux inter-métalliques, sont typiquement réalisés en un matériau diélectrique, par exemple du dioxyde de silicium (SiO2), du nitrure de silicium (Si3N4), du SiOC, du SiOCH, du FSG (de l'anglais Fluorine doped silicate Glass ), du PSG (de l'anglais Phosphosilicate Glass ), du BPSG (de l'anglais borophospho-silicate glass ), des matériaux poreux, une combinaison de matériaux diélectriques par couches successives, un mélange de matériaux diélectriques, ou autres. Les niveaux de métallisation peuvent aussi comprendre des zones métalliques, typiquement des vias, des lignes ou des zones conductrices, formées par exemple suivant un procédé Damascène simple, dans du matériau diélectrique.
Les zones de métallisation peuvent par exemple être réalisées en cuivre, en aluminium, ou autre. 10 Le plot comporte ainsi deux zones conductrices 4, 4' à l'intérieur d'un même niveau de métallisation M6. La zone 4 entoure la zone 4', et ces zones 4, 4' sont séparées l'une de l'autre par une zone isolante 7. La couche d'encapsulation 3 est en contact électrique avec la zone 4' via la couche de contact 3. La couche 4 est utilisée pour délivrer les signaux reçus par la couche d'encapsulation vers un coeur de circuit non représenté. Cette couche 4, en grande partie confinée à l'intérieur de la portion d'empilement 10, est électriquement isolée de la couche d'encapsulation 2. Du fait de l'isolation électrique d'avec la couche d'encapsulation 3, les signaux reçus par la couche 4 sont au moins partiellement découplés. On a représenté sur la figure 2 les capacités équivalentes obtenues du fait de cet agencement particulier. Une première capacité Clink est obtenue du fait de l'absence de couche de contact entre la zone 4 et la couche d'encapsulation 2. Une deuxième capacité Clink' est obtenue au niveau M6, du fait de la zone d'isolation 7 entre les zones 4, 4'. Comme la zone 4 entoure la zone 4', les surfaces en regards sont relativement élevées, de sorte que la valeur de la deuxième capacité Clink' peut être relativement élevée. Le découplage peut ainsi être assuré à l'intérieur même du plot 1, du fait des capacités de découplage Clink, Clink'. Les capacités Cpadl, Cpad2 représentent les capacités parasites entre les zones conductrices 4, 4' et un substrat 6. Dans l'art antérieur, la zone conductrice (référence 40 sur la figure 1) occupe sensiblement toute la portion de ce niveau qui correspond au plot, de sorte que la capacité parasite ainsi générée peut être relativement élevée. Le plot représenté à la figure 2 est agencé de sorte que le niveau de métallisation le plus proche du substrat 6 et comportant des zones conductrices 4, 4', comporte également une zone isolante 7. Ainsi, la capacité équivalente aux capacités Cpadl, Cpad2 est relativement faible, en particulier pour des applications à des fréquences relativement élevées, par exemple supérieures à 20 GHz. En outre, du fait de la présence au niveau M6 d'une zone isolante 7, le champ électrique entre ce niveau M6 et le substrat 6 est mieux réparti que dans l'art antérieur. 11 La figure 4 est un graphe représentant les pertes en fonction de la fréquence, pour un plot de contact selon l'art antérieur et les moyens de conditionnements (courbe A), et pour un plot de contact selon le mode de réalisation de la figure 2 (courbe B). Les fréquences en abscisse sont en GigaHertz, et les pertes en ordonnée en décibels. Les moyens de conditionnement peuvent comprendre une capacité 3D située latéralement au plot selon l'art antérieur. On constate qu'avec le plot de la figure 2, les pertes sont plus limitées qu'avec le plot de l'art antérieur et les moyens de conditionnements latéraux.
La capacité parasite est ainsi plus faible pour le plot de la figure 2 que pour l'ensemble constitué du plot de l'art antérieur et de la capacité 3D latérale. La figure 5 montre un exemple de plot de contact selon un autre mode de réalisation de l'invention. Ce plot 1 comprend une couche d'encapsulation 2 recouvrant une portion 10 d'un empilement 5 de niveaux de métallisation M1,..., M6. Le plot 1 comporte plusieurs zones conductrices 8, 8', 8". La zone conductrice 8' est en contact électrique avec la couche d'encapsulation 2 via une couche de contact 3. Les zones 8, 8" sont isolées de la couche d'encapsulation 2. Le niveau M6 comporte, pour la portion 10 correspondant au plot, deux zones conductrices 8', 8", la zone 8" entourant la zone 8' dans ce niveau M6. Le niveau M5 comporte, pour la portion 10 correspondant au plot, une seule zone conductrice 8'. Le niveau M4 comporte, pour la portion 10 correspondant au plot, deux zones conductrices 8, 8', la zone 8 entourant la zone 8' dans ce niveau M4.
Les signaux reçus par la couche d'encapsulation 2 transitent par la zone 8 pour être délivrés vers un coeur de circuit non représenté. Du fait des capacités Clink, Clink', Clink", Clink"' obtenues grâce à cette répartition des zones conductrices, on peut découpler les signaux transitant vers le coeur de circuit de façon relativement efficace.
Les capacités Clink, Clink", ou capacités inter-niveaux, sont obtenues du fait des séparations entre zones métalliques 8, 8"' d'un niveau à l'autre ou entre la zone métallique 8" du niveau M6 et la couche d'encapsulation 2. 12 Les capacités Clink', Clink"', ou capacités intra-niveaux, sont obtenues du fait de la coexistence dans un même niveau M6, M4, de plusieurs zones conductrices séparées par au moins une zone isolante 7, 7'. La figure 6 est une vue de dessus d'un niveau de métallisation d'un exemple de plot selon un mode de réalisation de l'invention, par exemple le niveau M6 ou M4. Dans cet exemple, ce niveau comporte, pour la portion correspondant au plot, deux zones conductrices 11, 11', l'une entourant l'autre. Ces zones présentent des dents de peigne 12, 13, imbriquées les unes dans les autres.
Les surfaces en regard sont ainsi relativement importante, ce qui permet d'obtenir une capacité intra-niveau Clink' relativement élevée. Bien entendu, les zones conductrices prévues dans un même niveau et dans la portion correspondant au plot, peuvent adopter d'autres formes, comme celle de peignes imbriqués comprenant un certain nombre de dents, de l'ordre de la dizaine à plusieurs dizaines, par exemple. La figure 7 montre schématiquement un exemple de plot de contact selon un mode de réalisation de l'invention. La figure 8 est une vue en perceptive d'une zone conductrice du plot de contact de la figure 7, le reste du plot n'étant pas représenté sur cette figure. Ces deux figures seront commentées simultanément. Un plot de contact électrique 1 réalisé dans un empilement 5 de niveaux de métallisation M1,...,M6, comporte une couche d'encapsulation 2, par exemple une couche AluCapTM réalisée en aluminium. Cette couche d'encapsulation 2 recouvre une portion 10 délimitée par des pointillés sur la figure 2, de l'empilement 5 de niveaux de métallisation M1,...,M6. Le plot comporte deux zones conductrices 4, 4' dans un même niveau de métallisation M6. La zone 4 entoure la zone 4', et ces zones 4, 4' sont séparées l'une de l'autre par une zone isolante 7. La couche d'encapsulation 3 est en contact électrique avec la zone 4' 30 via la couche de contact 3. Le plot comporte en outre une zone conductrice 70 comprenant une entrée de zone 71, ici un via, et une sortie de zone 72 pour délivrer des signaux reçus par le plot vers un coeur de circuit non représenté. La zone 70 13 est élongée entre l'entrée de zone 71 et la sortie de zone 72, de façon à assurer un filtrage en fréquence des signaux transitant par la zone 70. Dans cet exemple, la zone 70 n'est pas rectiligne entre l'entrée de zone 71 et la sortie de zone 72. La zone 70 forme, entre l'entrée de zone 71 et la sortie de zone 72, une spirale de 3/8ème de tour dans le niveau M4. La zone 70 forme ainsi un début de bobine. Dans cet exemple, la zone élongée 70 s'étend au-delà de la sortie de zone 72, jusqu'à une masse symbolique 73 reliée à une masse non représentée. La zone 70 dans son ensemble forme ainsi une spirale de 3/4 de tour. La sortie de zone 72 est située entre l'entrée de zone 71 et la masse symbolique 73. Le plot 1 intègre ainsi un transformateur, sans rajouter d'encombrement. La largeur w de la zone élongée 70 est choisie de façon à assurer une adaptation d'impédance, selon des techniques bien connues de l'homme du métier. Le plot 1 permet ainsi de réaliser l'adaptation d'impédance sans rajouter d'encombrement. L'invention n'est pas limitée par un découplage à l'intérieur du plot. Par exemple, les zones conductrices assurant le transfert des signaux reçus vers un coeur de circuit peuvent être toutes en contact électrique avec la couche d'encapsulation 2. La figure 9 est une vue en perceptive d'une zone conductrice d'un plot de contact selon un mode de réalisation de l'invention, le reste du plot n'étant pas représenté sur cette figure. Dans cet exemple, la zone élongée 70 comporte une entrée de zone 71, une sortie de zone 72 et une masse symbolique (non visible sur la figure 8). La zone élongée s'étend en spirale sur plusieurs tours, de façon à former une bobine, sur plusieurs niveaux non représentés sur la figure 8. Chaque tour de la spirale correspond à un niveau de métallisation, et des vias 80 permettent de passer d'un niveau à l'autre. La sortie de zone 72 se trouve sur la zone élongée entre l'entrée de zone 71 et la masse symbolique, de sorte que la zone élongée 70 peut servir de transformateur. La figure 10 montre schématiquement un exemple de plot de contact intégrant un balun, selon un mode de réalisation de l'invention. La figure 11 14 est une vue en perceptive de deux zones conductrices du plot de contact de la figure 10, le reste du plot n'étant pas représenté sur cette figure. Ces figures seront commentées simultanément. Le plot de contact 1 de la figure 10 est réalisé dans un empilement de niveaux de métallisation M1,...,M6. Ce plot 1 comporte une couche d'encapsulation 2 et des zones conductrices 4, 4', 100, 100' pour assurer le transit des signaux reçus par la couche d'encapsulation 2 vers un coeur de circuit non représenté. Les zones 4, 4' sont disposées dans la couche M6 de façon à assurer un découplage des signaux reçus, ici par le biais des capacités inter-niveau Clink et intra-niveau Clink'. La couche M4 comporte la plus grande partie des zones 100 et 100', plus visibles sur la figure 11. La zone 100 comprend une entrée de zone 101 en contact avec la zone conductrice 4, et une sortie de zone 102, pour délivrer les signaux reçus de la zone conductrice 4 vers le coeur de circuit. La zone 100 est élongée entre cette entrée de zone 101 et cette sortie de zone 102. La zone 100' comprend une sortie de zone supplémentaire 102' et une masse symbolique 103. La zone 100' est élongée entre cette sortie de zone supplémentaire 102' et cette masse symbolique 103.
Ces zones 100, 100' permettent de réaliser un équilibrage des signaux reçus par le plot 1. Le plot 1 intègre ainsi un balun permettant d'éliminer les composantes paires du signal électrique transitant par le plot, en particulier la composante continue. Les figures 12 et 13 montrent un autre mode de réalisation de l'invention. Le plot 1 comprend la zone conductrice 4, en contact avec la couche d'encapsulation 2, via une couche de contact 3. La zone 120 est en contact par un via 121 avec la zone 4. Comme représenté sur la figure 13, cette zone 120 s'étend du via 121 jusqu'à une sortie de zone 122 destinée à la délivrance des signaux reçus par le plot vers un coeur de circuit non représenté.
15 Une zone 120', isolée de la zone 120 par le niveau de métallisation M3, s'étend entre une sortie de zone supplémentaire 122' destinée à être rattachée vers le coeur de circuit, et une masse symbolique 123. Le plot 1 intègre ainsi un balun.5

Claims (10)

REVENDICATIONS
1. Plot de contact pour circuit électronique intégré, comportant une couche d'encapsulation (2) pour recevoir des signaux électriques, ladite couche recouvrant une portion (10) au moins d'un empilement (5) de niveaux de métallisation (M1,..., M6), et au moins une zone conductrice (4, 4') à l'intérieur de l'empilement, ladite au moins une zone conductrice étant au moins en partie recouverte par la couche d'encapsulation, dans lequel ladite au moins une zone conductrice est destinée au transit des signaux électriques reçus par la couche d'encapsulation vers un coeur de circuit, caractérisé en ce qu'au moins une des dites au moins une zone conductrice (4) est électriquement isolée de la couche d'encapsulation de façon à découpler au moins partiellement les signaux électriques reçus de la couche d'encapsulation.
2. Plot de contact selon la revendication 1, caractérisé en ce que au moins un des niveaux de métallisation (M6 ; M4) de l'empilement (5) comporte une pluralité de zones conductrices (4, 4' ; 8, 8', 8" ; 11, 11') au moins en partie recouvertes par la couche d'encapsulation (2), et en ce que les zones conductrices de ladite pluralité sont isolées les unes des autres par au moins une zone isolante (7 ; 7') laquelle est au moins en partie recouverte par la couche d'encapsulation.
3. Plot de contact selon la revendication 2, caractérisé en ce que les zones conductrices de ladite pluralité de zones conductrices comprennent deux zones conductrices (4, 4' ; 8, 8', 8", 11, 11') séparées par la zone isolante (7 ; 7') et agencées de telle sorte que l'une des zones conductrices entoure l'autre. 17
4. Plot de contact selon l'une des revendications 1 à 3, caractérisé en ce que à l'intérieur de la portion (10) de l'empilement recouverte par la couche d'encapsulation (2), le niveau de métallisation (M6 ; M4) parmi les niveaux de l'empilement le plus éloigné de la couche d'encapsulation et à l'intérieur duquel s'étend au moins en partie une zone conductrice (4, 4' ; 8, 8') comprend en outre une zone isolante (7, 7').
5. Circuit électronique intégré comportant un coeur de circuit et des plots de contact (1) selon l'une des revendications 1 à 4.
6. Procédé de fabrication d'un plot de contact pour un circuit électronique intégré, comprenant une étape de création d'une zone conductrice dans un empilement de niveaux de métallisation, une étape de création d'une couche d'encapsulation recouvrant au moins partiellement la zone conductrice, la couche d'encapsulation étant séparée de la zone conductrice par une zone isolante, de manière à assurer au moins partiellement un découplage de signaux électriques reçus par la couche d'encapsulation et transitant par la zone conductrice pour être délivrés vers un coeur de circuit.
7.Plot de contact électrique pour un circuit électronique intégré, comportant une couche d'encapsulation (2) pour recevoir des signaux électriques, ladite couche recouvrant une portion (10) au moins d'un empilement (5) de niveaux de métallisation (M1,...,M6), et au moins une zone conductrice (4, 4', 70) à l'intérieur de l'empilement, ladite au moins une zone conductrice étant au moins en partie recouverte par la couche d'encapsulation, dans lequel ladite au moins une zone conductrice comprend une entrée de zone (71) et une sortie de zone (72) pour le transit des signaux électriques reçus par la couche d'encapsulation vers un coeur de circuit, caractérisé en ce qu'au moins une des dites au moins une zone conductrice (70) est élongée entre l'entrée de zone et la sortie de zone de 18 façon à assurer un filtrage en fréquence des signaux électriques transitant par ladite zone conductrice.
8. Plot de contact selon la revendication 7, caractérisé en ce que la zone conductrice élongée (70, 100, 100', 120, 120') s'étend de façon à former une spirale de plus d'un quart de tour.
9. Circuit électronique intégré comportant un coeur de circuit et des plots de contact (1) selon l'une des revendications 7 à 8.
10. Procédé de fabrication d'un plot de contact pour un circuit électronique intégré, comprenant une étape de création d'une zone conductrice dans un empilement de niveaux de métallisation, ladite zone conductrice comportant une entrée de zone et une sortie de zone pour le transit des signaux reçus par le plot vers un coeur de circuit, ladite zone conductrice étant élongée entre ladite entrée de zone et ladite sortie de zone de façon à assurer un filtrage en fréquence des signaux électriques transitant par ladite zone conductrice, et une étape de création d'une couche d'encapsulation pour recevoir et transmettre vers la zone conductrice les signaux électriques, ladite couche d'encapsulation recouvrant au moins partiellement la zone conductrice.
FR0760446A 2007-12-28 2007-12-28 Plot de contact electrique Expired - Fee Related FR2925980B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0760446A FR2925980B1 (fr) 2007-12-28 2007-12-28 Plot de contact electrique
US12/344,035 US20090166880A1 (en) 2007-12-28 2008-12-24 Electrical bonding pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0760446A FR2925980B1 (fr) 2007-12-28 2007-12-28 Plot de contact electrique

Publications (2)

Publication Number Publication Date
FR2925980A1 true FR2925980A1 (fr) 2009-07-03
FR2925980B1 FR2925980B1 (fr) 2010-06-04

Family

ID=39687061

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0760446A Expired - Fee Related FR2925980B1 (fr) 2007-12-28 2007-12-28 Plot de contact electrique

Country Status (2)

Country Link
US (1) US20090166880A1 (fr)
FR (1) FR2925980B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8879635B2 (en) 2005-09-27 2014-11-04 Qualcomm Incorporated Methods and device for data alignment with time domain boundary
US7789961B2 (en) * 2007-01-08 2010-09-07 Eastman Kodak Company Delivery device comprising gas diffuser for thin film deposition
FR2957717B1 (fr) * 2010-03-22 2012-05-04 St Microelectronics Sa Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211933A (ja) * 1988-02-19 1989-08-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
EP0746024A2 (fr) * 1995-05-30 1996-12-04 AT&T Corp. Dispositif semi-conducteur comportant un circuit de couplage AC intégré
US20010010404A1 (en) * 1999-03-19 2001-08-02 Ming-Dou Ker Low-capacitance bonding pad for semiconductor device
US20050051897A1 (en) * 2003-09-05 2005-03-10 Via Technologies, Inc. Bonding pad design for impedance matching improvement
EP1696487A1 (fr) * 2005-02-23 2006-08-30 ATMEL Germany GmbH Arrangement haute fréquence

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
JP2004519916A (ja) * 2001-03-02 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ モジュール及び電子デバイス
EP2426785A2 (fr) * 2004-10-01 2012-03-07 L. Pierre De Rochemont Module d'antenne en céramique et ses procédés de fabrication
US7619296B2 (en) * 2005-02-03 2009-11-17 Nec Electronics Corporation Circuit board and semiconductor device
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US8115320B2 (en) * 2008-05-29 2012-02-14 United Microelectronics Corp. Bond pad structure located over active circuit structure
KR101307490B1 (ko) * 2009-03-30 2013-12-11 메기가 코포레이션 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211933A (ja) * 1988-02-19 1989-08-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
EP0746024A2 (fr) * 1995-05-30 1996-12-04 AT&T Corp. Dispositif semi-conducteur comportant un circuit de couplage AC intégré
US20010010404A1 (en) * 1999-03-19 2001-08-02 Ming-Dou Ker Low-capacitance bonding pad for semiconductor device
US20050051897A1 (en) * 2003-09-05 2005-03-10 Via Technologies, Inc. Bonding pad design for impedance matching improvement
EP1696487A1 (fr) * 2005-02-23 2006-08-30 ATMEL Germany GmbH Arrangement haute fréquence

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YUAN-WEN HSIAO ET AL: "Bond Pad Design With Low Capacitance in CMOS Technology for RF Applications", IEEE ELECTRON DEVICE LETTERS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 28, no. 1, 1 January 2007 (2007-01-01), pages 68 - 70, XP011152676, ISSN: 0741-3106 *

Also Published As

Publication number Publication date
FR2925980B1 (fr) 2010-06-04
US20090166880A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US7317221B2 (en) High density MIM capacitor structure and fabrication process
US8853857B2 (en) 3-D integration using multi stage vias
US7839622B2 (en) Trench capacitor device suitable for decoupling applications in high-frequency operation
FR2968130A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
WO2006060212A1 (fr) Capteur d'images a cablage en cuivre damasquine
FR2968129A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication
EP1995740B1 (fr) Structure inductive plane
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
FR2925980A1 (fr) Plot de contact electrique
EP1168442B1 (fr) Circuit intégré incluant un élément inductif de facteur de qualité élevé et présentant une grande compacité
EP2878002B1 (fr) Procédé pour la réalisation d'une capacité
FR2914498A1 (fr) Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
WO2001050524A1 (fr) Structure d'interconnexions dont l'isolant inclut des cavites
FR2957717A1 (fr) Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
CN114072896A (zh) 半导体器件和制造半导体器件的方法
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
EP2396884B1 (fr) Reseau de filtrage en technologie silicium si-hr
FR2993397A1 (fr) Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
EP3586360B1 (fr) Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
FR2961345A1 (fr) Circuit integre passif
EP0951067B1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
EP1017101B1 (fr) Circuit intégré incluant un réseau capacitif à faible dispersion
EP0969509A1 (fr) Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procédé de fabrication d'un tel circuit
FR3041147A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150831